JP2003249598A

JP2003249598A - 半導体素子収納用パッケージおよび半導体装置

Info

Publication number: JP2003249598A
Application number: JP2002050247A
Authority: JP
Inventors: Yoshiaki Ueda; 義明植田
Original assignee: Kyocera Corp
Current assignee: Kyocera Corp
Priority date: 2002-02-26
Filing date: 2002-02-26
Publication date: 2003-09-05

Abstract

(57)【要約】（修正有）【課題】接続端子における高周波信号の反射損失を小
さくできるとともに、高密度に下面電極および接続端子
を配置することができるものとすること。【解決手段】上面に半導体素子１が載置される載置部
２ａおよび載置部２ａに形成された、半導体素子１が電
気的に接続される電極３を有するセラミックスから成る
基体２と、基体２の下面に形成され、電極３に貫通導体
３ａを介して電気的に接続された下面電極４と、下面電
極４に一端がロウ材Ａ１を介して接合された、高さが0.
2〜0.5ｍｍで断面の直径が0.15〜0.5ｍｍでビッカース
硬度が20〜50Ｈｖである略円柱状の接続端子５とを具備
しており、ロウ材Ａ１は、溶融した際の接続端子５の表
面に対する接触角が45°以下である。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、高周波帯域で作動
する半導体素子を収容するための半導体素子収納用パッ
ケージおよび半導体装置に関する。

【０００２】

【従来の技術】従来、マイクロ波やミリ波の高周波信号
で作動する半導体素子を収容する半導体素子収納用パッ
ケージ（以下、半導体パッケージともいう）は、外部電
気回路装置との電気的接続を金属ボールと半田バンプを
用いて行なう所謂ＢＧＡ（BallGrid Array）タイプが主
流であった。しかし、近年の更なる高密度化および高集
積化に対応するために、半導体パッケージの下面に接合
される側に鍔部を有する接続端子を用いて半導体パッケ
ージと外部電気回路装置との電気的接続を行う構成が提
案されている（特開平10−261735号公報参照）。この従
来例では、接続端子はその外径を小さくすることができ
ることから狭小ピッチを実現することができ、その接合
は接続端子の端部の鍔部と基板の裏面に配設された電極
とが半田等の接合材を介して行われる。このような表面
実装型の半導体パッケージは、ＬＳＩ等の半導体素子用
として用いられる。

【０００３】このような従来の半導体パッケージを図３
に断面図で、図４に要部拡大断面図で示す。この半導体
パッケージは、上面に半導体素子101が載置される載置
部102ａを有する略四角形の基体102と、載置部102ａの
上面に形成された電極103と、電極103に内部配線（貫通
導体）103ａを介して電気的に接続され、基体102の下面
に形成された下面電極104と、下面電極104に突設された
例えば銅（Ｃｕ）からなる接続端子105とを有する。

【０００４】なお、図３において、内部配線103ａのう
ち一部は基体102の平面方向で配線方向が変化している
ため、下面電極104に達していないように描いているも
のがあるが、実際にはすべての内部配線103ａが電極103
および下面電極104を接続するように構成される。

【０００５】上記従来例では、接続端子105は30〜100μ
ｍの本体105ａの外径および0.5〜１ｍｍの全長を有して
おり、また接続端子105の本体105ａの一端には鍔部105
ｂが形成されている。また接続端子105は、半導体パッ
ケージの下面電極104に予め形成された融点が例えば320
℃程度のＰｂ−Ｓｎ半田等の半田バンプに、鍔部105ｂ
を当接させながら加熱することによって下面電極104に
接合されて突設される。そして、接続端子105が外部電
気回路装置の電極（図示せず）に予め形成された融点が
低い半田バンプに当接されて、リフロー半田付けされる
ことにより、半導体パッケージが外部電気回路装置の表
面に半田で実装される。

【０００６】

【発明が解決しようとする課題】しかしながら、上記接
続端子105を用いた従来の半導体パッケージにおいて
は、接続端子105に鍔部105ｂがあるため、半導体素子10
1に入出力する高周波信号が、半田を介して鍔部105ｂか
ら本体105ａに、あるいは本体105ａから鍔部105ｂへと
伝送される際に、略直角の角部となっている、鍔部105
ｂと本体105ａとの境界部Ａで反射が発生し、反射損失
が発生していた。

【０００７】また、下面電極104は鍔部105ｂの面積より
も若干大きい面積が必要であり、また接続端子105接合
時に発生することがある半田ブリッジなどの不具合を考
慮すると、下面電極104同士を所定距離以下に接近させ
ることができないため、より高密度に下面電極104を配
設することができなかった。

【０００８】さらに、鍔部105ｂが半田により接合され
ていることで、半田のボリューム（体積）を大きくしな
いと鍔部105ｂが小さな外力で容易に下面電極104から外
れてしまうという不具合があった。そのため、半田のボ
リュームを大きくすると、半田が鍔部105ｂと下面電極1
04との間で表面が外側に凸の形状となる。そして、半田
の形状が上記のようになると、図４に示すように、半田
と鍔部105ｂの側面との接触部105ｃおよび半田と鍔部10
5ｂの下面との接触部105ｃにおいて、半田が鍔部105ｃ
の表面に略垂直になる。この場合、接触部105ｃ，接触
部105ｃで、半田が鍔部105ｃの表面にその接線方向に近
くなるように滑らかに被着されていないことから、高周
波信号の反射損失が発生していた。特に、半導体パッケ
ージが数十本から数百本の多ピン構造の場合、全体とし
て大きな反射損失が発生する要因となっていた。

【０００９】したがって、本発明は上記問題点に鑑み完
成されたものであり、その目的は、接続端子における高
周波信号の反射損失を小さくできるとともに、高密度に
下面電極および接続端子を配置することができる半導体
パッケージおよび半導体装置を提供することにある。

【００１０】

【課題を解決するための手段】本発明の半導体素子収納
用パッケージは、上面に半導体素子が載置される載置部
および該載置部に形成された、前記半導体素子が電気的
に接続される電極を有するセラミックスから成る基体
と、該基体の下面に形成され、前記電極に貫通導体を介
して電気的に接続された下面電極と、該下面電極に一端
がロウ材を介して接合された、高さが0.2〜0.5ｍｍで断
面の直径が0.15〜0.5ｍｍでビッカース硬度が20〜50Ｈ
ｖである略円柱状の接続端子とを具備しており、前記ロ
ウ材は、溶融した際の前記接続端子の表面に対する接触
角が45°以下であることを特徴とする。

【００１１】本発明は、上記の構成により、接続端子の
断面の直径を0.15〜0.5ｍｍと従来よりも大きくしてい
ることから、鍔部を形成しなくても、下面電極に当接す
る接続端子の端面の面積が大きくなり、よって接合強度
を十分なものとすることができる。また、接続端子の高
さを0.2〜0.5ｍｍと低くしていることから、水平方向の
外力に対して抵抗力が大きくなる。さらに、接続端子の
ビッカース硬度を20〜50Ｈｖとしていることにより、半
導体素子の熱に起因して半導体パッケージと外部電気回
路装置との間で発生する応力を有効に緩和することがで
きる。

【００１２】また、接続端子に鍔部等の段差がなく、ま
た接続端子とロウ材との接触部において接続端子の表面
にその接線方向に近くなるようにしてロウ材が被着され
るため、接続端子および半田に高周波信号の反射を発生
させる境界部や不連続部がなくなる。その結果、接続端
子における高周波信号の反射損失が極めて小さいものと
なり、よって半導体素子収納用パッケージ全体で極めて
良好な高周波信号の伝送特性が得られる。

【００１３】本発明の半導体装置は、本発明の半導体素
子収納用パッケージと、前記載置部に載置固定されると
ともに前記電極に電気的に接続された半導体素子とを具
備したことを特徴とする。

【００１４】本発明の半導体装置は、上記の構成によ
り、上記本発明の半導体素子収納用パッケージを用いた
信頼性が高く高性能のものとなる。

【００１５】

【発明の実施の形態】本発明の半導体素子収納用パッケ
ージを以下に詳細に説明する。図１，図２は本発明の半
導体パッケージについて実施の形態の一例を示すもので
あり、図１は半導体パッケージの断面図、図２は半導体
パッケージの要部拡大断面図である。

【００１６】図１において、１はＬＳＩ等の半導体素
子、２はセラミックスから成る基体、２ａは半導体素子
１の載置部、３は電極、４は下面電極、５は接続端子で
ある。図２において、６はロウ材Ａ１の第１の接触部、
７はロウ材Ａ１の第２の接触部、８はロウ材Ａ１のメニ
スカスを示す。

【００１７】接続端子５が下面電極４にロウ材Ａ１を介
して接合された基体２は、例えば以下のように構成され
ている。すなわち、基体２は半導体素子１の載置部２ａ
および電極３を上面に、下面電極４を下面に有してお
り、電極３と下面電極４とは基体２の内部に形成された
内部配線（貫通導体）３ａにより互いに電気的に接続さ
れている。また、電極３および下面電極４は、表面の酸
化を防止するとともにロウ材Ａ１や半田との濡れ性を良
好にするために、ニッケル（Ｎｉ）メッキ層や金（Ａ
ｕ）メッキ層などの金属メッキ層を被着させておくと良
い。

【００１８】半導体素子１は、基体２の上面に半田を介
して接合される所謂フリップチップ接合によって接合さ
れている。また、基板２の下面電極４にはロウ材Ａ１を
介して接続端子５が接合されている。

【００１９】この基体２を有する半導体パッケージは以
下のようにして作製される。

【００２０】本発明の基体２は、例えば、主成分が酸化
アルミニウム（Ａｌ₂Ｏ₃）である酸化アルミニウム（Ａ
ｌ₂Ｏ₃）質焼結体（セラミックス）から成る場合、Ａｌ
₂Ｏ₃粉末に焼結助材としてシリカ（ＳｉＯ₂），マグネ
シア（ＭｇＯ），カルシア（ＣａＯ）等の粉末を添加
し、さらに適当なバインダ、溶剤および可塑剤を添加
し、次にこれらの混合物を混錬してスラリー状となす。
その後、従来周知のドクターブレード法等の成形方法に
よって多数個取り用のセラミックグリーンシートを得
る。

【００２１】このセラミックグリーンシートを用いて以
下の［１］〜［９］で示す工程により基体２が作製され
る。

【００２２】［１］内部配線３ａを上下面にかけて接続
するためのビアホールの打ち抜き工程。

【００２３】［２］半導体素子１を接合するための電極
３、下面電極４および内部配線３ａをそれぞれ形成する
ための導体ペーストの印刷塗布工程。

【００２４】［３］各絶縁層となるセラミックグリーン
シートを積層してセラミックグリーンシート積層体を作
製する工程。

【００２５】［４］このセラミックグリーンシート積層
体を個々の基体２となる積層体に切断分離し、これらを
例えば約1600℃の高温で２時間焼成して各導体層を有す
る焼結体を得る工程。

【００２６】[５]導体層を保護して酸化防止するととも
にロウ付けを容易にするための金属メッキ層を導体層の
表面に被着する工程。

【００２７】[６]下面電極４にロウ材Ａ１となるボール
状や円柱状の銀（Ａｇ）ロウ（ＢＡｇ−８：ＪＩＳＺ32
61）等を当接させた状態で、非酸化性雰囲気に調整され
たブレージング炉内で900℃程度の温度で溶融させるこ
とにより、下面電極４にＡｇロウ等から成るロウ材Ａ１
のバンプを形成する工程。

【００２８】このとき、下面電極４の直径は接続端子５
と同程度の0.15〜0.5ｍｍ程度で形成されているため、
極めて高密度にロウ材Ａ１のバンプが配設される。例え
ば下面電極４の直径を0.45ｍｍとし、これを１.016ｍｍ
（40ｍｉｌ）の間隔で配設した場合、100ｍｍ²の面積で
は81（９×９）個配設できる。また下面電極４の直径を
0.35ｍｍとし、これを0.635ｍｍ（25ｍｉｌ）の間隔で
配設した場合、100ｍｍ ²の面積では225（15×15）個配
設できる。また下面電極の直径を0.25ｍｍとし、これを
0.508ｍｍ（20ｍｉｌ）の間隔で配設した場合、100ｍｍ
²の面積では361（19×19）個配設できる。

【００２９】[７]銅からなる複数の接続端子５を、これ
に対応する孔が所定の間隔で複数穿設されたカーボン治
具を用いて基体２下面の所定位置に配置する工程。この
とき、予めカーボン治具の各孔に接続端子５を振動させ
ながら入り込ませることのできる治具を用いて、各孔に
接続端子５を１本ずつ挿入する。接続端子５の表面に
は、酸化防止とロウ材Ａ１や半田との濡れ性を向上させ
るために、厚さ0.5〜９μｍのニッケル（Ｎｉ）メッキ
層などの金属メッキ層をメッキ法により被着させておく
と良い。

【００３０】［８］基体２をカーボン治具とともにブレ
ージング炉で例えば870℃程度の温度で加熱し、基体２
の所定位置に接続端子５をロウ付けし突設する工程。

【００３１】［９］接続端子５が突設された半導体パッ
ケージの全体に厚さ0.5〜９μｍのＮｉメッキ層および
厚さ0.5〜９μｍのＡｕメッキ層を被着させる工程。

【００３２】以上の工程により、基体２は、ロウ材Ａ１
を介して接続端子５が下面電極４に突設された状態とな
り、接続端子５の接合部にはロウ材Ａ１の滑らかなメニ
スカス８が形成される。また、接続端子５には鍔部等の
段差がない。その結果、接続端子５を伝送される高周波
信号の反射損失を小さくすることができ、半導体装置と
して良好な作動状態が得られる。

【００３３】このとき、メニスカス８は、下面電極の表
面の第１の接触部６から接続端子５の側面の第２の接触
部７にかけて、内側に凹んだ滑らかな表面を有するもの
となっている。また、ロウ材Ａ１は溶融した際の接続端
子５の表面に対する接触角が45°以下であるため、接続
端子５とロウ材Ａ１との接触部７において接続端子５の
表面にその接線方向に近くなるようにしてロウ材Ａ１が
被着されるため、接続端子５およびロウ材Ａ１に高周波
信号の反射を発生させる境界部や不連続部がなくなる。
このようなロウ材Ａ１を用いることにより、半田では得
るのが困難な滑らかなメニスカス８が実現される。

【００３４】本発明のロウ材Ａ１は、溶融した際の下面
電極４の表面に対する接触角が90°未満であることが好
ましい。これにより、図２のような凹んだ曲面状のメニ
スカス８が形成され易くなる。

【００３５】本発明の接続端子５は、ビッカース硬度が
20〜50Ｈｖであるが、これを満足する材料としてはＣ
ｕ，Ａｇ，Ａｌ等がある。この接続端子５の表面に対し
て溶融した際の接触角が45°以下であるロウ材Ａ１とし
ては、Ａｇ−Ｃｕロウ（ＢＡｇ−８）等が好ましい。

【００３６】なお、ブレージング炉による加熱によって
例えば銅からなる接続端子５がアニールされると、その
ビッカース硬度は40Ｈｖ程度に小さくさせることができ
る。

【００３７】また、接続端子５の高さは0.2〜0.5ｍｍで
あり、従来のＰＧＡなどに用いられるピンの１／10程度
の0.35ｍｍ程度と極めて短くなるため、接続端子５に水
平方向の外力が作用しても変形することがない。すなわ
ち、接続端子５が軟らかい金属から成っていても、容易
に撓み等が発生することはない。また、ビッカース硬度
が小さいため、半導体装置の熱に起因する応力が外部電
気回路装置と半導体装置との接合部に作用した場合、接
続端子が若干変形することで応力が緩和される。その結
果、接合部に亀裂などの不具合が発生することがなくな
る。

【００３８】上記のようにして得られた半導体パッケー
ジの載置部２ａに半導体素子１を載置固定することによ
り半導体装置が得られる。そして、半導体装置の下面に
突設された接続端子５が、外部電気回路装置における半
田バンプが予め形成された電極上に当接された状態で、
半田が再溶融する温度に加熱される。これにより、接続
端子５が半田を介して外部電気回路装置の電極に接合さ
れ、半導体装置と外部電気回路装置との電気的な接合が
なされる。

【００３９】本発明の接続端子５の高さは0.2〜0.5ｍｍ
である。高さが0.2ｍｍ未満では、ロウ材Ａ１が接続端
子５の他端（ロウ材Ａ１が接合されない側の端）に濡れ
広がる場合があり、その結果外部電気回路装置に接続端
子５を半田接合した際に、メニスカス８の形状が各接続
端子５間で異なることになる。これにより、接続端子５
によって高周波信号の反射損失に違いが発生する場合が
ある。また、高さが0.5ｍｍを超えると、接続端子５が
水平方向の外力に対して大きく撓み易くなり、接合部全
体が横方向に変形する場合があり、その場合接合の信頼
性が損なわれる。

【００４０】また、接続端子５の断面の直径は0.15〜0.
5ｍｍであり、0.15ｍｍ未満の場合、強度を確保するの
に十分な接合面積が不足し、接続端子５の接合強度が小
さくなる。一方、直径が0.5ｍｍを超えると、下面電極
４の配設密度が小さくなり、半導体パッケージのサイズ
が大きくなってしまう。

【００４１】また、接続端子５のロウ付け後のビッカー
ス硬度は20〜50Ｈｖである。20Ｈｖ未満では、接続端子
５が軟らか過ぎて、高さが低くても外部応力によって容
易に変形し、上下方向に潰れる場合がある。また50Ｈｖ
を超えると、硬くなりすぎるため、熱応力が作用した場
合に熱応力の緩和効果が得られず、よって接続端子５の
上下端のロウ材および半田にクラックが発生する場合が
ある。

【００４２】なお、ビッカース硬度は、ダイヤモンド角
錐（頂角136°）を試料の表面に荷重をかけて押し込ん
だ場合に、圧痕表面積で荷重を割った値と定義される
（ＪＩＳＺ2244−1981）。ビッカース硬度を指標とし
ているのは、ヤング率などに比べて金属の硬さを極めて
簡単に測定でき、また得られたビッカース硬度で接続端
子５の硬さを管理しても実際上何らの不具合も発生しな
いからである。

【００４３】また、接続端子５には表面の酸化腐食を防
ぐとともにロウ材Ａ１や半田との濡れ性を向上させるた
めに、予め0.5〜９μｍの厚さのＮｉメッキ層および0.5
〜５μｍの厚さのＡｕメッキ層を順次被着させておくと
よい。

【００４４】かくして、本発明の半導体パッケージは、
上面に半導体素子１が載置される載置部２ａおよび載置
部２ａに形成された、半導体素子１が電気的に接続され
る電極３を有するセラミックスから成る基体２と、基体
２の下面に形成され、電極３に貫通導体を介して電気的
に接続された下面電極４と、下面電極４に一端がロウ材
Ａ１を介して接合された、高さが0.2〜0.5ｍｍで断面の
直径が0.15〜0.5ｍｍでビッカース硬度が20〜50Ｈｖで
ある略円柱状の接続端子５とを具備しており、ロウ材Ａ
１は、溶融した際の接続端子５の表面に対する接触角が
45°以下である。

【００４５】また、本発明の半導体装置は、本発明の半
導体パッケージと、載置部２ａに載置固定されるととも
に電極３に電気的に接続された半導体素子１とを具備し
ている。本発明の半導体装置は、例えば外部電気回路装
置から供給される高周波信号を反射損失を小さくして接
続端子を介して半導体素子１に伝送することができる。
従って、大容量の情報を高速に処理する装置として機能
し、ＬＳＩ用以外に例えばＭＣＭ（Multi Chip Modul
e）等にも用いられる。

【００４６】

【実施例】本発明の半導体パッケージの実施例を以下に
説明する。

【００４７】（実施例１）図１，図２の半導体パッケー
ジを以下の工程[１]，[２]のようにして作製した。

【００４８】［１］縦約13ｍｍ×横30ｍｍの略長方形の
基体２の上面に半導体素子１を取着するための厚さが10
μｍのＭｏ−Ｍｎ（マンガン）から成る電極３を形成
し、下面に厚さが10μｍのＭｏ−Ｍｎから成る下面電極
４を形成した。電極３および下面電極４の表面に厚さが
３μｍのＮｉメッキ層を被着した。

【００４９】［２］下面電極４にＣｕからなる円柱状の
接続端子５を銀ロウ（接触角30°）で接合し、最後に0.
5〜９μｍの厚さのＮｉメッキ層および0.5〜５μｍの厚
さのＡｕメッキ層を半導体パッケージ全体に被着した。

【００５０】上記工程［１］において、下面電極４の直
径を0.8ｍｍとし、接続端子５のビッカース硬度を40Ｈ
ｖ、直径を0.3ｍｍとし、高さを0.15ｍｍ，0.2ｍｍ，0.
3ｍｍ，0.4ｍｍ，0.5ｍｍ，0.6ｍｍの種々の値として、
1.27ｍｍ間隔で基体２下面の全面に230本の接続端子５
を突設させた各種サンプルをそれぞれの場合について各
５個づつ作成した。

【００５１】そして、接続端子５に水平方向の外力が作
用した場合のたわみの有無、半導体素子１としてＭＭＩ
Ｃを半田で取着し搭載して作動させた場合における接続
端子５の上下端の接合部でのクラック発生の有無、およ
び高周波信号（２ＧＨｚ）の反射損失を評価した。この
結果を表１に示す。なお、表１では各条件の良否を○、
×で示した。このとき、５個のサンプルのうち１個でも
不具合が発生した場合は×と判定した。たわみについ
て、ほとんどたわみが発生しなかったものを○、水平方
向に１ｍｍ以上のたわみが発生したものを×とした。ク
ラックについて、接続端子５を顕微鏡で200倍で観察し
てそれらの上下端の接合部にクラックが発生しなかった
ものを○、クラックが発生したものを×とした。高周波
信号の反射損失について、接続端子５における反射損失
が−15ｄＢを基準としてその絶対値が15ｄＢを超えるも
のを○、15ｄＢ以下のものを×とした。

【００５２】

【表１】

【００５３】表１より、接続端子５の高さが0.2〜0.5ｍ
ｍであれば、たわみ、高周波信号の反射損失について問
題のないことが明らかになった。

【００５４】（実施例２）接続端子５のビッカース硬度
を40Ｈｖとし、直径を0.05ｍｍ，0.1ｍｍ，0.15ｍｍ，
0.2ｍｍ，0.3ｍｍ，0.4ｍｍ，0.5ｍｍ，0.6ｍｍとし、
また高さを0.4ｍｍとして、実施例１と同様の評価を行
った。その結果を表２に示す。

【００５５】

【表２】

【００５６】表２より、接続端子５の直径は0.15〜0.5
ｍｍが良く、0.6ｍｍになるとロウ材Ａ１または半田に
クラックが発生した。また、0.1ｍｍではロウ材Ａ１が
接続端子５の他端（下面電極４と反対側の端）部分的に
濡れ広がり、そのため外部電気装置に半田付けした際に
半田のメニスカスの形状が各接続端子５で異なり、反射
損失の大きさがサンプル間でばらつき、絶対値で15ｄＢ
以下のものが発生した。

【００５７】（実施例３）接続端子５の直径を0.3ｍ
ｍ、高さを0.4ｍｍとし、このときのビッカース硬度を1
0Ｈｖ（Ａｌ），20Ｈｖ（Ａｇ），30Ｈｖ（Ａｇ），40
Ｈｖ（Ｃｕ），50Ｈｖ（Ｃｕ），60Ｈｖ（Ｃｕ）として
実施例１と同様にサンプルを作成し、同様に評価した結
果を表３に示す。なお、Ａｇ，Ｃｕにおいてビッカース
硬度が異なるものは、接続端子５を作製する際のアニー
リング温度を制御することにより、残留応力の大きさを
調整することによって得られる。

【００５８】

【表３】

【００５９】表３より、ビッカース硬度は20〜50Ｈｖで
あれば良く、10Ｈｖの場合にはたわみが発生し、また60
Ｈｖではクラックが発生して反射損失の増大が見られ
た。

【００６０】以上の結果から、接続端子５のビッカース
硬度は20〜50Ｈｖ、直径は0.15〜0.5ｍｍ、高さは0.2〜
0.5ｍｍとした場合に、たわみ、クラックおよび高周波
信号の反射損失の点で優れていることが明らかとなっ
た。

【００６１】（実施例４）ロウ材Ａ１の接続端子５に対
する接触角を変化させて上記実施例１と同様に半導体パ
ッケージを作製した。ビッカース硬度が40Ｈｖ、直径が
0.3ｍｍ、高さが0.4ｍｍのＣｕから成る接続端子５を、
Ａｇロウから成る２種のロウ材Ａ１（接触角30°，40
°）で接合した本発明のサンプルＡ，Ｂを５個ずつ作製
した。

【００６２】また、比較例として、0.3ｍｍの直径の鍔
部を有し、本体の直径が0.15ｍｍであるマイクロピンか
ら成る接続端子５を用い、その接続端子５を３種のＰｂ
−Ｓｎ半田（接触角60°，75°，90°）で接合したサン
プルＣ，Ｄ，Ｅを各５個ずつ作製した。

【００６３】これらのサンプルに半導体素子１としてＭ
ＭＩＣを搭載し、５ＧＨｚの高周波信号を入出力させて
高周波信号の反射損失を測定した。その結果を表４に示
す。

【００６４】なお、ロウ材Ａ１において接触角が異なる
ものができるのは、接続端子５の表面凹凸等の表面状態
やロウ材Ａ１のブレージング温度の違いによるものであ
る。また、Ｐｂ−Ｓｎ半田において接触角が異なるもの
ができるのは、接続端子５の表面凹凸等の表面状態の違
いによるものである。

【００６５】

【表４】

【００６６】表４より、本発明の半導体装置のサンプル
は、比較例のものに比して、高周波信号の反射損失が37
％（ｄＢ比）程度向上することが判明した。

【００６７】なお、本発明は上記実施の形態および実施
例に限定されず、本発明の要旨を逸脱しない範囲内で種
々の変更を行うことは何等差し支えない。

【００６８】

【発明の効果】本発明の半導体素子収納用パッケージ
は、上面に半導体素子が載置される載置部および載置部
に形成された、半導体素子が電気的に接続される電極を
有するセラミックスから成る基体と、基体の下面に形成
され、電極に貫通導体を介して電気的に接続された下面
電極と、下面電極に一端がロウ材を介して接合された、
高さが0.2〜0.5ｍｍで断面の直径が0.15〜0.5ｍｍでビ
ッカース硬度が20〜50Ｈｖである略円柱状の接続端子と
を具備しており、ロウ材は、溶融した際の接続端子の表
面に対する接触角が45°以下であることにより、接続端
子の断面の直径を0.15〜0.5ｍｍと従来よりも大きくし
ていることから、鍔部を形成しなくても、下面電極に当
接する接続端子の端面の面積が大きくなり、よって接合
強度を十分なものとすることができる。また、接続端子
の高さを0.2〜0.5ｍｍと低くしていることから、水平方
向の外力に対して抵抗力が大きくなる。さらに、接続端
子のビッカース硬度を20〜50Ｈｖとしていることによ
り、半導体素子の熱に起因して半導体パッケージと外部
電気回路装置との間で発生する応力を有効に緩和するこ
とができる。

【００６９】また、接続端子に鍔部等の段差がなく、ま
た接続端子とロウ材との接触部において接続端子の表面
にその接線方向に近くなるようにしてロウ材が被着され
るため、接続端子および半田に高周波信号の反射を発生
させる境界部や不連続部がなくなる。その結果、接続端
子における高周波信号の反射損失が極めて小さいものと
なり、よって半導体素子収納用パッケージ全体で極めて
良好な高周波信号の伝送特性が得られる。

【００７０】本発明の半導体装置は、本発明の半導体素
子収納用パッケージと、載置部に載置固定されるととも
に電極に電気的に接続された半導体素子とを具備したこ
とにより、上記本発明の半導体素子収納用パッケージを
用いた信頼性が高く高性能のものとなる。

【図面の簡単な説明】

【図１】本発明の半導体素子収納用パッケージについて
実施の形態の一例を示す断面図である。

【図２】図１の半導体素子収納用パッケージにおける要
部拡大断面図である。

【図３】従来の半導体素子収納用パッケージの断面図で
ある。

【図４】図３の半導体素子収納用パッケージの接続端子
部の拡大断面図である。

【符号の説明】

１：半導体素子２：基体２ａ：載置部３：電極４：下面電極５：接続端子Ａ１：ロウ材

Claims

【特許請求の範囲】

【請求項１】上面に半導体素子が載置される載置部お
よび該載置部に形成された、前記半導体素子が電気的に
接続される電極を有するセラミックスから成る基体と、
該基体の下面に形成され、前記電極に貫通導体を介して
電気的に接続された下面電極と、該下面電極に一端がロ
ウ材を介して接合された、高さが0.2〜0.5ｍｍで断面の
直径が0.15〜0.5ｍｍでビッカース硬度が20〜50Ｈｖで
ある略円柱状の接続端子とを具備しており、前記ロウ材
は、溶融した際の前記接続端子の表面に対する接触角が
45°以下であることを特徴とする半導体素子収納用パッ
ケージ。
【請求項２】請求項１記載の半導体素子収納用パッケ
ージと、前記載置部に載置固定されるとともに前記電極
に電気的に接続された半導体素子とを具備したことを特
徴とする半導体装置。