JP3279846B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP3279846B2
JP3279846B2 JP28783694A JP28783694A JP3279846B2 JP 3279846 B2 JP3279846 B2 JP 3279846B2 JP 28783694 A JP28783694 A JP 28783694A JP 28783694 A JP28783694 A JP 28783694A JP 3279846 B2 JP3279846 B2 JP 3279846B2
Authority
JP
Japan
Prior art keywords
wiring layer
external lead
metallized wiring
tin
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP28783694A
Other languages
English (en)
Other versions
JPH08148630A (ja
Inventor
義博 細井
賢治 増利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP28783694A priority Critical patent/JP3279846B2/ja
Publication of JPH08148630A publication Critical patent/JPH08148630A/ja
Application granted granted Critical
Publication of JP3279846B2 publication Critical patent/JP3279846B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80Constructional details
    • H10H20/85Packages
    • H10H20/857Interconnections, e.g. lead-frames, bond wires or solder balls

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、コンピュータ等の情報
処理装置に使用される半導体装置に関するものである。
【0002】
【従来の技術】従来、コンピューター等の情報処理装置
に使用される半導体装置は、半導体素子と、半導体素子
を搭載するダイパッドと、該ダイパッドを取り囲みダイ
パッド近傍から所定間隔で延出する多数の外部リード端
子と、前記半導体素子、ダイパッド及び外部リード端子
の一部を被覆するモールド樹脂とから成り、ダイパッド
と多数の外部リード端子とが枠状の連結帯を介して一体
に連結形成されたリードフレームを準備するとともに該
リードフレームのダイパッド上面に半導体素子を搭載固
定し、次に前記半導体素子の各電極と外部リード端子と
をボンディングワイヤーを介して電気的に接続するとと
もに前記半導体素子、ダイパッド及び外部リード端子の
一部をモールド樹脂により被覆することによって製作さ
れている。
【0003】尚、前記リードフレームは、銅を主成分と
する金属や鉄を主成分とする金属等から成り、該銅を主
成分とする金属等から成る薄板に従来周知の打ち抜き加
工やエッチング加工等の金属加工を施すことによって製
作される。
【0004】しかしながら、従来の打ち抜き加工やエッ
チング加工により形成されるリードフレームは、外部リ
ード端子の幅及び隣接する外部リード端子の間隔を0.3
mm以下の極めて狭いものとすることが困難であり、そ
のため近時の高集積化が進み電極数が大幅に増大した半
導体素子を搭載させた場合、半導体素子に近接して多数
の外部リード端子を配置することが不可となる。従っ
て、半導体素子の各電極と外部リード端子とを電気的に
接続するボンディングワイヤーが長いものとなり、その
結果、半導体素子、ダイパッド及び外部リード端子の一
部をモールド樹脂により被覆する際等にボンディングワ
イヤーに外力が印加されると、僅かな外力によりボンデ
ィングワイヤーが容易に変形し、隣接するボンディング
ワイヤー同士が互いに接触して電気的短絡を引き起こし
てしまうという欠点を有していた。
【0005】そこで、上記欠点を解消するために酸化ア
ルミニウム質焼結体等の電気絶縁材料から成り、上面に
半導体素子を搭載する搭載部を有するとともに該搭載部
周辺から外周部にかけて多数のメタライズ配線層が扇状
に高密度に被着された絶縁基体と、枠状の連結帯に多数
の外部リード端子の一端を共通に連結させたリードフレ
ームとを準備するとともに該絶縁基体のメタライズ配線
層に外部リード端子の他端を銀ロウ、半田、金−錫ロウ
等のロウ材を介して接合させ、しかる後、前記絶縁基体
の搭載部に半導体素子を搭載固定するとともに該半導体
素子の各電極をメタライズ配線層にボンディングワイヤ
ーを介して電気的に接続し、最後に前記絶縁基体、半導
体素子及び外部リード端子の一部をモールド樹脂により
被覆するようになした半導体装置が提案されている。
【0006】かかる半導体装置は、絶縁基体、半導体素
子及び外部リード端子の一部をモールド樹脂により被覆
した後、外部リード端子の一端を枠状の連結帯から切断
分離させ、各外部リード端子を電気的に独立させるとと
もに各外部リード端子を外部電気回路に接続することに
より内部の半導体素子が外部電気回路に電気的に接続さ
れることになる。
【0007】尚、前記半導体装置においては絶縁基体上
面に扇状に配置されている多数のメタライズ配線層は、
一般にタングステンやモリブデン、マンガン等の高融点
金属粉末により形成されており、該タングステンやモリ
ブデン等の高融点金属粉末はロウ材との濡れ性が悪いこ
とから外部リード端子をメタライズ配線層にロウ材を介
して強固に接合させるためには各メタライズ配線層の表
面には予めロウ材と濡れ性の良い金属、例えば金がメッ
キ法により所定厚みに被着されている。
【0008】
【発明が解決しようとする課題】しかしながら、前記半
導体装置は、絶縁基体のメタライズ配線層と外部リード
端子とを例えば銀ロウを介して接合させた場合、絶縁基
体を構成する酸化アルミニウム質焼結体の熱膨張係数と
リードフレームを構成する銅を主成分とする金属の熱膨
張係数とが大きく異なること及び前記絶縁基体のメタラ
イズ配線層と外部リード端子とを接合している銀ロウの
融点が約800℃と高いこと等から、絶縁基体のメタラ
イズ配線層と外部リード端子とを銀ロウ材を介して接合
させる際、両者の熱膨張量の差が大きなものとなり、そ
のためメタライズ配線層と外部リード端子との位置にず
れが生じて両者を正確に接合させることが困難であると
ともにリードフレームとメタライズ配線層との間に大き
な熱応力が発生し、該熱応力により外部リード端子が破
断したり、メタライズ配線層から剥離してしまい、内部
の半導体素子を外部に正確、且つ確実に電気的に接続で
きないという欠点を誘発した。
【0009】また、絶縁基体のメタライズ配線層と外部
リード端子とを半田を介して接合させた場合、該半田の
融点が183 ℃と低いため、絶縁基体、半導体素子及び外
部リード端子の一部をモールド樹脂により被覆する際、
モールド樹脂を熱硬化させるための熱(通常約200 ℃)
が印加されると該熱により半田が溶融してメタライズ配
線層と外部リード端子との接合が外れたり、ずれたりし
てやはり内部の半導体素子を外部電気回路に正確、且つ
確実に電気的に接続できないという欠点を誘発した。
【0010】更に前記絶縁基体のメタライズ配線層と外
部リード端子とを金−錫ロウを介して接合させた場合、
金−錫ロウ材は硬く脆い性質を有しており、そのため絶
縁基体に半導体素子を接着固定する際や、半導体素子の
電極とメタライズ配線層とをボンディングワイヤーを介
して電気的に接続する際、あるいは絶縁基体、半導体素
子及び外部リード端子の一部をモールド樹脂により被覆
する際等に外部リード端子に不用な外力が印加されると
該外力により、金−錫ロウ材にクラックが入り、外部リ
ード端子がロウ材とともにメタライズ配線層から剥離し
て内部の半導体素子を外部電気回路に正確、且つ確実に
電気的に接続することができないという欠点を誘発し
た。
【0011】また更に前記絶縁基体の上面に被着されて
いる多数のメタライズ配線層は外部リード端子をロウ材
を介して強固に接合させるためにその表面に金を予めメ
ッキ法により被着させておかなければならず、該金は高
価であることから製品としての半導体装置も極めて高価
なものとなる欠点を誘発した。
【0012】
【発明の目的】本発明は、かかる従来の欠点に鑑み案出
されたものであり、その目的は内部の半導体素子を外部
電気回路に電気的に正確、且つ確実に接続することがで
きる半導体装置を提供することにある。
【0013】
【課題を解決するための手段】本発明は、上面中央部に
半導体素子が搭載される搭載部及び該搭載部周辺から外
周部にかけて導出するメタライズ配線層を有する絶縁基
体と、前記絶縁基体の搭載部に搭載され、電極が前記メ
タライズ配線層に接続されている半導体素子と、前記メ
タライズ配線層にロウ材を介して接合される外部リード
端子と、前記絶縁基体、半導体素子及び外部リード端子
の一部を被覆するモールド樹脂とから成る半導体装置で
あって、前記メタライズ配線層と外部リード端子とが下
記(1)乃至(3)の工程により接合されることを特徴
とするものである。
【0014】(1)絶縁基体のメタライズ配線層表面に
銀もしくはパラジウムから成る第1メッキ金属層を被着
させる工程と、(2)外部リード端子の表面に錫ー鉛か
ら成る第2メッキ金属層を被着させる工程と、(3)前
記絶縁基体のメタライズ配線層と外部リード端子とを接
触させるとともに加熱し、前記絶縁基体のメタライズ配
線層表面に被着させた第1メッキ金属層と外部リード端
子表面に被着させた第2メッキ金属層とを相互拡散さ
せ、錫ー鉛ー銀合金もしくは錫ー鉛ーパラジウム合金を
形成するとともに該錫ー鉛ー銀合金もしくは錫ー鉛ーパ
ラジウム合金を介してメタライズ配線層と外部リード端
子とを接合させる工程。
【0015】
【作用】本発明の製造方法によれば、銀もしくはパラジ
ウムから成る第1メッキ金属層を被着させたメタライズ
配線層と、錫ー鉛から成る第2メッキ金属層を被着させ
た外部リード端子とを接触させるとともに加熱し、前記
メタライズ配線層に被着された第1メッキ金属層と外部
リード端子表面に被着された第2メッキ金属層とを相互
拡散させ、錫ー鉛ー銀合金もしくは錫ー鉛ーパラジウム
合金を形成するとともに該錫ー鉛ー銀合金もしくは錫ー
鉛ーパラジウム合金を介してメタライズ配線層と外部リ
ード端子とを接合させることから、メタライズ配線層と
外部リード端子とを錫ー鉛ー銀合金もしくは錫ー鉛ーパ
ラジウム合金が形成される約240 ℃の低温で接合させる
ことができ、その結果、メタライズ配線層と外部リード
端子とを接合させる際に両者の熱膨張量の差を極めて小
さいものとして両者を正確、且つ強固に接合することが
でき、また一旦固化した錫ー鉛ー銀合金もしくは錫ー鉛
ーパラジウム合金から成るロウ材はそれぞれ約250 ℃以
上に加熱しないと溶融することはなく、モールド樹脂を
熱硬化させる際の熱でロウ材が溶融することは一切な
く、これによって外部リード端子をメタライズ配線層に
確実、強固に接合させることができ、内部の半導体素子
を外部電気回路に正確、且つ確実に電気的に接続するこ
ともできる。
【0016】また本発明の製造方法によれば、絶縁基体
のメタライズ配線層と外部リード端子とを接合させるの
に高価な金を一切使用しないことから製品としての半導
体装置を極めて安価なものとなすこともできる。
【0017】
【実施例】次に本発明を添付の図面を基づき詳細に説明
する。
【0018】図1は、本発明の製造方法によって製作さ
れた半導体装置の一実施例を示し、1は絶縁基体、2は
外部リード端子、3は半導体素子である。
【0019】前記絶縁基体1は、その上面中央部に半導
体素子を搭載する搭載部1aを有しており、該搭載部1
aには半導体素子3が樹脂、ガラス、ロウ材等の接着剤
を介して接着固定される。
【0020】前記絶縁基体1は、酸化アルミニウム質焼
結体、窒化アルミニウム質焼結体、ムライト質焼結体、
炭化珪素質焼結体、ガラスセラミックス焼結体等の電気
絶縁材料から成り、例えば酸化アルミニウム質焼結体か
ら成る場合は、酸化アルミニウム、酸化珪素、酸化カル
シウム、酸化マグネシウム等の原料粉末に適当なバイン
ダー、溶剤を添加混合して泥漿状となすとともにこれを
従来周知のドクターブレード法を採用してシート状とな
すことによってセラミックグリーンシートを得、しかる
後、前記セラミックグリーンシートを打ち抜き加工法等
により適当な形状に打ち抜くとともに必要に応じて複数
枚を積層し、最後に前記セラミックグリーンシートを還
元雰囲気中約1600℃の温度で焼成することによって
製作される。
【0021】また、前記絶縁基体1は、その上面中央部
の半導体素子3が搭載される搭載部1a周辺から外周部
にかけて扇状に広がる多数のメタライズ配線層4が被着
形成されており、該メタライズ配線層4の搭載部1a周
辺部位には半導体素子3の各電極がボンディングワイヤ
ー5を介して電気的に接続され、また絶縁基体1の外周
部位には外部電気回路と接続される外部リード端子2が
ロウ材6を介して接合される。
【0022】前記メタライズ配線層4は、タングステ
ン、モリブデン、マンガン等の高融点金属粉末から成
り、該タングステン等の高融点粉末に適当なバインダ
ー、溶剤を添加混合して得た金属ペーストを前記絶縁基
体1となるセラミックグリーンシートに従来周知のスク
リーン印刷法等の厚膜手法を採用して所定パターンに印
刷塗布しておくことによって絶縁基体1の搭載部1a周
辺上面から絶縁基体1外周部上面にかけて扇状に広がる
ように被着形成される。
【0023】尚、前記メタライズ配線層4はスクリーン
印刷法により印刷塗布されるのでその線幅及び隣接する
メタライズ配線層4の間隔を約0.05mm以下の狭いもの
とすることが可能であり、その結果、半導体素子3の近
傍に多数のメタライズ配線層4を配置して半導体素子3
とメタライズ配線層4とを短いボンディングワイヤー5
で電気的に接続することができ、隣接するボンディング
ワイヤー5間に電気的短絡が発生するのを有効に防止す
ることができる。
【0024】また前記メタライズ配線層4にロウ材6を
介して接合される外部リード端子2は、内部に収容する
半導体素子3を外部電気回路に接続する作用を為し、外
部リード端子2を外部電気回路基板の配線導体に接続す
ることにより、半導体素子3がメタライズ配線層4及び
外部リード端子2を介して外部電気回路に電気的に接続
されることとなる。
【0025】前記外部リード端子2は、銅を主成分とす
る銅系合金や鉄を主成分とする鉄系合金等の金属から成
り、例えば銅系合金のインゴットを従来周知の圧延加工
法を採用して所定厚みの板状となすとともにこれにエッ
チング加工やパンチング加工を施して所定の形状となす
ことによって製作される。
【0026】尚、前記外部リード端子2は銅を主成分と
する金属から形成すると、該銅を主成分とする金属は、
熱伝導率に優れ半導体素子3が作動時に発生する熱を外
部リード端子2を介して外部大気中に良好に放散させ半
導体素子3を常に低温として安定に作動させることがで
きる。従って前記外部リード端子3は銅を主成分とする
金属により形成されることが好ましい。
【0027】また前記外部リード端子2をメタライズ配
線層4に接合しているロウ材6は、錫ー鉛ー銀合金もし
くは錫ー鉛ーパラジウム合金から成り、外部リード端子
4をメタライズ配線層に強固に接合する作用を為す。
【0028】前記ロウ材6を構成する錫ー鉛ー銀合金も
しくは錫ー鉛ーパラジウム合金は、靭性が高いため、外
部リード端子2に不用な外力が印加されたとしても外部
リード端子2がロウ材6とともにメタライズ配線層4か
ら容易に剥離することはなく、また融点がそれぞれ約25
0 ℃以上であるため、後述するモールド樹脂を熱硬化さ
せる際の熱でロウ材6が溶融することはなく、外部リー
ド端子2をメタライズ配線層4に確実、強固に接合する
ことができる。
【0029】また一方、前記絶縁基体1、半導体素子3
及び外部リード端子2の一部は、エポキシ樹脂等のモー
ルド樹脂7により被覆されており、これにより半導体素
子3が内部に気密に封止されることとなる。
【0030】前記絶縁基体、半導体素子及び外部リード
端子の一部をモールド樹脂7で被覆するには、半導体素
子3及び外部リード端子2が接合された絶縁基体1を所
定のモールド金型内に配置するとともに該金型内にエポ
キシ樹脂等のモールド樹脂を注入し、しかる後、注入し
た樹脂を約200 ℃の温度、100kgf/mm2 の圧力
を加えて熱硬化させる方法が採られる。
【0031】次に上述の半導体装置において、絶縁基体
1のメタライズ配線層4に外部リード端子2を錫ー鉛ー
銀合金もしくは錫ー鉛ーパラジウム合金から成るロウ材
6を介して接合させる方法について図2(a)乃至
(d)に基づき説明する。先ず、図2(a)に示すよう
にメタライズ配線層4を有する絶縁基体1及び外部リー
ド端子2を準備する。
【0032】次に図2(b)に示すように前記絶縁基体
1のメタライズ配線層4の外表面に銀もしくはパラジウ
ムから成る第1メッキ金属層8を0.05乃至2.0 μmの厚
みに被着させ、同時に外部リード端子2の表面に錫ー鉛
から成る第2メッキ金属層9を3.0 乃至100 μm の厚み
に順次被着させる。
【0033】次に図2(c)に示すように前記絶縁基体
1のメタライズ配線層4上に外部リード端子2の一端を
載置するとともにこれらを約240 ℃の温度に加熱し、メ
タライズ配線層4に被着させた銀もしくはパラジウムか
ら成る第1メッキ金属層8と外部リード端子2に被着さ
せた錫ー鉛から成る第2メッキ金属層9を相互拡散させ
て錫ー鉛ー銀合金もしくは錫ー鉛ーパラジウム合金から
成るロウ材6を形成し、該ロウ材6で絶縁基体1のメタ
ライズ配線層4と外部リード端子2とを接合させれば図
2(d)に示すように絶縁基体1のメタライズ配線層4
に外部リード端子2を接合させた半導体装置が完成す
る。この場合、絶縁基体1のメタライズ配線層4と外部
リード端子2とを約240 ℃の低温で接合することができ
るので、メタライズ配線層4と外部リード端子2とを接
合する際に絶縁基体1と外部リード端子2との熱膨張量
の差は極めて小さいものとなり、そのためメタライズ配
線層4と外部リード端子2との位置がずれることはな
く、またメタライズ配線層4と外部リード端子2との間
に大きな熱応力が発生することもない。更に一旦冷却固
化された錫ー鉛ー銀合金もしくは錫ー鉛ーパラジウム合
金から成るロウ材6は、それぞれ約250 ℃以上の温度に
加熱しない限り再溶融することはなく、絶縁基体1、半
導体素子3及び外部リード端子2の一部をモールド樹脂
7で被覆する際の熱によって溶融することはない。従っ
て、本発明の製造方法によれば外部リード端子2を絶縁
基体1のメタライス配線層4に正確、且つ強固に接合す
ることができる。
【0034】尚、本発明は上述の実施例に限定されるも
のではなく、本発明の要旨を逸脱しない範囲であれば種
々の変更は可能である。
【0035】
【発明の効果】本発明の製造方法によれば、銀もしくは
パラジウムから成る第1メッキ金属層を被着させたメタ
ライズ配線層と、錫ー鉛から成る第2メッキ金属層を被
着させた外部リード端子とを接触させるとともに加熱
し、前記メタライズ配線層に被着された第1メッキ金属
層と外部リード端子表面に被着された第2メッキ金属層
とを相互拡散させ、錫ー鉛ー銀合金もしくは錫ー鉛ーパ
ラジウム合金を形成するとともに該錫ー鉛ー銀合金もし
くは錫ー鉛ーパラジウム合金を介してメタライズ配線層
と外部リード端子とを接合させることから、メタライズ
配線層と外部リード端子とを錫ー鉛ー銀合金もしくは錫
ー鉛ーパラジウム合金が形成される約240 ℃の低温で接
合させることができ、その結果、メタライズ配線層と外
部リード端子とを接合させる際に両者の熱膨張量の差を
極めて小さいものとして両者を正確、且つ強固に接合す
ることができ、また一旦固化した錫ー鉛ー銀合金もしく
は錫ー鉛ーパラジウム合金から成るロウ材はそれぞれ約
250 ℃以上に加熱しないと溶融することはなく、モール
ド樹脂を熱硬化させる際の熱でロウ材が溶融することは
一切なく、これによって外部リード端子をメタライズ配
線層に確実、強固に接合させることができ、内部の半導
体素子を外部電気回路に正確、且つ確実に電気的に接続
することもできる。
【0036】また本発明の製造方法によれば、絶縁基体
のメタライズ配線層と外部リード端子とを接合させるの
に高価な金を一切使用しないことから製品としての半導
体装置を極めて安価なものとなすこともできる。
【図面の簡単な説明】
【図1】本発明の半導体装置の一実施例を示す断面図で
ある。
【図2】(a)〜(d)は図1に示す半導体装置の製造
方法を説明するための工程毎の断面図である。
【符号の説明】
1・・・・絶縁基体 1a・・・搭載部 2・・・・外部リード端子 3・・・・半導体素子 4・・・・メタライズ配線層 5・・・・ボンディングワイヤー 6・・・・ロウ材 7・・・・モールド樹脂 8・・・・第1メッキ金属層 9・・・・第2メッキ金属層
フロントページの続き (56)参考文献 特開 平2−146746(JP,A) 特開 平5−235236(JP,A) 特開 平5−226558(JP,A) 特開 昭47−20665(JP,A) 特開 昭58−15252(JP,A) 特開 昭61−244055(JP,A) 特開 昭61−51986(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 23/50 B23K 35/26 310 H01L 23/12

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】上面中央部に半導体素子が搭載される搭載
    部及び該搭載部周辺から外周部にかけて導出するメタラ
    イズ配線層を有する絶縁基体と、前記絶縁基体の搭載部
    に搭載され、電極が前記メタライズ配線層に接続されて
    いる半導体素子と、前記メタライズ配線層にロウ材を介
    して接合される外部リード端子と、前記絶縁基体、半導
    体素子及び外部リード端子の一部を被覆するモールド樹
    脂とから成る半導体装置であって、前記メタライズ配線
    層と外部リード端子とが下記(1)乃至(3)の工程に
    より接合されることを特徴とする半導体装置の製造方
    法。 (1)絶縁基体のメタライズ配線層表面に銀もしくはパ
    ラジウムから成る第1メッキ金属層を被着させる工程
    と、(2)外部リード端子の表面に錫ー鉛から成る第2
    メッキ金属層を被着させる工程と、(3)前記絶縁基体
    のメタライズ配線層と外部リード端子とを接触させると
    ともに加熱し、前記絶縁基体のメタライズ配線層表面に
    被着させた第1メッキ金属層と外部リード端子表面に被
    着させた第2メッキ金属層とを相互拡散させ、錫ー鉛ー
    銀合金もしくは錫ー鉛ーパラジウム合金を形成するとと
    もに該錫ー鉛ー銀合金もしくは錫ー鉛ーパラジウム合金
    を介してメタライズ配線層と外部リード端子とを接合さ
    せる工程。
JP28783694A 1994-11-22 1994-11-22 半導体装置の製造方法 Expired - Fee Related JP3279846B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28783694A JP3279846B2 (ja) 1994-11-22 1994-11-22 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28783694A JP3279846B2 (ja) 1994-11-22 1994-11-22 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH08148630A JPH08148630A (ja) 1996-06-07
JP3279846B2 true JP3279846B2 (ja) 2002-04-30

Family

ID=17722401

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28783694A Expired - Fee Related JP3279846B2 (ja) 1994-11-22 1994-11-22 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP3279846B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8016624B2 (en) * 2005-09-22 2011-09-13 Enplas Corporation Electric contact and socket for electrical part

Also Published As

Publication number Publication date
JPH08148630A (ja) 1996-06-07

Similar Documents

Publication Publication Date Title
JP2915888B1 (ja) 配線基板及びその製造方法
US5760466A (en) Semiconductor device having improved heat resistance
JP3850335B2 (ja) セラミック回路基板
JP3279844B2 (ja) 半導体装置及びその製造方法
JP3279846B2 (ja) 半導体装置の製造方法
JP3441194B2 (ja) 半導体装置及びその製造方法
JP3764669B2 (ja) ろう材付きシールリングおよびこれを用いた電子部品収納用パッケージの製造方法
JP3838940B2 (ja) 配線基板
JP3279849B2 (ja) 半導体装置
JP3359521B2 (ja) 半導体装置の製造方法
JP3935054B2 (ja) 配線基板
JPH10139559A (ja) ガラスセラミック基板及びその製造方法
JPH05267496A (ja) セラミックス配線基板の製造方法
JP4355097B2 (ja) 配線基板の製造方法
JP3281778B2 (ja) 半導体装置
JP3881542B2 (ja) 配線基板
JP3808358B2 (ja) 配線基板
JPH10139560A (ja) セラミック基板
JP3810335B2 (ja) 配線基板
JP3847219B2 (ja) 配線基板
JP3420362B2 (ja) 半導体装置の実装構造
JPH11274347A (ja) 半導体パッケージ、及びその形成方法
JP3722737B2 (ja) 配線基板
JP3780503B2 (ja) 配線基板
JPH0272696A (ja) セラミックス回路基板

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees