KR100201036B1 - 범프, 범프를 갖는 반도체 칩 및 패키지 그리고 실장 방법 및 반도체 장치 - Google Patents

범프, 범프를 갖는 반도체 칩 및 패키지 그리고 실장 방법 및 반도체 장치 Download PDF

Info

Publication number
KR100201036B1
KR100201036B1 KR1019960041449A KR19960041449A KR100201036B1 KR 100201036 B1 KR100201036 B1 KR 100201036B1 KR 1019960041449 A KR1019960041449 A KR 1019960041449A KR 19960041449 A KR19960041449 A KR 19960041449A KR 100201036 B1 KR100201036 B1 KR 100201036B1
Authority
KR
South Korea
Prior art keywords
input
package
output
ball
pad
Prior art date
Application number
KR1019960041449A
Other languages
English (en)
Other versions
KR970018463A (ko
Inventor
기요시 이요기
가오루 고이와
게이이찌 야노
히로노리 아사이
Original Assignee
니시무로 타이죠
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니시무로 타이죠, 가부시끼가이샤 도시바 filed Critical 니시무로 타이죠
Publication of KR970018463A publication Critical patent/KR970018463A/ko
Application granted granted Critical
Publication of KR100201036B1 publication Critical patent/KR100201036B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0212—Resin particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09736—Varying thickness of a single conductor; Conductors in the same plane having different thicknesses
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09745—Recess in conductor, e.g. in pad or in metallic substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10234—Metallic balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10992—Using different connection materials, e.g. different solders, for the same connection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/041—Solder preforms in the shape of solder balls
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

반도체 장치의 입출력용 패드의 접속부의 내구성, 신뢰성을 향상시킨다. 반도체 칩 또는 패키지 또는 배선 기관중 어느 쪽인가(1)의 입력용 패드(3)에 설치된 범프(B)는, 돌기부(5)와, 도전성을 갖는 볼(7)과, 입출력용 패드와 볼을 접합하는 도전 접합재(9)로 이루어지고, 볼의 강도가 해당 도전 접합재의 강도보다 크게 되도록 구성된다. 이 범프를 갖는 반도체 칩 또는 패키지를 실장한 반도체 장치의 입출력용 패드(1, 11)는 돌기부(5)와, 입출력용 패드(1, 11) 사이에 배치되는 볼(7)과, 입출력용 패드 및 볼을 접합하는 도전 접합체(9, 15)로 이루어지는 접속부(17)에 의해 접속된다.

Description

범프, 범프를 갖는 반도체 칩 및 패키지 그리고 실장 방법 및 반도체 장치
본 발명은, 반도체 칩, 패키지 및 배선 기판을 서로 접속하여 이루어진 반도체 장치에 관한 것으로, 특히 열팽창 계수가 다른 부재끼리를 접속하여 구성되는 반도체 장치의 접속 부분의 신뢰성의 향상에 관한 것이다.
반도체 장치는, LSI와 같은 반도체 칩을 패키지에 탑재하고 프린트 기판에 실장함으로써 구성되고, 입출력 단자로서 설치되는 칩의 삽입에 의해 각부는 전기적으로 접속되어 있다. 그런데, 근년의 LSI의 고집적화에 수반하여, LSI를 탑재하는 패키지도, 핀 수의 증가 및 핀 핀치의 협소화에 대응할 필요가 생기고, 이에 수반하여 패키지의 실장도 상술한 바와 같은 종래의 핀 삽입 틀로부터 QFP(Quad Flat Package)틀이나 SM-PGA(Surface Mount type-Pin Grid Array)틀 등의 표면 실장틀로 옮겨 가고 있다.
그러나, 핀이나 리드를 이용하는 이들 표면 실장 틀 패키지에서는, 단자의 핀치의 하한이 높고, 예를 들면 PGA틀에서는 1.27㎜칩, QFP틀에서는 0.3㎜칩보다 좁은 것은 곤란하다. 또 핀이나 리드 부분에서의 전기 특성의 열화가 커서, 신호의 고속화에의 대응이 어렵다.
상술한 바와 같은 문제를 해결하기 위해서 고안된 것으로, BGA(Ball Grid Array)틀의 패키지가 있다. BGA 패키지는, 패키지 기재의 입출력 부분에 땜납 볼등으로 형성한 범프를 설치하고, 이것을 용융하여 패키지의 입출력부를 프린트 기판의 단자와 접속하는 것을 특징으로 하는 것으로서, 핀이나 리드를 이용하는 경우보다 좁은 핀치를 실현할 수 있기 때문에, 다핀화 및 패키지의 소형화가 가능하다. 그 중에서도 질화 알루미늄 등의 고 열도전성 세라믹스를 사용한 세라믹스제 BGA 패키지는 방열성이 우수하고, LSI의 고속화에 따라서 소비 전력 및 방열량이 증가 경향에 있고 패키지의 방열성이 중시되고 있는 현상에서 볼 때, 극히 유망한 패키지이다.
그런데, BGA 패키지가 가열 또는 냉각된 때에 패키지 기재와 프린트 기판의 열팽창 계수가 서로 다르기 때문에 생기는 응력 왜곡이 범프를 이용하여 형성된 접속부에 집중하기 때문에, 접속부의 파단이 생기기 쉬어, 접속부의 내구성·신뢰성에 문제가 있다. 또, 범프를 이용하는 접속법을 반도체 칩과 세라믹스 기재의 접속 및 반도체 칩과 블리드 기판의 접속에 적용한 경우에도, 동일하게 접속부의 파단이 생기기 쉽다.
본 발명은, 이와 같은 종래 기술의 문제를 해결하기 위해 행해진 것으로, 입출력부의 접속부가 높은 내구성 및 신뢰성을 갖는 반도체 장치의 제조를 가능하게 하는 범프 및 이것을 갖는 반도체 칩, 패키지 및 프린트 기판을 제공하는 것을 목적으로 하고 있다.
또, 내구성 및 신뢰성이 높은 입출력부의 접속부를 형성할 수 있는 반도체 칩 또는 패키지의 실장 방법을 제공하는 것을 목적으로 하고 있다.
또한, 입출력용 접속부의 내구성 및 신뢰성이 높아, 방열성 및 전기 특성이 우수한 고밀도의 반도체 장치 및 이것을 실현하기 위한 칩 및 반도체 패키지를 제공하는 것을 목적으로 하고 있다.
상기 목적을 달성하기 위해서, 본 발명자들은 예의 연구를 거듭한 결과, 범프의 구성을 연구함으로써 응력이 집중하기 쉬운 부분의 보강을 용이하게 행할 수 있는 것을 발견하고, 본 발명의 범프, 이를 갖는 반도체 칩 및 패키지 그리고 이의 실장 방법 및 반도체 장치를 발명하기에 이르렀다.
본 발명은, 반도체 칩 또는 패키지 또는 배선 기판 중 어느 한 쪽의 입출력용 패드에 설치된 범프에 있어서, 상기 입출력용 패드로부터 돌출하는 돌기부와, 상기 입출력용 패드상에 배치되는 도전성을 갖는 볼과, 상기 입출력용 패드와 상기 볼을 접합하는 도전 접합재로 이루어지고, 상기 볼의 클립 강도가 상기 도전 접합재의 강도보다 커지도록 구성되는 범프를 제공한다.
또, 본 발명은, 상술의 범프가 설치된 패키지를 제공한다.
또한, 본 발명은 상술의 범프가 설치된 반도체 칩을 제공한다.
또, 본 발명은, 반도체 칩을 탑재하는 패키지와, 배선 기판과, 상기 패키지 및 배선 기판 각각에 설치된 적어도 한 조의 입출력용 패드와, 상기 한 조의 입출력용 패드를 접속하는 접속부를 갖는 반도체 장치에 있어서, 상기 접속부는, 상기 한 조의 입출력용 패드중 적어도 1개로부터 돌출하는 돌기부와, 상기 한 조의 입출력용 패드 사이에 배치되는 도전성을 갖는 볼과, 상기 한 조의 입출력용 패드와 상기 볼을 접합하는 도전 접합재로 이루어지고, 상기 볼의 클립 강도가 상기 도전 접합재의 강도보다 커지도록 구성되는 반도체 장치를 제공한다.
또한, 본 발명은, 반도체 칩과, 패키지와, 상기 반도체 칩 및 패키지 각각에 설치된 적어도 한 조의 입출력용 패드와, 상기 한 조의 입출력용 패드를 접속하는 접속부를 갖는 반도체 장치에 있어서, 상기 접속부는, 상기 한 조의 입출력용 패드중 적어도 1개에서 돌출하는 돌기부와, 상기 한 조의 입출력용 패드 사이에 배치되는 도전성을 갖는 볼과, 상기 한 조의 입출력용 패드와 상기 볼을 접합하는 도전 접합재로 이루어지고, 상기 볼의 클립 강도가 상기 도전 접합재의 강도보다 커지도록 구성되는 반도체 장치를 제공한다.
또, 본 발명은, 반도체 칩과, 배선 기판과, 상기 반도체 칩 및 배선 기판 각각에 설치되는 적어도 한 조의 입출력용 패드와, 상기 한 조의 입출력용 패드를 접속하는 접속부를 갖는 반도체 장치에 있어서, 상기 접속부는 상기 한 조의 입출력용 패드중 적어도 1개에서 돌출하는 돌기부와, 상기 한 조의 입출력용 패드 사이에 배치되는 도전성을 갖는 볼과, 상기 한 조의 입출력용 패드와 상기 볼을 접합하는 도전 접합재로 이루어지고, 상기 볼의 클립 강도가 상기 도전 접합재의 강도보다 커지도록 구성되는 반도체 장치를 제공한다.
또한, 본 발명은, 배선 기판의 입출력용 패드에 도전성 접합재를 배치하는 공정과, 상기 배선 기판의 입출력용 패드에 청구항1에 기재된 범프를 구비하는 패키지의 해당 범프의 볼을 근접시키고, 상기 배선 기판의 입출력용 패드의 도전성 접합재를 가열 용융시켜 상기 도전성 접합재에 의해 상기 볼과 상기 배선 기판의 입출력용 패드를 접속하는 공정을 포함하는 패키지의 실장 방법을 제공한다.
또, 본 발명은, 배선 기판 또는 패키지의 입출력용 패드에 도전성 접합재를 배치하는 공정과, 상기 배선 기판 또는 패키지의 입출력용 패드에 청구항1에 기재된 범프를 구비하는 반도체 칩의 해당 범프의 볼을 근접시키고, 상기 배선 기판 또는 패키지의 입출력용 패드의 도전성 접합재를 가열 용융시켜 상기 도전성 접합재에 의해 상기 볼과 상기 배선 기판 또는 패키지의 입출력용 패드를 접속하는 공정을 포함하는 반도체 칩의 실장 방법을 제공한다.
제1도는 본 발명에 관한 범프의 구성을 나타내는 개략 구성도.
제2도는 제1도의 범프를 이용하여 반도체 장치의 입출력부를 접속한 접속부의 구성을 나타내는 개략 구성도.
제3도는 제2도의 접속부의 구성을 응용한 예를 나타내는 개략 구성도.
제4도는 본 발명에 관한 범프에서의 돌기부의 변형예를 나타내는 사시도.
제5도는 본 발명에 관한 범프에서의 돌기부의 다른 변형예를 나타내는 사시도.
제6도는 본 발명에 관한 범프를 이용하여 반도체 장치의 입출력부를 접속하는 공정을 설명하는 도.
* 도면의 주요부분에 대한 부호의 설명
B : 범프 1 : 패키지
3, 13, 23, 31 : 입출력용 패드 5, 5a, 5b, 25, 33 : 돌기부
7, 27 : 볼 9, 15, 29, 35 : 도전 접합재
11 : 배선 기판 17, 19 : 접속부
21 : 반도체 칩
개략하여, BGA 패키지의 접속부의 손상의 발생 원인은, BGA 패키지를 배선기판(프린트 기판)에 실장할 때의 납땜 고정시의 열 이력에 의한 것과, 사용중에서의 환경 온도 변화에 의한 것이 있지만, 어느 쪽이나 팽창·수축에 의해 기판 등에 휨을 생기게 하고, 이에 수반하는 내부 응력이 납땜된 접속부에 집중하기 때문이라고 생각되고 있다.
일반적인 BGA 패키지의 범프는 패키지 기재의 입출력부에 땜납(연성) 등으로 형성한 볼을 부착한 구성이고, 이 땜납 볼을 배선 기판이 대응하는 입출력 부분에 접하여 가열에 의해 땜납 볼을 용융(리플로우)함으로써, 서로의 입출력 부분을 접합하여 땜납에 의한 접속부가 형성된다. 이와 같이 하여 얻어진 접속부는, 통상 접합 단부가 가는 장고(鼓)형과 같은 형상이 되고, 가열 냉각시의 응력이 패키지 기재 및 배선 기판과 접속부와의 접합 계면 부근에 집중하기 쉬어, 패키지 기재와 접속부의 접합 계면 부근에서 파단이 생기는 일이 많다.
접속부의 파단은 상술한 바로부터도 이해될 수 있는 바와 같이, 접속부에 응력이 어떻게 작용하는 가에 따라 다르다. 접속부의 형상이나 접속부의 길이(접속부가 접속하는 입출력부 사이의 거리)는 그 팩터의 일부이고, 접속부의 길이에 관하여는 접속부의 신뢰 계수는 접속부의 크기의 자승에 비례한다고 말해지고 있다. 즉, 접속부의 길이가 증가함에 따라 접속부의 내구성은 상승한다. BGA 패키지로 긴 접속부를 형성하려고 하면, 땜납 볼의 용융중에 패키지 기재를 배선 기판으로부터 멀리 떨어뜨려 거리를 증가시키는 것과 같은 리플로우 공정의 연구를 필요로 하지만, 이와 같이 하여 형성되는 접속부는 중앙이 가는 장고형 형상이 되기 쉬어, 접속부 중앙에 응력이 집중하여 크랙이 생기기가 쉽다.
본 발명은 상술한 바와 같은 상황을 감안하여 이루어진 것으로서, 제1도에서 나타낸 바와 같은 범프B를 접속부의 형성 요소로 하는 것이다. 제1도는 반도체 패키지(1)의 입출력부에 설치된 범프B의 일 실시 형태를 나타내는 것으로, 범프B는 일측의 입출력부인 박층형상의 패드(3)(패드(3)에 접속되는 배선은 도시하지 않음)로부터 접속 방향, 즉 패드(3)의 표면에 대하여 수직으로 돌출하는 돌기부(5)와, 패드(3)의 돌기부(5)상에 배치되는 도전성을 갖는 볼(7)과, 이 입출력부(3) 및 돌기(5)와 이 볼(7)을 접합하는 땜납과 같은 도전 접합재(9)로 이루어지고, 볼(7)의 클립 강도가 도전 접합재(9)의 클립 강도보다 크게 되도록 구성된다. 종래, 패드(3)의 표면은 거칠다는 문제가 생기지 않도록 평활하게 형성되는 것이 보통이었지만, 여기에 돌기부(5)를 형성한 점에서 본 발명의 특징이 있고, 이 돌기부(5)는 신뢰성이 높은 반도체 장치를 제작하는 점에서 중요한 역할을 담당한다.
범프B는 배선 기판의 입출력용 패드에 도포한 도전 접합재와 접촉시켜 도전 접합재를 리플로우하면, 제2도와 같이 배선 기판(11)의 입출력용 패드(13)와 볼(7)이 도전 접합재(15)에 의해 접합되고, 볼(7)을 거쳐 패키지(1) 및 배선 기판(11)의 입출력 패드(3, 13)를 전기 접속하는 접속부(17)가 형성된다. 이 접속부(17)의 중앙 부분은 양 패드(3, 13)와의 접합 단부보다 가늘게 되는 경향이 있지만, 클립 강도가 큰 볼이 위치하기 때문에, 가열·냉각시에 생기는 응력에 의한 중앙부에서의 파단이 억제된다. 또, 양 패드(3, 13)와 도전 접합 부재(9, 15)와의 접합 계면은 비교적 크게 확보되고, 또한 가열·냉각시에 생기는 접합 계면을 따른 방향의 응력에 대하여, 돌기부(5)를 포위하는 도전 접합재(9)는 돌기부(5) 및 이에 일체적으로 형성된 패드(3)에 의하여 지지되고 응력 저항이 향상된다. 따라서, 패드(3)와 도전 접합재(9)의 접합 계면 부근에서의 도전 접합재(9)의 파단이나 도전 접합재(9)의 박리가 억제된다. 따라서, 접속부(17)는 전체적으로 응력에 대한 내구성이 높은 것이 된다.
제1도 및 제2도의 실시 형태에 있어서는, 돌기부(5)는 패드(3)에 일체 형성되어 있지만, 상술한 본 발명의 작용을 고려하면, 돌기부(5)와 패드(3)의 접합 강도 및 돌기부(5) 자체의 강도가 부족하지 않는 한(즉, 도전 접합재의 강도 이상), 별도 형성한 돌기부(5)를 패드(3)에 접합재 등을 이용하여 접속하여도 좋은 것은 명백하다. 또, 돌기부(5)는 응력에 의해 도전 접합재가 접합 계면 방향으로 상대적으로 이동하는 것을 저지하는 기능을 가지면 좋기 때문에, 돌기부(5)의 형상이나 돌출 방향에 있어서도 접합 계면과 수직인 방향의 성분을 갖는 것이면 좋다. 즉, 돌기부(5)는 경사를 가지고 있어도 좋다. 또, 돌기부(5)를 복수 형성하여도 좋다.
상기에서 이용되고 있는 도전 접합재(9, 15)는 접합 재료로서 사용 가능한 정도로 저융점이고 도전성이 높은 재료중에서 필요에 따라 적정하게 선택할 수 있다. 도전성을 갖는 볼(7)에 있어서는, 전체를 도전성 재료로 형성할 필요는 없고, 강도 및 내열성을 갖는 세라믹스나 수지와 같은 부도체의 핵의 표면을 도전성을 갖는 재료로 피복하여 얻을 수 있는 것과 같은 구조로 하여도 좋다. 이 경우, 도전성 재료로 볼의 핵을 피복하는 공정을, 예를 들면 도전 접합재(9, 15)를 이용하여 패키지(1)과 배선 기판(11)을 접속하는 공정과 동시에 행하도록 응용하면, 제1도의 범프B의 볼(7)은, 도전성 재료로 피복되어 있지 않은 핵만의 볼을 이용하는 것도 가능하다. 단지, 제조상의 신뢰성 점에서는 미리 도전성 피복을 갖는 볼을 이용하는 것이 바람직한 것은 말할 것도 없다. 또, 볼(7)의 클립 강도가 도전 접합재(9)의 클립 강도보다 크게 되도록 볼(7)의 형성 재료가 선정되지만, 볼(7)의 강도가 과도하게 큰 경우, 오히려 열팽창·수축의 차에 의한 응력이 도전 접합재(9)에 집중하기 쉽게 되고, 볼의 셰어 강도의 저하에 의해 볼로부터의 파단이 조기에 일어나게 된다. 이것을 고려하면, 볼(7)의 강도는 도전 접합재(9)의 강도의 1.2~2배 정도가 되는 것이 바람직하다.
상기 구성에서, 볼(7)은 패키지(1)와 배선 기판(11)과의 간격을 유지하는 작용을 행할 수 있는 것으로, 이로 인해, 일반적인 BGA를 이용한 경우보다 긴 접속부(17)를 확실하게 형성하는 것이 가능하게 된다. 이것은 전술한 바와 같이, 접속부의 신뢰성 계수를 향상하는 데에 효과적이다. 단지, 이 기능을 발휘시키기 위해서는, 패키지(1)와 배선 기판(11)과의 접속 공정시에 볼(7)이 용융 또는 변형하지 않는 것이 중요하다. 따라서, 볼(7)을 형성하는 재료의 융점이 도전 접합재(9, 15)보다 높은 것이 필요하게 된다. 융점이 도전 접합재보다 약 60℃ 또는 그 이상 높은 것을 이용하는 것이 바람직하다. 볼(7)의 주 역할은 접속부(17)의 중앙 부분의 보강에 있기 때문에, 돌기(5)와 접촉하고 있을 필요 없이, 이들 사이에 도전 접합재가 개재하고 있어도 좋다.
상술한 성질에 기초하여 본 발명에 관한 범프B 및 접속부(17)를 구성하는 각 부의 재질에 대해서 예를 들면, 도전 접합재(9, 15)로서는 Sn-Pb 합금으로 대표되는 각종 땜납(연성) 또는 땜납 페이스트 등을 들 수 있고, 융점이 약 183℃인 Sn-40Pb 땜납은 입수하기 쉬워 이용에 용이하다. 볼(7)을 구성하는 재료의 예로서는, 니켈, 알루미늄, 동, 은, 납, 팔라늄과 같은 각종 금속, 및 90% Pb-Sn 합금, Pb리치-Sn 합금과 같은 각종 합금 등의 금속 재료를 들 수 있고, 땜납으로서 사용되는 금속 및 합금이 취급하기 쉽다. 특히 융점 약 270℃의 Sn-95Pb 땜납이 이용하기 쉽다. 볼(7)로서 비도전성 핵을 도전성재로 피복하는 것을 이용하는 경우에는, 핵을 구성하는 재료의 예로서, 글래스 에폭시, 폴리아미드, 폴리이미드와 같은 수지를 들 수 있고, 이와 같은 재료로 형성된 핵에 상술한 볼 구성에 적합한 금속 재료를 피복한 것을 사용할 수 있다. 도전 접합재(9, 15)는 패드의 형성 재료 및 볼의 형성 재료가 합성하기 쉬운 것을 선택하는 것이 바람직하지만, 서로 반응하여 약한 화합물을 생성하도록 하는 조립이 되는 것은 피해야만 한다.
반도체 칩, 패키지 및 배선 기판에 입출력부로서 설치되는 패드는, 통상, 스퍼터링, 전기 도금, 표면 인쇄등의 성막 방법을 이용하여 전기 저항이 작은 금속 재료로 형성되고, 본 발명의 패드(3) 및 돌기부(5)도 통상 사용되는 금속 재료로 형성할 수 있다. 예를 들면, 알루미늄, 니켈, 동, 금, 몰리브뎀, 텅스템 등을 들 수 있다. 제1도에서, 패드(3)는 패키지(1)에 매설되어 있지만, 제2도의 패드(13)와 동일하게 설치되어도 좋고, 패드(3, 13)는 어느 형태이어도 좋다. 필요에 따라서, 패드가 설치되는 면과 패드와의 부착성을 개선하기 위한 접합재를 이용하여도 좋다. 또, 패드(3) 및 돌기부(5)의 표면에 도금층을 실시하여도 좋고, 패드(3)과 돌기부(5)를 별개로 형성하는 경우는, 전술한 바와 같이, 각 강도 및 접합 후의 강도를 고려하여 재료를 선택할 필요가 있다.
제1도의 범프B는 패키지의 반도체 칩측 면에 설치된 입출력부에 형성하여도 좋다. 이 경우, 제2도의 배선 기판(11)은 반도체 칩으로 치환되고, 범프B는 반도체 칩과 패키지와의 접속에 이용된다. 또, 실리콘 칩이나 갈륨비소 칩과 같은 반도체 칩의 입출력부에 제1도의 범프B를 설치할 수도 있고, 이 경우, 제2도의 패키지(1)는 반도체 칩으로 치환되고, 제2도의 배선 기판(11)은 패키지 또는 배선 기판중 어느 쪽으로 치환된다. 따라서, 반도체 칩과 패키지와의 접속 및 반도체 칩과 배선 기판과의 접속(클립 칩 접속)에 본 발명에 따른 범프B가 이용된다. 즉, 제2도의 접속부는, 반도체 칩, 패키지 및 배선 기판 사이의 접속중 어느 쪽에도 적용할 수 있다.
제3도는, 접속되는 양쪽의 입출력용 패드에 돌기를 설치하도록 응용한 접속부의 일 실시 형태를 나타낸다. 이 실시 형태의 접속부(19)는, 패키지(1)와 반도체 칩(21)과의 접기 접속을 행하는 예이고, 패키지의 입출력용 패드(23)에 제1도와 동일하게 설치된 범프를 이용하여 형성할 수 있다. 즉, 입출력용 패드(23)에 돌기부(25)를 형성하고, 볼(27)을 도전 접합재(29)에 의해 접합하여 범프를 형성하고, 한편, 반도체 칩(21)의 입출력용 패드(31)에 돌기(33)를 형성하여 도전 접합재(35)를 적층시켜 두고, 도전 접합재(35)와 볼(27)을 접촉시켜 도전 접합재(35)를 리플로우함으로써, 제3도와 같이 도전 접합재(29, 35) 및 볼(27)에 의해 양 패드(23, 31)가 접속된 접속부(19)가 형성된다. 또는, 볼(27)을 갖는 범프를 패키지(1)측의 패드(23)가 아니라 반도체 칩(21)측의 패드(31)에 설치하는 것에 의해서도 동일한 접속부(19)를 형성할 수 있다.
볼(7, 27)의 크기는, 접속부(17, 19)에서 구해진 길이나 패드의 크기 및 범프의 피치 등에 따라서 적정하게 설정할 수 있다. 패드의 랜드 직경을 0.9㎜ 정도로 설정하고, 이용하는 볼의 직경을 0.7~1.0㎜ 정도, 바람직하게는 0.8~0.9㎜로 정하면, 1.27㎜ 정도의 피치로 범프를 형성할 수 있고, 길이가 약 1.2㎜ 전후인 접속부를 형성할 수 있다.
볼(7, 27)은 구형일 필요는 없고, 타원형, 원통형, 정다면체 등의 볼을 이용하여도 좋지만, 형성되는 접속부의 형상 등의 점으로부터 볼 때 구형이 가장 바람직하다.
상술한 돌기부(5, 25, 33)는 도전 접합재와 입출력부와의 접합 계면 부근을 보강하는 작용을 하고, 이 작용은 돌기부의 높이가 약 20㎛ 이상이면 유효하게 발휘되고, 50~100㎛ 정도가 바람직하다. 또, 돌기부(5, 25, 33)의 형상 및 수는 필요에 따라 변경하는 것이 가능하고, 예를 들면 제4도에서 나타낸 바와 같은 둥근 고리 모양의 돌기부(5a) 및 제5도에서 나타낸 동심원상으로 배치한 세 개의 원통상 돌기부(5b)는, 범프 작성시에 구형의 볼의 위치를 고정하기 쉽다고 하는 이점이 있다.
제1도에서의 돌기부(5)가 일체적으로 형성된 패드(3)을 갖는 패키지(1)는 통상의 성형·가공 기술 등을 이용하여 적절하게 제조할 수 있고, 예를 들면 다음과 같은 방법에 의해서 돌기부(5)를 구비한 패드(3)를 갖는 세라믹 패키지를 제조할 수 있다.
먼저, 돌기부(5)의 접합 계면 방향을 따른 단면과 거의 동일한 크기의 관통구를 갖는 경질 금속 평판을 제작하고, 이 구멍에 고무와 같은 탄성재를 충전함으로써, 돌기를 성형하기 위한 성형 틀이 얻어진다. 한편, 패키지의 세라믹 기재의 그린 시트에 미리 관통 홀을 형성, 메탈라이즈 페이스트로의 표면 인쇄 및 관통 홀의 메탈라이즈 페이스트 충전을 실시하여 둔다. 이 그린 시트 표면의 패드를 설치한 위치에 패드에 형성용 틀 성형이 가능한 금속 재료를 배치하고, 이 위에 상술한 성형 틀을 압압한다. 이 때, 성형틀의 압압력에는 금속 부분과 탄성재 부분에서 차이가 생기기 때문에, 패드 형성용 금속 재료는 변형하여 성형형의 금속 부분에 접하는 부분으로부터 탄성재 부분에 접하는 부분이 돌출하고, 제1도와 같은 돌기를 갖는 패드가 형성된다. 동시에, 패드의 돌기 이외의 부분은, 제1도와 같이 패키지 기재의 그린 시트에 매립된다. 그 후, 그린 시트의 소결 조작을 포함하는 통상의 패키지 제조에서 행해지는 처리를 거쳐, 세마믹 패키지가 완성된다.
세라믹 패키지의 세라믹 기재로서는, 예를 들면 알루미나, 질화 알루미늄, 실리카, 질화 규조, 글래스 세라믹스, 무라이드 등을 들 수 있고, 필요에 따라서 이와 같은 기재로부터 적정하게 선택될 수 있지만, 질화 알루미늄의 열팽창 계수는 반도체 재료와 값과 근접하고, 또한 배선 기판으로 이용하는 글래스 에폭시 수지나 리드프레임재, 몰드 수지 등의 값과도 비교적 근접하기 때문에, 팽창·수축시의 응력을 극히 감소시키기 위해서 질화 알루미늄을 패키지 기재로 하는 것이 특히 바람직하다.
돌기부(31)를 갖는 패드(29)를 반도체 칩(27)으로 설치하는 데에는, 예를 들면 다음과 같은 방법으로 할 수 있다. 먼저, 통상의 방법으로 알루미늄 등의 패드가 형성된 반도체 칩의 패드를 갖는 면 전면에 예를 들면 Ti/Ni/Pd 등의 베리어 금속막을 스퍼터링에 의해 형성한다. 이 위에, 두께 10㎛ 정도의 드라이 필름을 열압착에 의해 부착하고, 패드 위의 돌기부를 형성하는 부분의 필름을 알칼리액을 이용하여 제거하여 개구를 설치하고, 전기 도금에 의해 동막(銅膜)을 형성한다. 이 후, 개구에 대응하는 부분에 형성된 동막을 드라이 필름과 함께 제거하고, 여분의 배리어 금속막을 에칭에 의해 제거함으로써, 반도체 칩의 패드상에 동제의 돌기부를 형성한다.
제6도는, 상술한 바와 같은 방법에 의해서 돌기부(5)를 갖는 패드(3)를 설치한 패키지(1)에 범프B를 설치하여 배선 기판(11)과 접속하는 프로세스를 나타낸다. 먼저, 제6도의 (a)에 나타낸 바와 같이, 예를 들면 땜납 페이스트에 의한 표면 인쇄와 같은 방법을 이용하여 패드(3)상에 도전 접합재(9)가 적층된다. 그리고, 제6도의 (b)와 같이, 이 위에 볼(7)을 놓아 도전 접합재(9)를 리플로우함으로써, 볼(7)과 패드(3)가 도전 접합재(9)에서 접합되어, 제1도에서 나타낸 바와 같은 범프B를 갖는 패키지(1)가 성취된다. 게다가, 제6도의 (c)와 같이, 배선 기판(11)의 패드(13)에 전술과 동일한 방법으로 도전 접합재(15)를 적층하고, 패키지(1)의 볼(7)이 도전 접합재(15)와 근접하도록 패키지(1)를 배치하고, 도전 접합재(15)를 리플로우함으로써, 패키지(1) 및 배선 기판(11)의 패드(3, 13) 사이에 제2도에서 나타낸 바와 같은 접속부(17)가 형성되고, 패키지(1)의 배선 기반(11)에의 실장이 완료된다. 반도체 칩과 패키지와의 접속 및 반도체 칩과 배선 기판과의 접속도 상술한 바와 동일하게 하여 행할 수 있다.
제2도에서 나타낸 바와 같은 접속을 형성하는 프로세스는, 제6도에서 나타낸 것에 한정될 이유가 없다는 것은 용이하게 이해할 수 있다. 예를 들면, 제1도의 범프B로부터 볼(7)을 생략한 것과, 다른 쪽의 입출력용 패드에 볼을 도전 접합재로 접합한 것을 대면시켜 리플로우하면, 동일하게 제2도의 접속을 형성할 수 있다.
일반적인 세라믹 패키지의 입출력용 패드에는, 텅스텐의 표면에 니켈 및 금을 도금한 것이 이용되는 일이 많고, 배선 기판의 입출력용 패드는, 동박을 접착재로 접합한 것이 넓게 사용되고 있다. 이들 패드를 비교하면 동이 연성이어서 잔류 응력이 작용하기 어려운데 비하여 니켈은 응력 집중이 생기기 쉽다. 또, 배선 기판의 패드의 랜드 직경은 패키지의 패드보다 큰 것이 많다. 이와 같은 것에서, 배선 기판의 패드의 접합 계면 부근보다 패키지의 패드의 접합 계면 부근 쪽이 응력 집중에 의한 파단을 생기게 하기 쉽다. 따라서, 이와 같은 조건에서의 접속에 있어서는 패키지의 패드의 접합 쪽이 배선 기판의 접합보다 약하게 되기 쉽기 때문에, 패키지의 패드에 돌기부를 설치하는 것이 파단 방지에 효과적으로 작용한다.
즉, 돌기부를 어느 쪽의 패드에 설치했는지, 돌기부를 어떠한 형상으로 몇 개 설치했는지에 대해서는, 어떠한 재질의 입출력용 패드를 어느 정도의 랜드 직경으로 형성하는지 등의 점을 상기와 같이 고려한 다음에 적정하게 설정하는 것이 바람직하다.
[실시예]
이하, 실시예 및 비교예에 의해 본 발명을 더욱 상세히 설명한다.
[실시예 1]
알루미나 세라믹스의 그린 시트에 관통구를 형성한 후, 텅스텐의 메탈라이즈 페이스트를 이용한 표면 인쇄와 관통 구멍에의 충전에 의해 배선을 형성하고, 적층, 압착 조작을 거쳐, 더욱 메탈라이즈 페이스트에 의한 표면 인쇄로 그린 시트의 표면에 입출력용 패드를 형성한다. 그리고, 텅스텐의 메탈라이즈 페이스트를 이용한 인쇄에 의해 패드 표면의 중앙에 원통형 돌기를 형성하고, 환원 분위기중에서 소결하여, 텅스텐으로 형성된 돌기 부착 패드를 갖는 세라믹스 패키지의 기재를 얻는다. 패드의 크기는 900㎛Φ이고, 돌기의 직경은 400㎛, 돌기의 크기는 100㎛이다. 더욱, 패드 및 돌기의 표면에는, 니켈/금 도금을 실시한다.
다음에, 패드 및 돌기 위에, 도전 접합재로서 Sn-40%Pb의 땜납 페이스트(융점 183℃)를 인쇄에 의해 도포한다.
한편, Sn-95%Pb 고융점 땜납(융점 270℃)을 이용하여 직경 900㎛의 볼을 형성하고, 땜납 페이스트 층 위에 배치하고, 땜납 페이스트가 용융하는 온도에서 열처리하여 볼과 패드를 접합하여, BGA 패키지를 얻는다.
다음에, 글래스 에폭시계 배선 기판의 소정 영역에 형성된 직경 1100㎛Φ의 동제 원형 패드상에 상기와 동종인 납땜 페이스트를 인쇄에 의해 적층하고, 그 위에 상기 BGA 패키지를 놓아 땜납이 용융하는 온도에서 리플로우하여, BGA 패키지의 배선 기판에의 실장을 행한다.
[비교예 1]
BGA 패키지의 패드에 돌기를 형성한 점을 제외하고는, 실시예 1과 동일한 조작을 행하여 BGA 패키지를 형성하여, 동일하게 배선 기판에의 실장을 행한다.
[실시예 2]
금속 평판형으로 패드의 돌기부를 형성하기 위한 구멍을 설치하고, 이 구멍에 고무를 충전하여, 성형 틀로 한다.
다음에, 질화 알루미늄 세라믹스의 그린 시트에, 실시예 1과 동일한 방법으로 텅스텐 페이스트에 의한 배선을 행하고, 그린 시트의 표면상에 인쇄법에의해 텅스텐의 패드를 형성한다. 이 위에 전술한 성형 틀을 압압하여, 도 6의 (a)에 나타낸 바와 같은 돌기부를 갖는 패드가 매설된 시트를 형성한다. 이것을 환원 분위기중에서 소결하여, 텅스텐으로 형성된 돌기 부착 패드를 갖는 세라믹스 패키지의 기재를 얻는다. 패드의 크기는 1.0㎜Φ이고, 돌기의 직경은 500㎛, 돌기의 크기는 80㎛이다. 또한, 패드 및 돌기의 표면에는 니켈/금 도금을 실시한다.
그 후, 패드상에의 도전 접합재의 적층, 볼의 작성 및 접합을 포함하는 bga 패키지의 형성과, 배선 기판에의 실장을 실시예 1과 동일한 방법에 따라 행한다.
[비교예 2]
성형 틀에 고무를 충전한 돌기부 성형용 구멍을 설치하지 않은 점 이외는 실시예 2와 동일한 조작을 행하여 BGA 패키지를 형성하고, 동일하게 배선 기판에의 실장을 행한다.
[실시예 3]
직경 200㎛의 알루미늄 패드를 표면에 갖는 반도체 칩에 스퍼터링에 의해 Ti/Ni/Pb로 이루어진 배리어 금속막을 형성하고, 그 위에 두께 10㎛의 드라이 필름을 열압착에 의해 부착하고, 패드 중앙의 위치의 드라이 필름을 알칼리 용액을 이용하여 제거함으로써 20㎛ 각진 구멍을 설치하고, 그 위에 전기 도금에 의해 동을 적층한다. 그 후, 구멍 부분에 형성된 동 이외를 드라이 필름과 함께 제거하고, 동과 알루미늄 패드에 끼워져 있는 부분 이외의 배리어 금속막을 에칭에 의해 제거함으로써, 동제의 돌기부를 갖는 알루미늄 패드가 설치된 반도체 칩을 얻는다. 돌기의 높이는 20㎛이다.
도전 접합재로서 Sn-40%Pb의 땜납 페이스트(융점 183℃)를 반도체 칩의 패드 및 돌기부 위에 도금법에 의해 적층하고, Sn-95%Pb의 고융점 납땜(융점 270℃)로 이루어진 직경 200㎛의 볼을 그 위에 놓아 땜납 페이스트가 용융하는 온도에서 가열, 접속시킨다. 그 반도체 칩을 상기 실시예와 동일하게 배선 기판에 실장한다.
[비교예 3]
반도체 칩의 패드에 돌기부를 설치한 조작을 행한 점 이외는 실시예 3과 동일한 조작을 행하여, 볼을 갖는 반도체 칩을 형성하고, 동일하게 배선 기판에 실장한다.
접속부의 신뢰성 평가
상술의 BGA 패키지 또는 반도체 칩을 배선 기판에 실장한 반도체 장치에서 의 접속부의 신뢰성을 평가하기 위해서, 하기의 (A) 또는 (B)중 어느 쪽의 냉열 사이클 부하 시험을 행한다. 이 시험은 접속부에 크랙 외의 결함이 생기면 BGA 패키지 또는 반도체 칩과 배선 기판과의 전기적 접속이 손상되어 전기 저항이 증가하는 것을 이용하고, 전기 저항의 변화에 의해 접속부의 신뢰성을 평가하는 것이다.
냉열 사이클 부하 시험 동안, 패키지 배선 기판 사이의 전기 저항은 소정의 사이클수 경과 마다 판정하고, 그 값이 초기의 저항치의 2배에 도달한 시점에서 접속 불량이라고 판정하고, 접속 불량이라고 판정된 사이클수에 의해서 접속부의 신뢰성을 평가한다. 결과를 표 1에서 나타낸다.
냉열 사이클 부하 시험(A)
-65℃(30분)~실온(5분)~+125℃(30분)을 1사이클로 하여 가열 및 냉각을 반복한다.
냉열 사이클 부하 시험(B)
-40℃(30분)~실온(5분)~+100℃(30분)을 1사이클로 하여 가열 및 냉각을 반복한다.
냉열 사이클 부하 시험에서 접속 불량이 판정된 시점에서, 비교예 1 및 2의 반도체 장치를 접합 계면과 수직으로 절단하여 접속부의 단면을 관찰한 바, 어느 쪽도 도전 접합재에 크랙이 존재하게 된다. 이에 비교하여, 실시예 1 및 2의 반도체 장치의 접속부에는 어느 쪽도 크랙이나 다른 결함은 허가 되지 않는다. 또, 600사이클에 도달한 시점에서도, 저항치는 어느 쪽도 초기의 값의 110% 이내를 유지하고 있다. 따라서, 본 발명에 관한 범프의 구성은, 패키지를 배선 기판에 실장할 때에 형성되는 접속부의 내구성, 신뢰성을 현저히 향상시키는 것이 명백하다. 또, 상술한 실시예 1, 2의 패키지 기재는 알루미나 또는 질화 알루미늄이지만, 이들 결과로부터 탄화 규소나 글래스 세라믹스를 기재로서 이용한 경우에도 접속부의 신뢰성을 현저히 개선하는 것은 용이하게 예상된다.
비교예 3에 대해서도 접속 불량이 판정된 시점에서 접속부의 단면을 관찰한 바, 동일하게 도전 접합재에 클랙이 존재하게 된다. 실시예 3에 있어서는, 1500 사이클 경과하여도 전기 저항의 측정치는 초기치의 120% 이내를 유지하고 있다. 따라서, 본 발명에 관한 범프의 구성은, 반도체 칩을 실장하는 접속시에도 유효한 것이 명백하다.
실시예 및 비교예의 결과로부터 명백한 바와 같이, 본 발명에 관한 범프를 이용한 실장에 있어서는, 접속부의 접합재에 작용하는 내부 응력의 영향이 입출력용 패드에 형성한 돌기부에 의해 순화되는 결과, 접합재 내부에서의 균열의 발생 및 그 진행이 억제된다. 또, 범프의 높이가 확보되고 접속부의 어스팩트비가 크게 되기 때문에, 접속부의 내구성, 신뢰성이 향상한다.
이상 설명한 바와 같이, 본 발명에 의하면, BGA 패키지, 플립 칩의 범프 부분의 접합 강도·내구성이 개선되는 결과, 반도체 장치의 접속 신뢰성을 현저히 향상시킬 수 있어, 그 공업적 평가가 극히 크다.

Claims (16)

  1. 반도체 칩 또는 패키지 또는 배선 기판 중 어느 한 쪽의 입출력용 패드에 설치된 범프에 있어서, 상기 입출력용 패드로부터 돌출하는 돌기부와, 상기 입출력용 패드상에 배치되는 도전성을 갖는 볼과, 상기 입출력용 패드와 상기 볼을 접합하는 도전 접합재로 이루어지고, 상기 볼의 클립 강도가 상기 도전 접합재의 강도보다 커지도록 구성되는 것을 특징으로 하는 범프.
  2. 제1항에 있어서, 상기 돌기부는 원통형 또는 둥근 고리 모양으로 형성되는 것을 특징으로 하는 범프.
  3. 제1항에 있어서, 상기 돌기부는 상기 입출력용 패드와 일체로 형성되는 것을 특징으로 하는 범프.
  4. 제1항에 있어서, 상기 돌기부의 높이는 20㎛이상인 것을 특징으로 하는 범프.
  5. 제1항에 있어서, 상기 도전 접합재는 땜납인 것을 특징으로 하는 범프.
  6. 제1항에 있어서, 상기 볼의 적어도 표면 부분은, 상기 도전 접합재보다 융점이 60℃ 이상 높은 금속 또는 합금으로 형성되는 것을 특징으로 하는 범프.
  7. 제1항에 있어서, 상기 볼은 수지 또는 무기재(無機材)로 형성된 핵을 구비하는 것을 특징으로 하는 범프.
  8. 제1항에 기재된 범프를 갖는 것을 특징으로 하는 패키지.
  9. 제8항에 있어서, 상기 패키지의 기재(基材)는 세라믹스인 것을 특징으로 하는 패키지.
  10. 제9항에 있어서, 상기 세라믹스는 질화 알루미늄, 알루미나 및 질화 규소로부터 선택되는 것을 특징으로 하는 패키지.
  11. 제1항에 기재된 범프를 갖는 것을 특징으로 하는 반도체 칩.
  12. 반도체 칩을 탑재하는 패키지와, 배선 기판과, 상기 패키지 및 배선 기판 각각에 설치된 적어도 한 조의 입출력용 패드와, 상기 한 조의 입출력용 패드를 접속하는 접속부를 갖는 반도체 장치에 있어서, 상기 접속부는, 상기 한 조의 입출력용 패드중 적어도 1개로부터 돌출하는 돌기부와, 상기 한 조의 입출력용 패드 사이에 배치되는 도전성을 갖는 볼과, 상기 한조의 입출력용 패드와 상기 볼을 접합하는 도전 접합재로 이루어지고, 상기 볼의 클립 강도가 상기 도전 접합재의 강도보다 커지도록 구성되는 것을 특징으로 하는 반도체 장치.
  13. 반도체 칩과, 패키지와, 상기 반도체 칩 및 패키지 각각에 설치된 적어도 한 조의 입출력용 패드와, 상기 한 조의 입출력용 패드를 접속하는 접속부를 갖는 반도체 장치에 있어서, 상기 접속부는, 상기 한 조의 입출력용 패드중 적어도 1개에서 돌출하는 돌기부와, 상기 한 조의 입출력용 패드 사이에 배치되는 도전성을 갖는 볼과, 상기 한 조의 입출력용 패드와, 상기 볼을 접합하는 도전 접합재로 이루어지고, 상기 볼의 클립 강도가 상기 도전 접합재의 강도보다 커지도록 구성되는 것을 특징으로 하는 반도체 장치.
  14. 반도체 칩과, 배선 기판과, 상기 반도체 칩 및 배선 기판 각각에 설치되는 적어도 한 조의 입출력용 패드와, 상기 한 조의 입출력용 패드를 접속하는 접속부를 갖는 반도체 장치에 있어서, 상기 접속부는, 상기 한 조의 입출력용 패드중 적어도 1개에서 돌출하는 돌기부와, 상기 한 조의 입출력용 패드 사이에 배치되는 도전성을 갖는 볼과, 상기 한 조의 입출력용 패드와 상기 볼을 접합하는 도전 접합재로 이루어지고, 상기 볼의 클립 강도가 상기 도전 접합재의 강도보다 커지도록 구성되는 것을 특징으로 하는 반도체 장치.
  15. 배선 기판의 입출력용 패드에 도전성 접합재를 배치하는 공정과, 상기 배선 기판의 입출력용 패드에 청구항1에 기재된 범프를 구비하는 패키지의 해당 범프의 볼을 근접시키고, 상기 배선 기판의 입출력용 패드의 도전성 접합재를 가열 용융시켜 상기 도전성 접합재에 의해 상기 볼과 상기 배선 기판의 입출력용패드를 접속하는 공정을 포함하는 것을 특징으로 하는 패키지의 실장 방법.
  16. 배선 기판 또는 패키지의 입출력용 패드에 도전성 접합재를 배치하는 공정과, 상기 배선 기판 또는 패키지의 입출력용 패드에 청구항1에 기재된 범프를 구비하는 반도체 칩의 해당 범프의 볼을 근접시키고, 상기 배선 기판 또는 패키지의 입출력용 패드의 도전성 접합재를 가열 용융시켜 상기 도전성 접합재에 의해 상기 볼과 상기 배선 기판 또는 패키지의 입출력용 패드를 접속하는 공정을 포함하는 것을 특징으로 하는 반도체 칩의 실장 방법.
KR1019960041449A 1995-09-21 1996-09-21 범프, 범프를 갖는 반도체 칩 및 패키지 그리고 실장 방법 및 반도체 장치 KR100201036B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP24320595 1995-09-21
JP95-243205 1995-09-21

Publications (2)

Publication Number Publication Date
KR970018463A KR970018463A (ko) 1997-04-30
KR100201036B1 true KR100201036B1 (ko) 1999-06-15

Family

ID=17100401

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960041449A KR100201036B1 (ko) 1995-09-21 1996-09-21 범프, 범프를 갖는 반도체 칩 및 패키지 그리고 실장 방법 및 반도체 장치

Country Status (2)

Country Link
US (1) US5736790A (ko)
KR (1) KR100201036B1 (ko)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6027791A (en) * 1996-09-30 2000-02-22 Kyocera Corporation Structure for mounting a wiring board
KR100239406B1 (ko) * 1996-12-27 2000-01-15 김영환 표면 실장형 반도체 패키지 및 그 제조 방법
US5929521A (en) * 1997-03-26 1999-07-27 Micron Technology, Inc. Projected contact structure for bumped semiconductor device and resulting articles and assemblies
US6043990A (en) * 1997-06-09 2000-03-28 Prototype Solutions Corporation Multiple board package employing solder balis and fabrication method and apparatus
US5872400A (en) * 1997-06-25 1999-02-16 International Business Machines Corporation High melting point solder ball coated with a low melting point solder
US6235996B1 (en) 1998-01-28 2001-05-22 International Business Machines Corporation Interconnection structure and process module assembly and rework
JPH11307565A (ja) * 1998-04-24 1999-11-05 Mitsubishi Electric Corp 半導体装置の電極およびその製造方法ならびに半導体装置
US6509645B2 (en) * 1998-07-09 2003-01-21 Nippon Steel Corporation Spherical semiconductor device and method for fabricating the same
US6354850B1 (en) 1998-12-15 2002-03-12 Fci Americas Technology, Inc. Electrical connector with feature for limiting the effects of coefficient of thermal expansion differential
KR100426044B1 (ko) * 1999-05-20 2004-04-06 지멘스 악티엔게젤샤프트 배선 납땜 접속부용 폴리머 스터드를 적어도 두 개 이상갖는 기판
US6297562B1 (en) 1999-09-20 2001-10-02 Telefonaktieboalget Lm Ericsson (Publ) Semiconductive chip having a bond pad located on an active device
US20080029888A1 (en) * 1999-11-01 2008-02-07 International Business Machines Corporation Solder Interconnect Joints For A Semiconductor Package
JP3450238B2 (ja) 1999-11-04 2003-09-22 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
US6610591B1 (en) 2000-08-25 2003-08-26 Micron Technology, Inc. Methods of ball grid array
TW456008B (en) 2000-09-28 2001-09-21 Siliconware Precision Industries Co Ltd Flip chip packaging process with no-flow underfill method
US6543674B2 (en) 2001-02-06 2003-04-08 Fujitsu Limited Multilayer interconnection and method
US6583517B1 (en) * 2002-04-09 2003-06-24 International Business Machines Corporation Method and structure for joining two substrates with a low melt solder joint
US7158663B2 (en) * 2003-04-22 2007-01-02 Siemens Corporate Research, Inc. Method for measuring confidence of ball grid array model in surface mounted devices
US7213329B2 (en) * 2004-08-14 2007-05-08 Samsung Electronics, Co., Ltd. Method of forming a solder ball on a board and the board
JP2007005670A (ja) * 2005-06-27 2007-01-11 Fujitsu Ltd 電子部品パッケージおよび接合組立体
JP4828361B2 (ja) * 2006-09-15 2011-11-30 株式会社フジクラ 電気接点への半田上がり防止方法及び該防止方法を用いた電気接点
US8531040B1 (en) * 2012-03-14 2013-09-10 Honeywell International Inc. Controlled area solder bonding for dies
TWI554174B (zh) * 2014-11-04 2016-10-11 上海兆芯集成電路有限公司 線路基板和半導體封裝結構
DE102015219183B4 (de) * 2015-10-05 2019-06-06 Infineon Technologies Ag Leistungshalbleiterbauelement, Halbleitermodul, Verfahren zum Verarbeiten eines Leistungshalbleiterbauelements

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5550408A (en) * 1992-11-18 1996-08-27 Matsushita Electronics Corporation Semiconductor device
JP2716336B2 (ja) * 1993-03-10 1998-02-18 日本電気株式会社 集積回路装置
JPH0837190A (ja) * 1994-07-22 1996-02-06 Nec Corp 半導体装置

Also Published As

Publication number Publication date
KR970018463A (ko) 1997-04-30
US5736790A (en) 1998-04-07

Similar Documents

Publication Publication Date Title
KR100201036B1 (ko) 범프, 범프를 갖는 반도체 칩 및 패키지 그리고 실장 방법 및 반도체 장치
US5757071A (en) C4 substrate contact pad which has a layer of Ni-B plating
KR100531393B1 (ko) 반도체 장치 및 그 제조 방법
US5569960A (en) Electronic component, electronic component assembly and electronic component unit
US6713844B2 (en) Semiconductor-chip mounting substrate having at least one projection thereon and a pressure holding means
US6163463A (en) Integrated circuit chip to substrate interconnection
US4902857A (en) Polymer interconnect structure
US8072770B2 (en) Semiconductor package with a mold material encapsulating a chip and a portion of a lead frame
US5907187A (en) Electronic component and electronic component connecting structure
WO2006014418A2 (en) Encapsulated semiconductor device with reliable down bonds
US6486551B1 (en) Wired board and method of producing the same
JP3897596B2 (ja) 半導体装置と配線基板との実装体
US6222738B1 (en) Packaging structure for a semiconductor element flip-chip mounted on a mounting board having staggered bump connection location on the pads and method thereof
JPH10173006A (ja) 半導体装置および半導体装置の製造方法
US20050133573A1 (en) Solder contact reworking using a flux plate and sequeegee
JPH10135613A (ja) 配線基板
EP0631461B1 (en) Electronic circuit device
JPH10209591A (ja) 配線基板
JP3180041B2 (ja) 接続端子及びその形成方法
JPH0888297A (ja) 電子部品および電子部品接続構造体
JP3585806B2 (ja) ピン付き配線基板
JP3297959B2 (ja) 半導体装置
JPH09148334A (ja) バンプ、バンプを有する半導体チップ及びパッケージ並びに実装方法及び半導体装置
JPH10261735A (ja) 半導体装置およびその製造方法
CN218498063U (zh) 一种电路互连结构和电子器件

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020228

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee