JP3897596B2 - 半導体装置と配線基板との実装体 - Google Patents

半導体装置と配線基板との実装体 Download PDF

Info

Publication number
JP3897596B2
JP3897596B2 JP2002000283A JP2002000283A JP3897596B2 JP 3897596 B2 JP3897596 B2 JP 3897596B2 JP 2002000283 A JP2002000283 A JP 2002000283A JP 2002000283 A JP2002000283 A JP 2002000283A JP 3897596 B2 JP3897596 B2 JP 3897596B2
Authority
JP
Japan
Prior art keywords
wiring board
semiconductor device
solder
layer
connection terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002000283A
Other languages
English (en)
Other versions
JP2003203941A (ja
Inventor
正純 雨海
雅子 渡辺
Original Assignee
日本テキサス・インスツルメンツ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本テキサス・インスツルメンツ株式会社 filed Critical 日本テキサス・インスツルメンツ株式会社
Priority to JP2002000283A priority Critical patent/JP3897596B2/ja
Priority to US10/337,930 priority patent/US6762506B2/en
Publication of JP2003203941A publication Critical patent/JP2003203941A/ja
Application granted granted Critical
Publication of JP3897596B2 publication Critical patent/JP3897596B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3463—Solder compositions in relation to features of the printed circuit board or the mounting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体パッケージ等の半導体装置を配線基板に実装した半導体装置と配線基板との実装体に関する。
【０００２】
【従来の技術】
近年、半導体パッケージの小型化及び多ピン化のため、外部接続端子としてはんだボールを用いるＢＧＡ（Ball Grid Array）構造が注目を集めている。ＢＧＡ構造の半導体パッケージでは、半導体チップを搭載するための絶縁基板の裏面（半導体チップを搭載する主面とは反対の面）に、はんだボールが装着されている。一般に、はんだボールの材料としては、Ｓｎ及びＰｂ（鉛）を含む合金が用いられている。半導体パッケージを配線基板に実装する際には、このはんだボールを配線基板の接続端子にはんだ付けすることにより、半導体チップと配線基板との電気的な接続を確保するようになっている。
【０００３】
【発明が解決しようとする課題】
ところで、半導体チップが作動時に熱を発生すると、半導体パッケージと配線基板との熱膨張差のためはんだボールに応力が加わり、はんだボールの破損を生じる場合がある。はんだボールの破損は、実装配線基板における接続不良につながる。そのため、このような不良発生を抑制するための対策が望まれている。加えて、近年、環境保護の観点から、Ｐｂを使用しないようにすることも求められている。
【０００４】
従って本発明は、Ｐｂを不要にし、且つ不良発生を低減することができる半導体装置と配線基板との実装体を提供することを目的とする。
【０００５】
【課題を解決するための手段】
上記目的を達成するために、本発明に係わる半導体装置と配線基板との実装体は、半導体チップと当該半導体チップの電極パッドに電気的に接続された装着部と当該装着部に装着された外部接続端子とを有する半導体装置と、絶縁基板と当該絶縁基板上に形成された接続端子部とを有する配線基板とを有し、上記配線基板の接続端子部に上記半導体装置の外部接続端子が接続された実装体であって、上記外部接続端子がＳｎ（錫）、Ａｇ（銀）、Ｃｕ（銅）及びＡｕ（金）を含有し、当該Ａｕの含有率が０．１重量％以上１２．０重量％以下である。
【０００６】
また、本発明においては、上記配線基板の接続端子部がＡｕを含む層を有することが好ましい。
【０００７】
更に、本発明においては、上記半導体装置の装着部がＡｕを含む層を有することが好ましい。
【０００８】
更に、本発明においては、上記Ａｕを含む層がＮｉを含む層上に形成されていることが好ましい。
【０００９】
加えて、上記外部接続端子におけるAuの含有率が０．１重量％以上９．０重量％以下であることが好ましい。
【００１０】
また、本発明においては、上記外部接続端子におけるＡｇの含有率が１．０重量％以上３．５重量％以下であることが好ましい。
【００１１】
更に、上記外部接続端子におけるＣｕの含有率が０．５重量％以上１．０重量％以下であることが好ましい。
【００１２】
加えて、上記半導体装置の上記配線基板への実装時に使用する導電性ペーストがＳｎ、Ａｇ及びＣｕを含有することが好ましい。
【００１３】
【発明の実施の形態】
以下、図示した一実施形態に基いて本発明を詳細に説明する。図１は、本発明を適用した半導体パッケージの全体構造を示す一部切り欠き斜視図である。図１に示したように、本実施の形態における半導体パッケージ（半導体装置）１００は、半導体チップ１０２を、絶縁基板１０４の主面にダイペースト１０６を用いて固定し、封止材１０８により封止したものである。半導体チップ１０２は、シリコン基板の一方の面（図中上側の面）に図示しない集積回路を形成したものである。半導体チップ１０２の集積回路側の面の外周には、その集積回路から引き出された多数の電極パッド１１０が配列されている。
【００１４】
絶縁基板１０４は、ポリイミド又はセラミックス製等の基板である。絶縁基板１０４の主面には、Ｃｕからなる導体パターン１１２が形成されており、絶縁基板１０４の裏面には外部接続端子であるはんだボール（導電性ボール）１１４が設けられる。導体パターン１１２は、半導体チップ１０２の電極パッド１１０に導体ワイヤ１１６を介して接続されると共に、絶縁基板１０４に穿孔されたビアホール１１８を介してはんだボール１１４に接続される。
【００１５】
はんだボール１１４は、直径約０．２５ｍｍの球形状を有しており、Ｓｎ、Ａｇ及びＣｕを含む合金で構成されており、Ａｇの含有率は１．０〜３．５重量％であり、Ｃｕの含有率は０．５〜１．０重量％である。このはんだボール１１４は、半導体パッケージ１００を配線基板などの配線基板２００（図２）に実装する際に、配線基板側の接続端子２０８に接続されるものである。
【００１６】
図２は、半導体パッケージ１００を配線基板２００に実装した状態を拡大して示す断面図である。配線基板２００は、樹脂からなる絶縁基板２０２の表面にＣｕからなる導電層２０４を形成し、その導電層２０４の表面を絶縁層２０６で覆ったものである。絶縁層２０６は、導電層２０４において接続端子２０８となる部分だけを露出させるように形成されている。絶縁基板２０２の厚さは０．４ｍｍ〜３．０ｍｍであり、導電層２０４の厚さは１０μｍ〜５０μｍである。又、絶縁層２０６の厚さは、３μｍ〜５０μｍである。
【００１７】
接続端子２０８において導電層２０４の表面には、Ｎｉ（ニッケル）めっきによりＮｉ層２１０が形成されている。このＮｉ層２１０の表面には、ＡｕめっきによりＡｕ層２１２が形成されている。Ｎｉ層２１０の厚さは、１μｍ〜１０μｍである。Ａｕ層２１２は、そのＡｕ原子が後述するようにはんだボール１１４中に拡散した際に、はんだボール１１４におけるＡｕの含有率が０．１〜１２重量％となるような厚さに形成される。
【００１８】
接続端子２０８のＡｕ層２１２の表面には、はんだペースト（導電性ペースト）２１４を介して、上述したはんだボール１１４が固定される。はんだペースト２１４は、はんだボール１１４と同様の組成を有することが好ましいが、他の組成（例えば、Ｓｎ及びＰｂからなる合金）を有していてもよい。
【００１９】
半導体パッケージ１００の絶縁基板１０４には、上述したビアホール１１８が穿孔されている。このビアホール１１８において、導体パターン１１２の図中下面にはＮｉ層２２０が形成され、そのＮｉ層２２０の図中下面にはＡｕ層２２２が形成されている。絶縁基板１０４の厚さは７５μｍ〜１００μｍである。又、Ｎｉ層２２０の厚さは１μｍ〜１０μｍであり、Ａｕ層２２２の厚さは０．１μｍ〜２．０μｍである。ビアホール１１８、Ｎｉ層２２０及びＡｕ層２２０は、図示しないはんだペーストを介してはんだボール１１４を装着するための装着部となる。
【００２０】
本実施の形態において、はんだボール１１４に接する位置にＡｕ層２１２，２２２を設けたのは、はんだボール１１４を加熱して接続端子２０８に接続する際に、Ａｕ層２１２，２２２のＡｕ原子をはんだボール１１４中に拡散させるためである。Ａｕがはんだボール１１４中に拡散すると、はんだボール１１４は、Ｓｎ，Ａｇ，Ｃｕ，Ａｕを含む組成となり、接続強度を高くして疲労寿命を改善することができるからである。
【００２１】
又、はんだボール１１４が主成分のＳｎのほかに、Ａｇ及びＣｕを含むようにしたのは、Ｐｂを用いることなく強度を確保し、耐クリープ性を向上することができるからである。
【００２２】
次に、半導体パッケージ１００を配線基板２００に実装する実装方法について説明する。図３に、半導体パッケージ１００の製造方法の概略を示す。まず、図３（Ａ）に示したように、絶縁基板１０４に、フォトリソグラフィー法又は打ち抜き加工によりビアホール１１８を形成する。次いで、図３（Ｂ）に示したように、ビアホール１１８を形成した絶縁基板１０４の主面に、フォトリソグラフィー法を用いて導体パターン１１２を形成する。続いて、図３（Ｃ）に示したように、絶縁基板１０４上のチップ搭載領域にエポキシ系樹脂からなるダイペースト１０６を滴下する。更に、図３（Ｄ）に示したように、別の工程で製造した半導体チップ１０２をダイペースト１０６に押し付け、ヒータ等により雰囲気温度を上げてダイペースト１０６を硬化させ、絶縁基板１０４上に半導体チップ１０２を固定する。
【００２３】
半導体チップ１０２を絶縁基板１０４に固定したのち、図３（Ｅ）に示したように、半導体チップ１０２の電極パッド１１０とワイヤ接続ランド１２０とを導体ワイヤ１１６でボンディングする。ボンディングが完了した後、モールド樹脂からなる封止材１０８で半導体チップ１０２を封止する。続いて、図３（Ｆ）に示したように、絶縁基板１０２のビアホール１１８内において、導体パターン１１２の上に、Ｎｉ層２２０及びＡｕ層２２２を順次形成したのち、スキージ等を用いてはんだペーストを充填し、そのはんだペーストを介してはんだボール１１４を取り付ける。以上の工程を経て、半導体パッケージ１００が完成する。
【００２４】
図４（Ａ）、（Ｂ）は、配線基板２００の製造工程の概略を示す。まず、図４（Ａ）に示したように、絶縁基板２０２の表面に、Ｃｕからなる導電層２０４を形成する。次に、図４（Ｂ）に示したように、導電層２０４の表面に、Ｎｉ層２１０及びＡｕ層２１２をそれぞれめっき法により順次形成し、接続端子２０８に対応する部分を除いて絶縁層２０６で覆う。
【００２５】
続いて、図４（Ｃ）に示したように、半導体パッケージ１００を配線基板２００に実装する。すなわち、配線基板２００の接続端子２０８のＡｕ層２１２の表面に予めはんだペースト（図４では省略）を塗布し、半導体パッケージ１００のはんだボール１１４を接触させ、約２２０℃〜２５０℃の加熱処理を行う。これにより、半導体パッケージ１００のはんだボール１１４と配線基板２００の接続端子２０８とが接続される。これにより、半導体パッケージ１００を配線基板２００に実装してなる、実装配線基板（半導体実装済み配線基板）が得られる。はんだボール１１４を接続端子２０８に固定する際、Ａｕ層２１２，２２２のＡｕ原子がはんだボール１１４中に拡散するため、はんだボール１１４は、Ｓｎ，Ａｇ，Ｃｕに加えてＡｕを含むこととなり、高い接続強度及び疲労寿命が得られる。
【００２６】
以上説明したように、本実施の形態では、Ｓｎ、Ａｇ、Ｃｕを含む組成のはんだボール１１４を用いると共に、半導体パッケージ１００を配線基板２００に実装する際にはんだボール１１４内にＡｕが拡散するようにし、これにより、接続強度を高くして疲労寿命を改善するようにした。従って、Ｐｂを不要にし、且つ、はんだボール１１４の破損等に伴う不良の発生を低減することができる。
【００２７】
特に、はんだボール１１４におけるＡｕの含有率が０．１〜１２重量％となるようにすることにより、はんだボール１１４の高い引っ張り強度及びせん断強度を得ることができる。
【００２８】
更に、はんだボール１１４の組成において、Ａｇの含有率を１〜３．５重量％とし、Ｃｕの含有率を０．５〜１．０重量％とすることにより、耐クリープ性を向上することができる。
【００２９】
尚、配線基板２００の接続端子２０８にＡｕ層２１２，２２２を形成する代わりに、はんだボール１１４内に最初からＡｕを含有させておいてもよい。この場合、はんだボール１１４は、Ｓｎ、Ａｇ、Ｃｕ及びＡｕを含む合金で構成される。Ａｕの含有率は０．１〜１２重量％である。又、上述した実施の形態と同様、Ａｇの含有率は１．０〜３．５重量％であり、Ｃｕの含有率は０．５〜１．０重量％である。このようにしても、はんだボール１１４がＡｕを含むため、接合強度及び疲労寿命が改善され、はんだボール１１４の破損等に伴う不良の発生を低減することができる。
【００３０】
次に、上述した実施の形態による効果を、具体的な数値実施例に基づいて説明する。まず、はんだ材料の粘弾性についての試験結果を説明する。ここでは、Ｓｎ，Ａｇ，Ｃｕからなる２通りの組成からなるはんだ材料によりそれぞれ試験片を作成した。組成１は、Ａｇを３．５重量％、Ｃｕを０．７５重量％含むものであり、組成２は、Ａｇを１．０重量％、Ｃｕを０．５重量％含むものである。試験片は、図５（Ａ）に示したように、長さＬ１が１４０ｍｍ、外径Ｄ１が１５ｍｍの円柱であって、長さ方向中央域の外径を細くした形状を有している。外径の細い部分は、長さＬ２が５０ｍｍ、外径Ｄ２が１０ｍｍとなっている。各試験片につき、３通りの温度（−２５℃、＋２５℃、＋１２５℃）で引っ張り試験を行い、歪み速度と降伏応力との関係を調べた。この結果を、図５（Ｂ），（Ｃ）にそれぞれ示す。また、図６には、従来のＰｂを含むはんだ材料（すなわちＳｎを６３重量％含み、Ｐｂを３７重量％含むはんだ材料）について、同様の試験を行った結果を示す。図５及び図６では、縦軸がひずみ速度を表し、横軸が応力を表す。
【００３１】
図５及び図６から、組成１，２では、従来のはんだ材料に比べ、特に低応力下で歪み速度の影響を受けにくいという性質を持つこと、すなわち耐クリープ性に優れていることが分かった。
【００３２】
次に、はんだ材料の接合強度についての試験結果について説明する。図７（Ａ）に示したように２枚の銅板６００の端面同士を組成１，２のはんだ材料６０２を用いてそれぞれ接合した。各銅板６００は、長さＬが５９ｍｍ、幅Ｗが１５ｍｍ、厚さｔが０．９ｍｍである。このとき、接合端面に予めＮｉめっき（厚さ３μｍ）を施したものと、Ｎｉめっき（厚さ３μｍ）の上にさらにＡｕめっき（厚さ０．６μｍ）を施したものと、全くめっきを施していないもののそれぞれについて、引っ張り試験を行った。図７（Ｂ）には組成１についての試験結果を示し、図７（Ｃ）には組成２についての試験結果を示す。図７（Ｂ）及び図７（Ｃ）から、組成１及び組成２のいずれについても、Ｎｉめっき上にＡｕめっきをしたものが、最も高い接合強度を示していることが分かる。これは、はんだ付けの際にＡｕがはんだ材料に拡散したためと考えられる。
【００３３】
次に、Ｓｎ，Ａｇ，Ｃｕ，Ａｕからなる組成における、Ａｕの含有率と強度との関係についての試験結果を説明する。ここでは、Ａｇを１．０重量％、Ｃｕを０．５重量％と固定して、Ａｕの含有率を変化させてそれぞれ試験片を作成し、各試験片につき引っ張り強度及びせん断強度を測定した。図８に、その測定結果を示す。図８から、Ａｕの含有率が０．１〜１２．０重量％の場合には特に高い引っ張り強度が得られ、Ａｕの含有率が０．１〜９．０重量％の場合には特に高いせん断強度が得られることが分かった。
【００３４】
次に、上述した半導体パッケージ１００を配線基板２００に実装して温度サイクル試験を行った結果について説明する。ここでは、実施例として、９ｍｍ×６ｍｍのサイズの半導体パッケージ１００であって、１０３個のボール（配設ピッチ０．５ｍｍ）を搭載するタイプのものを用いた。半導体チップ１０２のサイズは５ｍｍ×３ｍｍ×０．２８ｍｍとした。はんだボール１１４の直径は０．２５ｍｍとし、組成は上述の組成１とした。はんだペースト２１４の組成は上述の組成２とした。配線基板２００の厚さは０．８ｍｍとし、接続端子２０８の内径は０．３ｍｍとした。この接続端子２０８には、厚さ３μｍのＮｉ層２１０と、厚さ０．６μｍのＡｕ層２１２とを形成した。又、はんだボール１１４にＡｕが拡散した状態で、Ａｕの含有率が６．９重量％になるようにした。
【００３５】
温度サイクル試験は、温度を−４０℃と１２５℃とで交互に変化させるようにし、それぞれの温度の持続時間を１０分とした。又、昇温・降温にかける時間は５分とした。このような温度サイクル試験において、はんだ接合部にクラックが生ずるか否かを調べた。又、比較例として、Ａｕ層２１２，２２２及びＮｉ層２１０，２２０を形成せずに実装を行ったものについて、同様に試験を行った。試験結果を図９に示す。図９において、横軸はサイクル数であり、縦軸は不良発生率である。
【００３６】
図９から、比較例では９００サイクルで初期不良が現れたのに対し、本実施例では１０００サイクルまで初期不良が現れず、不良発生の抑制効果が見られた。すなわち、Ａｕ層２１２，２２２及びＮｉ層２１０，２２０を設けてはんだボール１１４の接合強度及び疲労寿命を改善することにより、不良発生を低減できることが分かった。
【００３７】
尚、図示は省略するが、はんだペースト２１４の組成をＳｎＰｂ（Ｓｎが６３重量％、Ｐｂが３７重量％）とし、はんだボール１１４の組成を上記組成２のＳｎＡｇＣｕ（Ａｇが１．０重量％、Ｃｕが０．５重量％）として実装を行い、実装後の配線基板につき上述の温度サイクル試験を行ったところ、９００サイクルで初期不良が現れた。一方、はんだペースト２１４及びはんだボール１１４の組成を、いずれもＳｎＰｂ（Ｓｎが６３重量％、Ｐｂが３７重量％）として実装を行い、実装後の配線基板につき上述の温度サイクル試験を行ったところ、５００サイクルで初期不良が現れた。このことから、はんだペーストの組成に関わらず、ＳｎＡｇＣｕの組成を有するはんだボールにＡｕを拡散することにより、不良発生を低減できることが分かった。
【００３８】
以上、本発明の実施形態を図面に沿って説明した。しかしながら本発明は前記実施形態に示した事項に限定されず、特許請求の範囲の記載に基いてその変更、改良等が可能であることは明らかである。例えば、半導体装置の外部接続端子として、上述した実施例においてははんだボールを示したが、はんだボールに代えてはんだランド等を用いてもよいことは当業者には明らかであろう。
【００３９】
【発明の効果】
以上の如く本発明によれば、導電性ボールがＳｎ，Ａｇ及びＣｕを含む導電性ボールを用いると共に、この導電性ボール、半導体装置の装着部及び配線基板の接続端子の少なくとも一つにＡｕを含ませるようにしたので、実装工程を経た後の導電性ボールがＡｕを含むようにすることができ、導電性ボールの接合強度を向上して疲労寿命を改善し、導電性ボールの破損等に伴う不良を低減することができる。
【図面の簡単な説明】
【図１】 本発明の一実施の形態に係る半導体パッケージの構造を示す一部切り欠き斜視図である。
【図２】 図１に示した半導体パッケージを配線基板に実装した状態を示す断面図である。
【図３】 図１に示した半導体パッケージの製造プロセスを示す工程ごとの断面図である。
【図４】 図１に示した半導体パッケージを配線基板に実装するプロセスを示す工程ごとの断面図である。
【図５】 本実施の形態におけるはんだ材料の粘弾性を示す図である。
【図６】 従来のはんだ材料の粘弾性を示す図である。
【図７】 Ｎｉ層及びＡｕ層の有無と接合強度との関係を示す図である。
【図８】 Ａｕの含有率と引っ張り強度及びせん断強度との関係を示す図である。
【図９】 半導体パッケージ１００を配線基板２００に実装し、温度サイクル試験を行った結果を示す図である。
【符号の説明】
１００ 半導体装置
１０２ 半導体チップ
１０４ 絶縁基板
１０６ ダイペースト
１０８ 封止材
１１２ 導体パターン
１１４ はんだボール
１１８ ビアホール
２００ 配線基板
２０２ 導電層
２０８ 接続端子
２１０，２２１ Ｎｉ層
２１２，２２２ Ａｕ 層
２１４ はんだペースト

Claims (4)

  1. 半導体チップと当該半導体チップの電極パッドに電気的に接続された装着部と当該装着部に装着された外部接続端子とを有する半導体装置と、
    絶縁基板と当該絶縁基板上に形成された接続端子部とを有する配線基板と、
    を有し、上記配線基板の接続端子部に上記半導体装置の外部接続端子が接続された実装体であって、
    上記外部接続端子がＳｎ(錫)を主成分として、Ａｇ(銀)、Ｃｕ(銅)及びＡｕ(金)を含有し、上記Ａｇの含有率が１．０重量％以上３．５重量％以下であり、上記Ｃｕの含有率が０．５重量％以上１．０重量％以下であり、上記Ａｕの含有率が２．０重量％以上１２．０重量％以下である半導体装置と配線基板との実装体。
  2. 上記配線基板の接続端子部がＡｕを含む層を有する請求項１に記載の半導体装置と配線基板との実装体。
  3. 上記半導体装置の装着部がＡｕを含む層を有する請求項１又は２に記載の半導体装置と配線基板との実装体。
  4. 上記Ａｕを含む層がＮｉを含む層上に形成されている請求項２又は３に記載の半導体装置と配線基板との実装体。
JP2002000283A 2002-01-07 2002-01-07 半導体装置と配線基板との実装体 Expired - Fee Related JP3897596B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2002000283A JP3897596B2 (ja) 2002-01-07 2002-01-07 半導体装置と配線基板との実装体
US10/337,930 US6762506B2 (en) 2002-01-07 2003-01-07 Assembly of semiconductor device and wiring substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002000283A JP3897596B2 (ja) 2002-01-07 2002-01-07 半導体装置と配線基板との実装体

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2006312504A Division JP4376262B2 (ja) 2006-11-20 2006-11-20 半導体装置と配線基板との実装体の製造方法

Publications (2)

Publication Number Publication Date
JP2003203941A JP2003203941A (ja) 2003-07-18
JP3897596B2 true JP3897596B2 (ja) 2007-03-28

Family

ID=27640720

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002000283A Expired - Fee Related JP3897596B2 (ja) 2002-01-07 2002-01-07 半導体装置と配線基板との実装体

Country Status (2)

Country Link
US (1) US6762506B2 (ja)
JP (1) JP3897596B2 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3687610B2 (ja) * 2002-01-18 2005-08-24 セイコーエプソン株式会社 半導体装置、回路基板及び電子機器
US20050194665A1 (en) * 2003-01-21 2005-09-08 Huang Chien P. Semiconductor package free of substrate and fabrication method thereof
TW591780B (en) * 2003-03-21 2004-06-11 Univ Nat Central Flip chip Au bump structure and method of manufacturing the same
US7276801B2 (en) 2003-09-22 2007-10-02 Intel Corporation Designs and methods for conductive bumps
KR101025844B1 (ko) * 2003-10-01 2011-03-30 삼성전자주식회사 ＳｎＡｇＡｕ 솔더범프, 이의 제조 방법 및 이 방법을이용한 발광소자 본딩 방법
JP2005211946A (ja) * 2004-01-30 2005-08-11 Renesas Technology Corp 半田合金および半導体装置
JP3801188B2 (ja) * 2004-09-06 2006-07-26 セイコーエプソン株式会社 半導体装置および半導体装置の製造方法
US7386824B2 (en) * 2005-07-26 2008-06-10 Avago Technologies General Ip Pte Ltd Determining the placement of semiconductor components on an integrated circuit
JP4799997B2 (ja) * 2005-10-25 2011-10-26 富士通株式会社 電子機器用プリント板の製造方法およびこれを用いた電子機器
US7626274B2 (en) * 2006-02-03 2009-12-01 Texas Instruments Incorporated Semiconductor device with an improved solder joint
US7684205B2 (en) * 2006-02-22 2010-03-23 General Dynamics Advanced Information Systems, Inc. System and method of using a compliant lead interposer
US20070215997A1 (en) * 2006-03-17 2007-09-20 Martin Standing Chip-scale package
JP2007266544A (ja) * 2006-03-30 2007-10-11 Koa Corp 複合電子部品の製造法および複合電子部品
JP5016975B2 (ja) * 2007-03-05 2012-09-05 株式会社東芝 半導体装置の製造方法
JP5438114B2 (ja) * 2008-09-18 2014-03-12 アイメック 材料ボンディングのための方法およびシステム
JP2010161136A (ja) * 2009-01-07 2010-07-22 Panasonic Corp 半導体装置及びその製造方法
JP5045688B2 (ja) * 2009-01-29 2012-10-10 日立金属株式会社 半導体装置
US8338287B2 (en) 2010-03-24 2012-12-25 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4756467A (en) * 1986-04-03 1988-07-12 Carlisle Corporation Solderable elements and method for forming same
US5148266A (en) * 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies having interposer and flexible lead
JP2796919B2 (ja) * 1992-05-11 1998-09-10 インターナショナル・ビジネス・マシーンズ・コーポレーション メタライゼーション複合体および半導体デバイス
KR100219806B1 (ko) * 1997-05-27 1999-09-01 윤종용 반도체장치의 플립 칩 실장형 솔더 범프의 제조방법, 이에 따라 제조되는 솔더범프 및 그 분석방법
US5937320A (en) * 1998-04-08 1999-08-10 International Business Machines Corporation Barrier layers for electroplated SnPb eutectic solder joints
KR100398716B1 (ko) * 2000-06-12 2003-09-19 가부시키가이샤 히타치세이사쿠쇼 반도체 모듈 및 반도체 장치를 접속한 회로 기판
US6310403B1 (en) * 2000-08-31 2001-10-30 Motorola, Inc. Method of manufacturing components and component thereof
US6784086B2 (en) * 2001-02-08 2004-08-31 International Business Machines Corporation Lead-free solder structure and method for high fatigue life
JP3418385B2 (ja) * 2001-08-10 2003-06-23 沖電気工業株式会社 半導体集積回路パッケージの形成方法およびその製造方法

Also Published As

Publication number Publication date
US20030173587A1 (en) 2003-09-18
JP2003203941A (ja) 2003-07-18
US6762506B2 (en) 2004-07-13

Similar Documents

Publication Publication Date Title
JP3897596B2 (ja) 半導体装置と配線基板との実装体
US7285855B2 (en) Packaged device and method of forming same
JP2966300B2 (ja) 半導体装置及びその製造方法
KR100239406B1 (ko) 표면 실장형 반도체 패키지 및 그 제조 방법
KR100201036B1 (ko) 범프, 범프를 갖는 반도체 칩 및 패키지 그리고 실장 방법 및 반도체 장치
JP3844032B2 (ja) 半導体装置及びその製造方法
US20070018308A1 (en) Electronic component and electronic configuration
US7179682B2 (en) Packaged device and method of forming same
TWI479580B (zh) 四方平面無導腳半導體封裝件及其製法
JP2003100811A (ja) 半導体装置およびその製造方法
JP3217046B2 (ja) Ｂｇａ型ｉｃパッケージ
US20070085220A1 (en) Re-enforced ball-grid array packages for semiconductor products
JP4376262B2 (ja) 半導体装置と配線基板との実装体の製造方法
JP3191617B2 (ja) リードフレーム及びこれを用いた半導体装置
JP2002118210A (ja) 半導体装置用インタポーザ及びこれを用いた半導体装置
CN212542425U (zh) 一种半导体封装件
JPH10261735A (ja) 半導体装置およびその製造方法
JPH0350736A (ja) 半導体チップのバンプ製造方法
JPH10116927A (ja) 接続端子及びその形成方法
JPH0878554A (ja) Ｂｇａ型半導体装置
JPH09148334A (ja) バンプ、バンプを有する半導体チップ及びパッケージ並びに実装方法及び半導体装置
CN111834323A (zh) 一种半导体封装件及其制造方法
JP2001185642A (ja) 半導体実装用パッケージ基板
JP3508683B2 (ja) 半導体装置及びその製造方法
JPH08115997A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040325

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040615

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040812

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040907

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061120

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061219

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 3897596

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110105

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120105

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130105

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees