JPH08115997A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH08115997A JPH08115997A JP6246634A JP24663494A JPH08115997A JP H08115997 A JPH08115997 A JP H08115997A JP 6246634 A JP6246634 A JP 6246634A JP 24663494 A JP24663494 A JP 24663494A JP H08115997 A JPH08115997 A JP H08115997A
- Authority
- JP
- Japan
- Prior art keywords
- conductive
- wiring board
- mounting
- semiconductor device
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
- H05K3/3478—Applying solder preforms; Transferring prefabricated solder patterns
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 未接続のバンプの発生及びブリッジ不良の発
生を防止し、検査方法の確立を不要にすると共に、接続
部分の熱疲労寿命を長くする半導体装置及びその製造方
法を提供する。 【構成】表面に複数の端子（パッド）２が形成された半
導体チップ１は、接着剤によってプラスチック又はセラ
ミックのような絶縁材料からなる配線基板３に固着され
ている。配線基板３の表面からスルーホール４を介して
裏面まで延長するように配線パターンからなる導電部５
が形成されている。配線基板３の裏面側の各導電部５に
は、バンプとしての表面に半田のような導電層９がめっ
き法、印刷法等により付着された導電球８が、ＢＧＡ構
造を構成するように格子状に配列されている。このバン
プとして働く導電球８は、予め球径の均一なものが用い
られ、かつ配線基板３またはこの配線基板３が接続され
る実装基板１０の軟化点より高い融点を有する導電材料
が選ばれる。
生を防止し、検査方法の確立を不要にすると共に、接続
部分の熱疲労寿命を長くする半導体装置及びその製造方
法を提供する。 【構成】表面に複数の端子（パッド）２が形成された半
導体チップ１は、接着剤によってプラスチック又はセラ
ミックのような絶縁材料からなる配線基板３に固着され
ている。配線基板３の表面からスルーホール４を介して
裏面まで延長するように配線パターンからなる導電部５
が形成されている。配線基板３の裏面側の各導電部５に
は、バンプとしての表面に半田のような導電層９がめっ
き法、印刷法等により付着された導電球８が、ＢＧＡ構
造を構成するように格子状に配列されている。このバン
プとして働く導電球８は、予め球径の均一なものが用い
られ、かつ配線基板３またはこの配線基板３が接続され
る実装基板１０の軟化点より高い融点を有する導電材料
が選ばれる。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置及びその製
造方法に関し、特に、半導体チップの表面に形成された
複数の端子を導電体を通じて実装基板の導電部に導通す
る半導体装置に適用して有効な技術に関する。
造方法に関し、特に、半導体チップの表面に形成された
複数の端子を導電体を通じて実装基板の導電部に導通す
る半導体装置に適用して有効な技術に関する。
【０００２】
【従来の技術】最近のＬＳＩのパッケージの一種とし
て、例えば、日経ＢＰ社発行、「日経エレクトロニク
ス」、１９９４、２−１４号、Ｐ５９〜Ｐ７３、あるい
は同社発行、同誌、１９９４、２−２８号、Ｐ１１１〜
Ｐ１１７に記載されているようなＢＧＡ（Ｂａｌｌ Ｇ
ｒｉｄ Ａｒｒａｙ）構造が知られている。このＢＧＡ
構造は、表面実装型のＬＳＩにおいて、リードの代わり
に球状の半田端子（以下、バンプと称する）を用いるよ
うにしたものであり、このバンプは複数個がパッケージ
の裏面に格子状に配置されている。
て、例えば、日経ＢＰ社発行、「日経エレクトロニク
ス」、１９９４、２−１４号、Ｐ５９〜Ｐ７３、あるい
は同社発行、同誌、１９９４、２−２８号、Ｐ１１１〜
Ｐ１１７に記載されているようなＢＧＡ（Ｂａｌｌ Ｇ
ｒｉｄ Ａｒｒａｙ）構造が知られている。このＢＧＡ
構造は、表面実装型のＬＳＩにおいて、リードの代わり
に球状の半田端子（以下、バンプと称する）を用いるよ
うにしたものであり、このバンプは複数個がパッケージ
の裏面に格子状に配置されている。
【０００３】すなわち、このパッケージにおいては、表
面に複数の端子が形成された半導体チップは配線基板に
固着されると共に、複数の端子はボンディングワイヤを
通じて配線基板の導電部に導通されている。また、この
導電部はスルーホールを介して配線基板の反対面に延長
されて、この反対面においてその導電部にバンプが設け
られている。
面に複数の端子が形成された半導体チップは配線基板に
固着されると共に、複数の端子はボンディングワイヤを
通じて配線基板の導電部に導通されている。また、この
導電部はスルーホールを介して配線基板の反対面に延長
されて、この反対面においてその導電部にバンプが設け
られている。
【０００４】このＢＧＡ構造のパッケージは、ＬＳＩに
おいてこれ以前から用いられている代表的なパッケージ
であるＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）
に比較して、より高集積化された場合のピンピッチを小
さくでき、同じピン数の場合にはパッケージの面積を小
さくできるという利点がある。
おいてこれ以前から用いられている代表的なパッケージ
であるＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）
に比較して、より高集積化された場合のピンピッチを小
さくでき、同じピン数の場合にはパッケージの面積を小
さくできるという利点がある。
【０００５】このようなＢＧＡ構造のパッケージに用い
られるバンプは、前記後者の文献にも記載されているよ
うに、以下のような方法によって形成される。その一つ
の方法は、予め球状の半田を配線基板の裏面（前記反対
面に相当した面）に搭載した後、リフローによって加熱
してその半田をバンプとして配線基板に固着する方法
（ボール法）である。他の方法は、配線基板の半田端子
を設ける位置に予めクリーム半田を印刷した後、リフロ
ーによって加熱してクリーム半田を溶融してバンプ化さ
せる方法（印刷法）である。
られるバンプは、前記後者の文献にも記載されているよ
うに、以下のような方法によって形成される。その一つ
の方法は、予め球状の半田を配線基板の裏面（前記反対
面に相当した面）に搭載した後、リフローによって加熱
してその半田をバンプとして配線基板に固着する方法
（ボール法）である。他の方法は、配線基板の半田端子
を設ける位置に予めクリーム半田を印刷した後、リフロ
ーによって加熱してクリーム半田を溶融してバンプ化さ
せる方法（印刷法）である。
【０００６】
【発明が解決しようとする課題】前記のような方法によ
ってパッケージを構成する配線基板の裏面に複数個が格
子状に配置されたバンプは、パッケージを実装基板上に
載置した状態でリフローすることにより、溶融して実装
基板の導電部に接続される。これによって、半導体チッ
プの表面に形成されている複数の端子はバンプを通じて
実装基板の導電部に導通されて、実装が行われることに
なる。
ってパッケージを構成する配線基板の裏面に複数個が格
子状に配置されたバンプは、パッケージを実装基板上に
載置した状態でリフローすることにより、溶融して実装
基板の導電部に接続される。これによって、半導体チッ
プの表面に形成されている複数の端子はバンプを通じて
実装基板の導電部に導通されて、実装が行われることに
なる。
【０００７】ここで、配線基板の裏面に形成される複数
個のバンプは、ボール法あるいは印刷法のいずれにより
形成されたものでも、予め供給される半田量のバラツキ
によりその高さ、すなわち球径が不均一になるのが避け
られないので、次のような問題が存在している。
個のバンプは、ボール法あるいは印刷法のいずれにより
形成されたものでも、予め供給される半田量のバラツキ
によりその高さ、すなわち球径が不均一になるのが避け
られないので、次のような問題が存在している。
【０００８】（１）実装時に実装基板の導電部に未接続
のバンプが発生するので、確実な実装が不可能になる。
のバンプが発生するので、確実な実装が不可能になる。
【０００９】（２）バンプの数の増加により、配線基板
及び実装基板の面積が大型化した場合、両基板の反りが
増大するので、これによっても実装時に実装基板の導電
部に未接続のバンプが発生する。
及び実装基板の面積が大型化した場合、両基板の反りが
増大するので、これによっても実装時に実装基板の導電
部に未接続のバンプが発生する。
【００１０】（３）バンプのピッチが微細化した場合、
隣接するバンプ間の距離も微細となるので、ブリッジ不
良が発生する。
隣接するバンプ間の距離も微細となるので、ブリッジ不
良が発生する。
【００１１】（４）未接続のバンプが発生したり、ブリ
ッジ不良が発生すると、これらの症状を発見するための
検査方法の確立が必要になるので、検査工数が増加する
ため、実装コストが上昇する。
ッジ不良が発生すると、これらの症状を発見するための
検査方法の確立が必要になるので、検査工数が増加する
ため、実装コストが上昇する。
【００１２】（５）バンプの接続形状が不安定になるの
で、接続部分の熱疲労寿命が短くなるため、実装の信頼
性が低下する。
で、接続部分の熱疲労寿命が短くなるため、実装の信頼
性が低下する。
【００１３】本発明の目的は、未接続のバンプの発生及
びブリッジ不良の発生を防止し、検査方法の確立を不要
にすると共に、接続部分の熱疲労寿命を長くする半導体
装置及びその製造方法を提供することにある。
びブリッジ不良の発生を防止し、検査方法の確立を不要
にすると共に、接続部分の熱疲労寿命を長くする半導体
装置及びその製造方法を提供することにある。
【００１４】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述及び添付図面から明らかにな
るであろう。
な特徴は、本明細書の記述及び添付図面から明らかにな
るであろう。
【００１５】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば下
記の通りである。
発明のうち、代表的なものの概要を簡単に説明すれば下
記の通りである。
【００１６】（１）本発明の半導体装置は、半導体チッ
プの表面に形成された複数の端子を導電体を通じて実装
基板の導電部に導通させる半導体装置において、前記導
電体は実装時溶融しない導電球からなっている。
プの表面に形成された複数の端子を導電体を通じて実装
基板の導電部に導通させる半導体装置において、前記導
電体は実装時溶融しない導電球からなっている。
【００１７】（２）本発明の他の半導体装置は、半導体
チップの表面に形成された複数の端子を中間導電体を通
じて配線基板の導電部に導通し、この導電部をさらに導
電体を通じて実装基板の導電部に導通させる半導体装置
において、前記導電体は実装時溶融しない導電球からな
っている。
チップの表面に形成された複数の端子を中間導電体を通
じて配線基板の導電部に導通し、この導電部をさらに導
電体を通じて実装基板の導電部に導通させる半導体装置
において、前記導電体は実装時溶融しない導電球からな
っている。
【００１８】（３）本発明の半導体装置の製造方法は、
表面に複数の端子が形成された半導体チップを配線基板
に固着する工程と、前記配線基板の導電部と前記半導体
チップの端子とをワイヤボンディングする工程と、前記
半導体チップ及びボンディングワイヤを樹脂成形する工
程と、前記配線基板の導電部に導電球を少なくとも両接
触部分に導電層を介在させて搭載する工程と、前記導電
球を溶融することなく前記導電層のみを溶融させて導電
球を前記配線基板の導電部に固着する工程と、を含んで
いる。
表面に複数の端子が形成された半導体チップを配線基板
に固着する工程と、前記配線基板の導電部と前記半導体
チップの端子とをワイヤボンディングする工程と、前記
半導体チップ及びボンディングワイヤを樹脂成形する工
程と、前記配線基板の導電部に導電球を少なくとも両接
触部分に導電層を介在させて搭載する工程と、前記導電
球を溶融することなく前記導電層のみを溶融させて導電
球を前記配線基板の導電部に固着する工程と、を含んで
いる。
【００１９】
【作用】上述した（１）の手段によれば、本発明の半導
体装置は、半導体チップの表面に形成された複数の端子
を導電体を通じて実装基板の導電部に導通させる半導体
装置において、前記導電体は実装時溶融しない導電球か
らなっているので、球径の均一な導電球を用いることに
より、実装時バンプの球径を均一に維持することができ
る。これによって、未接続のバンプの発生及びブリッジ
不良の発生を防止し、検査方法の確立を不要にすると共
に、接続部分の熱疲労寿命を長くすることができる。
体装置は、半導体チップの表面に形成された複数の端子
を導電体を通じて実装基板の導電部に導通させる半導体
装置において、前記導電体は実装時溶融しない導電球か
らなっているので、球径の均一な導電球を用いることに
より、実装時バンプの球径を均一に維持することができ
る。これによって、未接続のバンプの発生及びブリッジ
不良の発生を防止し、検査方法の確立を不要にすると共
に、接続部分の熱疲労寿命を長くすることができる。
【００２０】上述した（２）の手段によれば、本発明の
他の半導体装置は、半導体チップの表面に形成された複
数の端子を中間導電体を通じて配線基板の導電部に導通
し、この導電部をさらに導電体を通じて実装基板の導電
部に導通させる半導体装置において、前記導電体は実装
時溶融しない導電球からなっているので、球径の均一な
導電球を用いることにより、実装時バンプの球径を均一
に維持することができる。これによって、未接続のバン
プの発生及びブリッジ不良の発生を防止し、検査方法の
確立を不要にすると共に、接続部分の熱疲労寿命を長く
することができる。
他の半導体装置は、半導体チップの表面に形成された複
数の端子を中間導電体を通じて配線基板の導電部に導通
し、この導電部をさらに導電体を通じて実装基板の導電
部に導通させる半導体装置において、前記導電体は実装
時溶融しない導電球からなっているので、球径の均一な
導電球を用いることにより、実装時バンプの球径を均一
に維持することができる。これによって、未接続のバン
プの発生及びブリッジ不良の発生を防止し、検査方法の
確立を不要にすると共に、接続部分の熱疲労寿命を長く
することができる。
【００２１】上述した（３）の手段によれば、本発明の
半導体装置の製造方法は、表面に複数の端子が形成され
た半導体チップを配線基板に固着する工程と、前記配線
基板の導電部と前記半導体チップの端子とをワイヤボン
ディングする工程と、前記半導体チップ及びボンディン
グワイヤを樹脂成形する工程と、前記配線基板の導電部
に導電球を少なくとも両接触部分に導電層を介在させて
搭載する工程と、前記導電球を溶融することなく前記導
電層のみを溶融させて導電球を前記配線基板の導電部に
固着する工程と、を含んでいる。従って、未接続のバン
プの発生及びブリッジ不良の発生を防止し、検査方法の
確立を不要にすると共に、接続部分の熱疲労寿命を長く
する半導体装置を製造することができる。
半導体装置の製造方法は、表面に複数の端子が形成され
た半導体チップを配線基板に固着する工程と、前記配線
基板の導電部と前記半導体チップの端子とをワイヤボン
ディングする工程と、前記半導体チップ及びボンディン
グワイヤを樹脂成形する工程と、前記配線基板の導電部
に導電球を少なくとも両接触部分に導電層を介在させて
搭載する工程と、前記導電球を溶融することなく前記導
電層のみを溶融させて導電球を前記配線基板の導電部に
固着する工程と、を含んでいる。従って、未接続のバン
プの発生及びブリッジ不良の発生を防止し、検査方法の
確立を不要にすると共に、接続部分の熱疲労寿命を長く
する半導体装置を製造することができる。
【００２２】
【実施例】以下図面を参照して本発明の実施例を説明す
る。
る。
【００２３】（実施例１）図１（ａ）、（ｂ）は本発明
の実施例１による半導体装置を示す断面図で、樹脂封止
型に適用した例を示している。図１（ｂ）は図１（ａ）
の一部を変形した例を示している。図２は図１（ａ）、
（ｂ）の裏面図を示している。表面に複数の端子（パッ
ド）２が形成された半導体チップ１は、Ａｇペーストの
ような接着剤によってプラスチック又はセラミックのよ
うな絶縁材料からなる配線基板３に固着されている。配
線基板３の表面からスルーホール４を介して裏面まで延
長するように配線パターンからなる導電部５が形成さ
れ、この導電部５の表面側の端部と半導体チップ１の端
子２との間にはＡｕ線のようなワイヤ６がボンディング
されている。また、配線基板３の表面側の半導体チップ
１及びボンディングワイヤ６は樹脂７によって覆われて
いる。
の実施例１による半導体装置を示す断面図で、樹脂封止
型に適用した例を示している。図１（ｂ）は図１（ａ）
の一部を変形した例を示している。図２は図１（ａ）、
（ｂ）の裏面図を示している。表面に複数の端子（パッ
ド）２が形成された半導体チップ１は、Ａｇペーストの
ような接着剤によってプラスチック又はセラミックのよ
うな絶縁材料からなる配線基板３に固着されている。配
線基板３の表面からスルーホール４を介して裏面まで延
長するように配線パターンからなる導電部５が形成さ
れ、この導電部５の表面側の端部と半導体チップ１の端
子２との間にはＡｕ線のようなワイヤ６がボンディング
されている。また、配線基板３の表面側の半導体チップ
１及びボンディングワイヤ６は樹脂７によって覆われて
いる。
【００２４】配線基板３の裏面側の各導電部５には、図
１（ａ）に示すように、バンプとしての表面（球面）に
半田のような導電層９がめっき法、印刷法等により付着
された導電球８が、図２に示すようなＢＧＡ構造を構成
するように格子状に配列されている。あるいは、図１
（ｂ）の変形例で示すように、導電球８の表面に付着す
ることなく、各導電部５と各導電球８の接触部分のみに
前記と同じようにめっき法、印刷法等により形成した半
田のような導電層１６によって付着された導電球８が、
図２に示すようなＢＧＡ構造を構成するように格子状に
配列されている。
１（ａ）に示すように、バンプとしての表面（球面）に
半田のような導電層９がめっき法、印刷法等により付着
された導電球８が、図２に示すようなＢＧＡ構造を構成
するように格子状に配列されている。あるいは、図１
（ｂ）の変形例で示すように、導電球８の表面に付着す
ることなく、各導電部５と各導電球８の接触部分のみに
前記と同じようにめっき法、印刷法等により形成した半
田のような導電層１６によって付着された導電球８が、
図２に示すようなＢＧＡ構造を構成するように格子状に
配列されている。
【００２５】このバンプとして働く導電球８は、予め球
径の均一なものが用いられ、かつ配線基板３またはこの
配線基板３が後述のように接続される実装基板１０の軟
化点より高い融点を有する導電材料が選ばれ、例えばＣ
ｕ系、Ｆｅ系等の導電材料が用いられる。また、導電層
９または導電層１６は導電球８に対して付着性に優れた
導電材料が選ばれ、例えば前記の半田（Ｐｂ−Ｓｎ合
金）を始めとして、Ｓｎ、Ａｕ、Ａｇ等の導電材料が用
いられる。導電球８として球径の均一な導電材料が用い
られることにより、導電層９を均一な厚さに付着するこ
とができる。なお、導電球８は説明を簡単にするために
少ない数で示しているが、実際の装置においてはずっと
多い数が用いられている。
径の均一なものが用いられ、かつ配線基板３またはこの
配線基板３が後述のように接続される実装基板１０の軟
化点より高い融点を有する導電材料が選ばれ、例えばＣ
ｕ系、Ｆｅ系等の導電材料が用いられる。また、導電層
９または導電層１６は導電球８に対して付着性に優れた
導電材料が選ばれ、例えば前記の半田（Ｐｂ−Ｓｎ合
金）を始めとして、Ｓｎ、Ａｕ、Ａｇ等の導電材料が用
いられる。導電球８として球径の均一な導電材料が用い
られることにより、導電層９を均一な厚さに付着するこ
とができる。なお、導電球８は説明を簡単にするために
少ない数で示しているが、実際の装置においてはずっと
多い数が用いられている。
【００２６】これによって、半田のような導電層９また
は導電層１６を溶融して配線基板３を実装基板１０に接
続する実装時に、導電球８は溶融しないので、均一な球
径を維持するようになっている。このような導電球８は
市販されているものの中から、使用目的に応じて、任意
の球径、材料を選択することができる。以上によって、
ＢＧＡ構造のパッケージ１１を得ることができる。
は導電層１６を溶融して配線基板３を実装基板１０に接
続する実装時に、導電球８は溶融しないので、均一な球
径を維持するようになっている。このような導電球８は
市販されているものの中から、使用目的に応じて、任意
の球径、材料を選択することができる。以上によって、
ＢＧＡ構造のパッケージ１１を得ることができる。
【００２７】次に、本実施例の半導体装置の製造方法を
説明する。
説明する。
【００２８】まず、図３（ａ）に示すように、表面に複
数の端子（パッド）２が形成された半導体チップ１を用
いて、Ａｇペーストのような接着剤によってプラスチッ
ク又はセラミックのような絶縁材料からなる配線基板３
に固着する。配線基板３にはこの表面からスルーホール
４を介して裏面まで延長するように配線パターンからな
る導電部５が形成されている。この場合、図１（ｂ）の
変形例に対処する場合には、導電部５に導電層１６を形
成しておくものとする。
数の端子（パッド）２が形成された半導体チップ１を用
いて、Ａｇペーストのような接着剤によってプラスチッ
ク又はセラミックのような絶縁材料からなる配線基板３
に固着する。配線基板３にはこの表面からスルーホール
４を介して裏面まで延長するように配線パターンからな
る導電部５が形成されている。この場合、図１（ｂ）の
変形例に対処する場合には、導電部５に導電層１６を形
成しておくものとする。
【００２９】次に、図３（ｂ）に示すように、配線基板
３の導電部５の表面側の端部と半導体チップ１の端子２
との対応するもの同士を、Ａｕ線のようなワイヤ６をボ
ンディングして接続する。このワイヤボンディングによ
って、半導体チップ１の表面の各端子２は配線基板３の
裏面側の導電部５に導通されたことになる。
３の導電部５の表面側の端部と半導体チップ１の端子２
との対応するもの同士を、Ａｕ線のようなワイヤ６をボ
ンディングして接続する。このワイヤボンディングによ
って、半導体チップ１の表面の各端子２は配線基板３の
裏面側の導電部５に導通されたことになる。
【００３０】続いて、図３（ｃ）に示すように、配線基
板３の表面側の半導体チップ１及びボンディングワイヤ
６を、トランスファーモールド法によって樹脂成形して
樹脂７によって覆う。
板３の表面側の半導体チップ１及びボンディングワイヤ
６を、トランスファーモールド法によって樹脂成形して
樹脂７によって覆う。
【００３１】次に、図３（ｄ）に示すように、配線基板
３を裏返してその裏面側の導電部５の対応した位置に、
半田のような導電層９が付着された導電球８を搭載して
配列させる。あるいは、図３（ｅ）に示すように、導電
層１６を形成した場合にはこの導電層１６を介して導電
部５に導電球８を搭載して配列させる。この導電球８の
配列は、導電球８を接続すべき導電部５の部分に僅かな
凹部を加工しておくことにより、容易に位置決めするこ
とができる。続いて、加熱処理を行って導電球８を溶融
することなく、半田のような導電層９または導電層１６
を溶融させて、導電球８を導電部５に固着する。これに
よって、実施例１のようなＢＧＡ構造のパッケージ１１
が得られる。
３を裏返してその裏面側の導電部５の対応した位置に、
半田のような導電層９が付着された導電球８を搭載して
配列させる。あるいは、図３（ｅ）に示すように、導電
層１６を形成した場合にはこの導電層１６を介して導電
部５に導電球８を搭載して配列させる。この導電球８の
配列は、導電球８を接続すべき導電部５の部分に僅かな
凹部を加工しておくことにより、容易に位置決めするこ
とができる。続いて、加熱処理を行って導電球８を溶融
することなく、半田のような導電層９または導電層１６
を溶融させて、導電球８を導電部５に固着する。これに
よって、実施例１のようなＢＧＡ構造のパッケージ１１
が得られる。
【００３２】続いて、本実施例の半導体装置の実装方法
を説明する。
を説明する。
【００３３】予め完成されたパッケージ１１を用いて、
図４（ａ）または図４（ｂ）に示すように、導電球８を
導電部１２に対向させて実装基板１０上に載置した状態
で、リフロー処理を行う。この結果、図５（ａ）または
図５（ｂ）に示すように、半田のような導電層９または
導電層１６が溶融することにより、配線基板３は導電球
８を介して実装基板１０に接続される。このような実装
時、リフロー処理によって半田のような導電層９または
導電層１６が溶融しても、導電球８は溶融しない。従っ
て、導電球８の球径は実装前と同じく均一に維持されて
いる。
図４（ａ）または図４（ｂ）に示すように、導電球８を
導電部１２に対向させて実装基板１０上に載置した状態
で、リフロー処理を行う。この結果、図５（ａ）または
図５（ｂ）に示すように、半田のような導電層９または
導電層１６が溶融することにより、配線基板３は導電球
８を介して実装基板１０に接続される。このような実装
時、リフロー処理によって半田のような導電層９または
導電層１６が溶融しても、導電球８は溶融しない。従っ
て、導電球８の球径は実装前と同じく均一に維持されて
いる。
【００３４】また、バンプとして働く導電球８の数の増
加により、配線基板３及び実装基板１０の面積が大型化
して両基板３、１０の反りが増大した場合には、図６
（ａ）または図６（ｂ）に示すように平行な押さえ治具
１３を用いて、パッケージ１１と実装基板１０を上下か
ら押さえた状態で、配線基板３または実装基板１０の軟
化点よりも高い温度で実装を行う。これによって、導電
球８は溶融しないのでスペーサーの役割をはたすことに
より、配線基板３または実装基板１０の反りは矯正され
る。
加により、配線基板３及び実装基板１０の面積が大型化
して両基板３、１０の反りが増大した場合には、図６
（ａ）または図６（ｂ）に示すように平行な押さえ治具
１３を用いて、パッケージ１１と実装基板１０を上下か
ら押さえた状態で、配線基板３または実装基板１０の軟
化点よりも高い温度で実装を行う。これによって、導電
球８は溶融しないのでスペーサーの役割をはたすことに
より、配線基板３または実装基板１０の反りは矯正され
る。
【００３５】このような実施例１によれば、次のような
効果が得られる。
効果が得られる。
【００３６】（１）配線基板３を実装基板１０に接続す
るバンプとして働く導電球８は、予め球径の均一なもの
が用いられ、かつ実装時溶融しない導電材料が選ばれて
いるので、実装時球径が均一に維持されるため、実装時
に実装基板１０の導電部５に未接続のバンプは発生しな
い。これにより、確実な実装が可能になる。
るバンプとして働く導電球８は、予め球径の均一なもの
が用いられ、かつ実装時溶融しない導電材料が選ばれて
いるので、実装時球径が均一に維持されるため、実装時
に実装基板１０の導電部５に未接続のバンプは発生しな
い。これにより、確実な実装が可能になる。
【００３７】（２）実装時導電球８の球径が均一に維持
されることに伴い、バンプの数の増加により、配線基板
３及び実装基板１０の面積が大型化した場合でも、両基
板３、１０の反りが矯正されるので、実装時に実装基板
１０の導電部１２に未接続のバンプは発生しない。
されることに伴い、バンプの数の増加により、配線基板
３及び実装基板１０の面積が大型化した場合でも、両基
板３、１０の反りが矯正されるので、実装時に実装基板
１０の導電部１２に未接続のバンプは発生しない。
【００３８】（３）実装時導電球８の球径が均一に維持
されることに伴い、バンプのピッチが微細化した場合で
も、隣接する導電球８間の距離が均一に保たれるので、
ブリッジ不良が発生しない。
されることに伴い、バンプのピッチが微細化した場合で
も、隣接する導電球８間の距離が均一に保たれるので、
ブリッジ不良が発生しない。
【００３９】（４）未接続のバンプが発生したり、ブリ
ッジ不良が発生しないので、これらの症状を発見するた
めの検査方法の確立が不要になるので、検査工数が増加
しないため、実装コストが上昇しない。
ッジ不良が発生しないので、これらの症状を発見するた
めの検査方法の確立が不要になるので、検査工数が増加
しないため、実装コストが上昇しない。
【００４０】（５）実装時導電球８の球径が均一に維持
されることに伴い、バンプの接続形状が安定になるの
で、接続部分の熱疲労寿命が長くなるため、実装の信頼
性が向上する。
されることに伴い、バンプの接続形状が安定になるの
で、接続部分の熱疲労寿命が長くなるため、実装の信頼
性が向上する。
【００４１】（６）未接続のバンプの発生及びブリッジ
不良の発生を防止し、検査方法の確立を不要にすると共
に、接続部分の熱疲労寿命を長くする半導体装置を製造
することができる。
不良の発生を防止し、検査方法の確立を不要にすると共
に、接続部分の熱疲労寿命を長くする半導体装置を製造
することができる。
【００４２】（実施例２）図７（ａ）、（ｂ）は本発明
の実施例２による半導体装置を示す断面図で、ＭＭＣ
（Ｍｉｃｒｏ Ｃｈｉｐ Ｃａｒｒｉｅｒ）型に適用し
た例を示している。図７（ａ）は図７（ｂ）の一部を変
形した例を示している。図８は図７（ａ）、（ｂ）の裏
面図を示している。なお、実施例１と同一部分は同一番
号で示している。表面に複数の端子２が形成された半導
体チップ１は、各端子２がバンプ１４を通じて配線基板
３の導電部５に接続されている。半導体チップ１は配線
基板３に固着されたキャップ１５内に封止されている。
図７（ａ）に示すように、配線基板３の裏面側の各導電
部５には、バンプとしての表面に半田のような導電層９
がめっき法等により付着された導電球８が、図８に示す
ようＢＧＡ構造を構成するように格子状に配列されてい
る。あるいは、実施例１と同様に、図７（ｂ）の変形例
で示すように、導電球８の表面に付着することなく、各
導電部５と各導電球８の接触部分のみに前記と同じよう
にめっき法、印刷法等により形成した半田のような導電
層１６によって付着された導電球８が、図８に示すよう
なＢＧＡ構造を構成するように格子状に配列されてい
る。この導電球８は実施例１で用いられたものと同様な
ものが用いられている。そして、実施例１と同様な方法
で実装基板１０に実装される。
の実施例２による半導体装置を示す断面図で、ＭＭＣ
（Ｍｉｃｒｏ Ｃｈｉｐ Ｃａｒｒｉｅｒ）型に適用し
た例を示している。図７（ａ）は図７（ｂ）の一部を変
形した例を示している。図８は図７（ａ）、（ｂ）の裏
面図を示している。なお、実施例１と同一部分は同一番
号で示している。表面に複数の端子２が形成された半導
体チップ１は、各端子２がバンプ１４を通じて配線基板
３の導電部５に接続されている。半導体チップ１は配線
基板３に固着されたキャップ１５内に封止されている。
図７（ａ）に示すように、配線基板３の裏面側の各導電
部５には、バンプとしての表面に半田のような導電層９
がめっき法等により付着された導電球８が、図８に示す
ようＢＧＡ構造を構成するように格子状に配列されてい
る。あるいは、実施例１と同様に、図７（ｂ）の変形例
で示すように、導電球８の表面に付着することなく、各
導電部５と各導電球８の接触部分のみに前記と同じよう
にめっき法、印刷法等により形成した半田のような導電
層１６によって付着された導電球８が、図８に示すよう
なＢＧＡ構造を構成するように格子状に配列されてい
る。この導電球８は実施例１で用いられたものと同様な
ものが用いられている。そして、実施例１と同様な方法
で実装基板１０に実装される。
【００４３】このような実施例２においても、半導体チ
ップ１の封止方式が異なる点を除いて、実施例１と同様
な構成になっているので、実施例１と同様な効果を得る
ことができる。
ップ１の封止方式が異なる点を除いて、実施例１と同様
な構成になっているので、実施例１と同様な効果を得る
ことができる。
【００４４】（実施例３）図９（ａ）、（ｂ）は本発明
の実施例３による半導体装置を示す断面図で、フリップ
チップ型に適用した例を示している。図９（ａ）は図９
（ｂ）の一部を変形した例を示している。図１０は図９
（ａ）、（ｂ）の裏面図を示している。図９（ａ）に示
すように、表面に複数の端子２が形成された半導体チッ
プ１の各端子２には直接に、バンプとしての表面に半田
のような導電層９がめっき法等により付着された導電球
８が、図１０に示すようＢＧＡ構造を構成するように格
子状に配列されている。あるいは、実施例１と同様に、
図９（ｂ）の変形例で示すように、導電球８の表面に付
着することなく、各導電部５と各導電球８の接触部分の
みに前記と同じようにめっき法、印刷法等により形成し
た半田のような導電層１６によって付着された導電球８
が、図１０に示すようなＢＧＡ構造を構成するように格
子状に配列されている。この導電球８は実施例１で用い
られたものと同様なものが用いられている。そして、実
施例１と同様な方法で実装基板１０に実装される。
の実施例３による半導体装置を示す断面図で、フリップ
チップ型に適用した例を示している。図９（ａ）は図９
（ｂ）の一部を変形した例を示している。図１０は図９
（ａ）、（ｂ）の裏面図を示している。図９（ａ）に示
すように、表面に複数の端子２が形成された半導体チッ
プ１の各端子２には直接に、バンプとしての表面に半田
のような導電層９がめっき法等により付着された導電球
８が、図１０に示すようＢＧＡ構造を構成するように格
子状に配列されている。あるいは、実施例１と同様に、
図９（ｂ）の変形例で示すように、導電球８の表面に付
着することなく、各導電部５と各導電球８の接触部分の
みに前記と同じようにめっき法、印刷法等により形成し
た半田のような導電層１６によって付着された導電球８
が、図１０に示すようなＢＧＡ構造を構成するように格
子状に配列されている。この導電球８は実施例１で用い
られたものと同様なものが用いられている。そして、実
施例１と同様な方法で実装基板１０に実装される。
【００４５】このような実施例３においても、半導体チ
ップ１の封止方式が異なる点を除いて、実施例１と同様
な構成になっているので、実施例１と同様な効果を得る
ことができる。
ップ１の封止方式が異なる点を除いて、実施例１と同様
な構成になっているので、実施例１と同様な効果を得る
ことができる。
【００４６】以上、本発明者によってなされた発明を、
前記実施例に基づき具体的に説明したが、本発明は、前
記実施例に限定されるものではなく、その要旨を逸脱し
ない範囲において種々変更可能であることは勿論であ
る。
前記実施例に基づき具体的に説明したが、本発明は、前
記実施例に限定されるものではなく、その要旨を逸脱し
ない範囲において種々変更可能であることは勿論であ
る。
【００４７】例えば、半導体チップ１の表面に形成され
ている複数の端子２が直接に、あるいはボンディングワ
イヤ６のような中間導電体を通じて実装基板１０の導電
部１２に導通されるタイプの半導体装置であれば、半導
体チップ１の封止方式には関係なく適用できる。
ている複数の端子２が直接に、あるいはボンディングワ
イヤ６のような中間導電体を通じて実装基板１０の導電
部１２に導通されるタイプの半導体装置であれば、半導
体チップ１の封止方式には関係なく適用できる。
【００４８】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野である半導体
装置の製造技術に適用した場合について説明したが、そ
れに限定されるものではない。本発明は、少なくとも半
導体チップをバンプを通じて実装基板に実装する条件の
ものには適用できる。
なされた発明をその背景となった利用分野である半導体
装置の製造技術に適用した場合について説明したが、そ
れに限定されるものではない。本発明は、少なくとも半
導体チップをバンプを通じて実装基板に実装する条件の
ものには適用できる。
【００４９】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記の通りである。
的なものによって得られる効果を簡単に説明すれば、下
記の通りである。
【００５０】バンプとして働く導電球は予め球径の均一
なものが用いられ、かつ実装時溶融しない導電材料が選
ばれているので、実装時球径が均一に維持されるため、
実装時に実装基板の導電部に未接続のバンプは発生しな
い。これにより、確実な実装が可能になる。
なものが用いられ、かつ実装時溶融しない導電材料が選
ばれているので、実装時球径が均一に維持されるため、
実装時に実装基板の導電部に未接続のバンプは発生しな
い。これにより、確実な実装が可能になる。
【００５１】実装時導電球の球径が均一に維持されるこ
とに伴い、バンプの数の増加により、配線基板及び実装
基板の面積が大型化した場合でも、両基板の反りが矯正
されるので、実装時に実装基板の導電部に未接続のバン
プは発生しない。
とに伴い、バンプの数の増加により、配線基板及び実装
基板の面積が大型化した場合でも、両基板の反りが矯正
されるので、実装時に実装基板の導電部に未接続のバン
プは発生しない。
【００５２】実装時導電球の球径が均一に維持されるこ
とに伴い、バンプのピッチが微細化した場合でも、隣接
する導電球間の距離が均一に保たれるので、ブリッジ不
良が発生しない。
とに伴い、バンプのピッチが微細化した場合でも、隣接
する導電球間の距離が均一に保たれるので、ブリッジ不
良が発生しない。
【００５３】未接続のバンプが発生したり、ブリッジ不
良が発生しないので、これらの症状を発見するための検
査方法の確立が不要になるので、検査工数が増加しない
ため、実装コストが上昇しない。
良が発生しないので、これらの症状を発見するための検
査方法の確立が不要になるので、検査工数が増加しない
ため、実装コストが上昇しない。
【００５４】実装時導電球の球径が均一に維持されるこ
とに伴い、バンプの接続形状が安定になるので、接続部
分の熱疲労寿命が長くなるため、実装の信頼性が向上す
る。
とに伴い、バンプの接続形状が安定になるので、接続部
分の熱疲労寿命が長くなるため、実装の信頼性が向上す
る。
【００５５】未接続のバンプの発生及びブリッジ不良の
発生を防止し、検査方法の確立を不要にすると共に、接
続部分の熱疲労寿命を長くする半導体装置を製造するこ
とができる。
発生を防止し、検査方法の確立を不要にすると共に、接
続部分の熱疲労寿命を長くする半導体装置を製造するこ
とができる。
【図１】本発明の実施例１による半導体装置及びこの変
形例を示すもので、（ａ）及び（ｂ）は断面図である。
形例を示すもので、（ａ）及び（ｂ）は断面図である。
【図２】図１（ａ）、（ｂ）の裏面図である。
【図３】実施例１による半導体装置の製造方法を示すも
ので、（ａ）乃至（ｅ）は断面図である。
ので、（ａ）乃至（ｅ）は断面図である。
【図４】実施例１による半導体装置及びこの変形例の実
装方法を示すもので、（ａ）及び（ｂ）は断面図であ
る。
装方法を示すもので、（ａ）及び（ｂ）は断面図であ
る。
【図５】実施例１による半導体装置及びこの変形例の実
装方法を示もので、（ａ）及び（ｂ）は断面図である。
装方法を示もので、（ａ）及び（ｂ）は断面図である。
【図６】実施例１による半導体装置及びこの変形例の実
装方法を示すもので、（ａ）及び（ｂ）は断面図であ
る。
装方法を示すもので、（ａ）及び（ｂ）は断面図であ
る。
【図７】実施例２による半導体装置及びこの変形例を示
すもので、（ａ）及び（ｂ）は断面図である。
すもので、（ａ）及び（ｂ）は断面図である。
【図８】図７（ａ）、（ｂ）の裏面図である。
【図９】実施例３による半導体装置及びこの変形例を示
すもので、（ａ）、（ｂ）は断面図である。
すもので、（ａ）、（ｂ）は断面図である。
【図１０】図９（ａ）、（ｂ）の裏面図である。
１…半導体チップ、２…半導体チップの端子、３…配線
基板、４…スルーホール、５…配線基板の導電部、６…
ボンディングワイヤ、７…樹脂、８…導電球、９、１６
…導電層、１０…実装基板、１１…パッケージ、１２…
実装基板の導電部、１３…押さえ治具、１４…バンプ、
１５…キャップ。
基板、４…スルーホール、５…配線基板の導電部、６…
ボンディングワイヤ、７…樹脂、８…導電球、９、１６
…導電層、１０…実装基板、１１…パッケージ、１２…
実装基板の導電部、１３…押さえ治具、１４…バンプ、
１５…キャップ。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 舘 宏 東京都小平市上水本町５丁目20番１号 日 立超エル・エス・アイ・エンジニアリング 株式会社内 (72)発明者 堀内 整 東京都小平市上水本町５丁目20番１号 日 立超エル・エス・アイ・エンジニアリング 株式会社内 (72)発明者 西馬 雅彦 東京都小平市上水本町５丁目20番１号 日 立超エル・エス・アイ・エンジニアリング 株式会社内 (72)発明者 小熊 広志 東京都小平市上水本町５丁目20番１号 日 立超エル・エス・アイ・エンジニアリング 株式会社内 (72)発明者 小俣 誠 東京都小平市上水本町５丁目20番１号 日 立超エル・エス・アイ・エンジニアリング 株式会社内 (72)発明者 佐々木 雅子 東京都小平市上水本町５丁目20番１号 日 立超エル・エス・アイ・エンジニアリング 株式会社内 (72)発明者 沖永 隆幸 東京都小平市上水本町５丁目20番１号 日 立超エル・エス・アイ・エンジニアリング 株式会社内
Claims (8)
- 【請求項１】 半導体チップの表面に形成された複数の
端子を導電体を通じて実装基板の導電部に導通させる半
導体装置において、前記導電体は実装時溶融しない導電
球からなることを特徴とする半導体装置。 - 【請求項２】 前記導電体は直接に前記端子に接続され
たことを特徴とする請求項１記載の半導体装置。 - 【請求項３】 半導体チップの表面に形成された複数の
端子を中間導電体を通じて配線基板の導電部に導通し、
この導電部をさらに導電体を通じて実装基板の導電部に
導通させる半導体装置において、前記導電体は実装時溶
融しない導電球からなることを特徴とする半導体装置。 - 【請求項４】 前記導電球は表面に導電層が付着された
ことを特徴とする請求項１乃至請求項３のいずれか１つ
に記載の半導体装置。 - 【請求項５】 前記導電層は前記導電球に対して付着性
に優れた導電材料からなることを特徴とする請求項４記
載の半導体装置。 - 【請求項６】 前記導電層は半田層からなることを特徴
とする請求項５記載の半導体装置。 - 【請求項７】 前記導電球は前記配線基板または実装基
板の軟化点より高い融点を有する導電材料からなること
を特徴とする請求項３乃至請求項６のいずれかに１つに
記載の半導体装置。 - 【請求項８】 表面に複数の端子が形成された半導体チ
ップを配線基板に固着する工程と、前記配線基板の導電
部と前記半導体チップの端子とをワイヤボンディングす
る工程と、前記半導体チップ及びボンディングワイヤを
樹脂成形する工程と、前記配線基板の導電部に導電球を
少なくとも両接触部分に導電層を介在させて搭載する工
程と、前記導電球を溶融することなく前記導電層のみを
溶融させて導電球を前記配線基板の導電部に固着する工
程と、を含むことを特徴とする半導体措置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6246634A JPH08115997A (ja) | 1994-10-13 | 1994-10-13 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6246634A JPH08115997A (ja) | 1994-10-13 | 1994-10-13 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08115997A true JPH08115997A (ja) | 1996-05-07 |
Family
ID=17151327
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6246634A Pending JPH08115997A (ja) | 1994-10-13 | 1994-10-13 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08115997A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998015975A1 (fr) * | 1996-10-08 | 1998-04-16 | Hitachi Chemical Company, Ltd. | Dispositif semi-conducteur, substrat de montage d'une puce de semi-conducteur, leurs procedes de fabrication, adhesif, et film a double couche d'adhesif |
| KR100266431B1 (ko) * | 1997-12-22 | 2000-09-15 | 김영환 | 비지에이 반도체 패키지 및 그 제조방법 |
| JP2004031474A (ja) * | 2002-06-24 | 2004-01-29 | Tdk Corp | 電子部品及びその製造方法 |
-
1994
- 1994-10-13 JP JP6246634A patent/JPH08115997A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998015975A1 (fr) * | 1996-10-08 | 1998-04-16 | Hitachi Chemical Company, Ltd. | Dispositif semi-conducteur, substrat de montage d'une puce de semi-conducteur, leurs procedes de fabrication, adhesif, et film a double couche d'adhesif |
| US6265782B1 (en) | 1996-10-08 | 2001-07-24 | Hitachi Chemical Co., Ltd. | Semiconductor device, semiconductor chip mounting substrate, methods of manufacturing the device and substrate, adhesive, and adhesive double coated film |
| US6621170B2 (en) | 1996-10-08 | 2003-09-16 | Hitachi Chemical Company, Ltd. | Semiconductor device, substrate for mounting semiconductor chip, processes for their production, adhesive, and double-sided adhesive film |
| KR100266431B1 (ko) * | 1997-12-22 | 2000-09-15 | 김영환 | 비지에이 반도체 패키지 및 그 제조방법 |
| JP2004031474A (ja) * | 2002-06-24 | 2004-01-29 | Tdk Corp | 電子部品及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6610591B1 (en) | Methods of ball grid array | |
| US9117684B1 (en) | Semiconductor package having a plurality of input/output members | |
| JP2570637B2 (ja) | Ｍｃｍキャリア | |
| US6441500B1 (en) | Semiconductor device having resin members provided separately corresponding to externally connecting electrodes | |
| KR980012316A (ko) | 반도체 장치 및 그 제조 방법 | |
| JP2001094003A (ja) | 半導体装置及びその製造方法 | |
| JP2003007916A (ja) | 回路装置の製造方法 | |
| JP2003007917A (ja) | 回路装置の製造方法 | |
| JP2000277649A (ja) | 半導体装置及びその製造方法 | |
| JP3217046B2 (ja) | Ｂｇａ型ｉｃパッケージ | |
| JP3339881B2 (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH08115997A (ja) | 半導体装置及びその製造方法 | |
| US6649833B1 (en) | Negative volume expansion lead-free electrical connection | |
| JP3370842B2 (ja) | 半導体装置の実装構造 | |
| US6492715B1 (en) | Integrated semiconductor package | |
| JP3180041B2 (ja) | 接続端子及びその形成方法 | |
| JP4038021B2 (ja) | 半導体装置の製造方法 | |
| JP2000124348A (ja) | Ｖｌｓｉパッケージ | |
| JPH10261735A (ja) | 半導体装置およびその製造方法 | |
| JPH11186440A (ja) | 半導体装置 | |
| JP2001168224A (ja) | 半導体装置、電子回路装置および製造方法 | |
| JPH1187906A (ja) | 半導体装置およびその実装方法 | |
| JP3337922B2 (ja) | 半導体装置及びその製造方法 | |
| JPH09148334A (ja) | バンプ、バンプを有する半導体チップ及びパッケージ並びに実装方法及び半導体装置 | |
| TWI393192B (zh) | 晶片封裝結構製程 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20030408 |