JP2000124348A - Ｖｌｓｉパッケージ - Google Patents

Ｖｌｓｉパッケージ

Info

Publication number
JP2000124348A
JP2000124348A JP10292527A JP29252798A JP2000124348A JP 2000124348 A JP2000124348 A JP 2000124348A JP 10292527 A JP10292527 A JP 10292527A JP 29252798 A JP29252798 A JP 29252798A JP 2000124348 A JP2000124348 A JP 2000124348A
Authority
JP
Japan
Prior art keywords
motherboard
connection
package
connection terminal
pkg
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10292527A
Other languages
English (en)
Inventor
Yasuhito Anzai
靖仁 安西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP10292527A priority Critical patent/JP2000124348A/ja
Priority to US09/416,064 priority patent/US6459592B1/en
Publication of JP2000124348A publication Critical patent/JP2000124348A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/325—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by abutting or pinching, i.e. without alloying process; mechanical auxiliary parts therefor
    • H05K3/326—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by abutting or pinching, i.e. without alloying process; mechanical auxiliary parts therefor the printed circuit having integral resilient or deformable parts, e.g. tabs or parts of flexible circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0397—Tab
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09381—Shape of non-curved single flat metallic pad, land or exposed part thereof; Shape of electrode of leadless component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09663—Divided layout, i.e. conductors divided in two or more parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4092—Integral conductive tabs, i.e. conductive parts partly detached from the substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Metallurgy (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

(57)【要約】 【課題】 パッケージの下面に２次元状に接続部（ピ
ン、パッド、ハンダバンプ等）が配列されたＶＬＳＩパ
ッケージにおいて、ＰＫＧ基板とマザーボードとを確実
に電気的・物理的に接続することができるＶＬＳＩパッ
ケージを提供する。 【解決手段】 ＶＬＳＩパッケージは、ＩＣチップが搭
載され、ＩＣチップと電気的に接続されておりその少な
くとも一部が露出された第１の接続端子を備えたパッケ
ージ基板と、パッケージ基板の第１の接続端子が設けら
れた面側に対向して配置され、第１の接続端子と異なる
露出面積を有する第２の端子を備えたマザーボードと、
露出面積の異なる第１の接続端子と第２の接続端子との
間を電気的かつ物理的に接続する接続部材とから成る。
これにより、パッケージ基板とマザーボードの熱膨張係
数の差により応力が生じても、接続部材が第２の接続端
子から剥離することがないので、パッケージ基板とマザ
ーボードを確実に電気的・物理的に接続することができ
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、パッケージ下面に
２次元状に接続端子が配列されたＶＬＳＩパッケージに
関する。
【０００２】
【従来の技術】近年のＶＬＳＩの集積化に伴い、パッケ
ージの多ピン化が進んでいる。そこで、パッケージの下
面に２次元状にピンを配列することで、パッケージサイ
ズを大きくせずに多ピン化を図っている。
【０００３】このような２次元状にピンを配列したパッ
ケージの形態として、パッケージ下面からピンを取り出
すＰＧＡ（pin grid array）が用いられいる。ＰＧＡの
ように２次元的エリア状にピンを取り出せば、パッケー
ジサイズを小さく抑えながら狭ピッチ化を避けられる。
このため、ＰＧＡは、ＶＬＳＩの集積化に大いに貢献し
ている。
【０００４】しかしながら、このようなＰＧＡパッケー
ジをマザーボード（プリント基板）に搭載する際には、
マザーボード側の実装上の制約を考慮する必要がある。
たとえば、ピッチの制約や、ピン間に信号配線を引き回
すことが難しくなる等の構造上の制約を考慮しなければ
ならない。
【０００５】そこで、このような制約を回避するため、
ピンを短くした表面実装タイプＰＧＡやＬＧＡ（land g
rid array）等が開発されている。このうちＬＧＡは、
リードが無くパッドしか形成されないパッケージで、コ
ネクタを介してマザーボードに接続され実装される。こ
れにより、ＰＧＡにおける制約を回避している。ただ
し、このＬＧＡには、コネクタを付加することによつて
実質的サイズの増大してしまうという問題と、コネクタ
の接続信頼性に関する問題等がある。
【０００６】そこで、ＬＧＡの問題を解決するため、Ｂ
ＧＡ（ball grid array）と呼ばれるパッケージが提案
されている。このＢＧＡは、パッケージ基板の片側にチ
ップをモールドした他面にハンダバンプをエリア状に形
成し、このハンダバンプをマザーボードに直接ハンダ付
けするものである。このＢＧＡは、低容量・低インダク
タンスという電気的特性を有し、低コストパッケージと
して期待されている。
【０００７】図４は、従来のＢＧＡパッケージ（ＶＬＳ
Ｉパッケージ）の構造の例を示す説明図であり、図５
は、図４のパッケージ基板とマザーボードとの接続部分
を説明する図である。
【０００８】図４（イ）に示すように、ＢＧＡパッケー
ジ５０において、ＩＣチップ５１は、ＩＣチップ接続用
ハンダバンプ５２を介してパッケージ（以下、ＰＫＧと
表記する）基板５３に接続されている。また、ＩＣチッ
プ５１は、モールド樹脂５８により樹脂封止されてい
る。ＩＣチップ５１が接続されたＰＫＧ基板５３の、Ｉ
Ｃチップ５１が搭載された面の裏面には、図４（ロ）に
示すように、ＰＫＧ Ｉ／Ｏ接続用ハンダバンプ５５が
２次元状（エリア状）に形成されている。これらのＰＫ
Ｇ Ｉ／Ｏ接続用ハンダバンプ５５は、図５（イ）に示
すように、ＰＫＧ基板５３に形成されたＰＫＧ Ｉ／Ｏ
パッド５４と、マザーボード５６上に形成されたマザー
ボードＩ／Ｏパッド５７とをそれぞれ接続する。
【０００９】また、ＰＫＧ Ｉ／Ｏパッド５４の表面
や、マザーボードＩ／Ｏパッド５７の表面は、金メッ
キ、フラッシュ金等で処理されている。なお、表面の処
理方法によってハンダ接続性が異るため、ＰＫＧ Ｉ／
Ｏパッド５４とマザーボードＩ／Ｏパッド５７との間の
接続不良の原因となる場合がある。
【００１０】ＰＫＧ基板５３のＰＫＧ Ｉ／Ｏパッド５
４が形成されている面には、ＰＫＧ基板用ハンダレジス
ト５９が塗布されている。また、マザーボード５６のマ
ザーボードＩ／Ｏパッド５７が形成されている面には、
マザーボード用ハンダレジスト６０が塗布されている。
これらのＰＫＧハンダレジスト５９とマザーボード用ハ
ンダレジスト６０は、ＰＫＧ基板５３やマザーボード５
６にＰＫＧ Ｉ／Ｏ接続用ハンダバンプ５５が付着する
のを防止している。
【００１１】図５（ハ）は、マザーボードＩ／Ｏパッド
５７を図５（イ）において矢印Ａ方向から見た平面図で
ある。このマザーボードＩ／Ｏパッド５７は、ハンダバ
ンプ５５に接続するハンダ接続部５７ａと、図示しない
外部回路に接続される外部接続部５７ｂとを備えてい
る。このうちハンダ接続部５７ａの一部がマザーボード
５６から露出し、ハンダバンプ５５に接続される。
【００１２】ＰＫＧ基板５３とマザーボード５６とを接
続する際には、まず、ＰＫＧ Ｉ／Ｏパッド５４とマザ
ーボードＩ／Ｏパッド５７との位置が重なるようにＰＫ
Ｇ基板５３をマザーボード５６に対して位置合わせをし
た後、このＰＫＧ基板５３を仮固定治具等によって仮固
定する。そして、ハンダバンプ５５をリフロー方式等に
よって溶融することによって、ＰＫＧ Ｉ／Ｏパッド５
４とマザーボードＩ／Ｏパッド５７とを接続する。
【００１３】
【発明が解決しようとする課題】しかしながら、従来の
構造のＰＫＧ基板５３とマザーボード５６とをハンダバ
ンプ５５を介して接続する際には、ＢＧＡパッケージ
は、リフロー炉等において急激な温度変化の環境にさら
される。また、このようなＢＧＡパッケージは、温度変
化が著しい環境で使用される機器等に組み込まれて使用
される。このような環境下で使用される機器等に組み込
まれたＢＧＡパッケージは、運転時（動作時）に熱が発
生し、熱分布が一様とならないケースがある。
【００１４】そのため、ＰＫＧ基板５３とマザーボード
５６の熱膨張係数の差によって応力が生じ、ＰＫＧ Ｉ
／Ｏパッド５４とマザーボードＩ／Ｏパッド５７とのハ
ンダの接続性が劣化してハンダ接続部が剥離してしまう
ことがある。
【００１５】また、ＶＬＳＩの集積化に伴い、図５
（ハ）に示すハンダ接続部５７ａの面積は縮小されつつ
ある。このため、ハンダバンプ５５とハンダ接続部５７
ａとの接続面積は小さくなってしまう。したがって、こ
のようなＢＧＡパッケージを落下・衝撃を受ける可能性
がある機器（例えば、携帯機器）組み込んで使用する
と、構造的にもパット間の接続不良が生じやすいという
問題があった。
【００１６】たとえば、ＢＧＡパッケージが急激な温度
変化にさらされたり衝撃を受けた場合、図５（ロ）に示
すように、ハンダバンプ５５とマザーボードＩ／Ｏパッ
ド５７とが接続せず、パッド５４、５７間の電気的な接
続が絶たれてしまうことがある。
【００１７】このように、従来の構造のパッケージで
は、パット間の接続不良が生じてしまうという問題があ
った。そこで、本発明は、パッケージの下面に２次元状
に接続端子（ピン、パッド、ハンダバンプ等）が配列さ
れたＶＬＳＩパッケージにおいて、ＰＫＧ基板とマザー
ボードとを確実に電気的に接続することができるＶＬＳ
Ｉパッケージを提供することを目的とする。
【００１８】
【課題を解決するための手段】本発明は、前記課題を解
決するために以下のような手段を採用した。すなわち、
本発明の第１態様のＶＬＳＩパッケージは、ＩＣチップ
が搭載され、当該ＩＣチップと電気的に接続されており
その少なくとも一部が露出された第１の接続端子を備え
たパッケージ基板と、前記パッケージ基板の第１の接続
端子が設けられた面側に対向して配置され、前記第１の
接続端子と異なる露出面積を有する第２の端子を備えた
マザーボードと、前記露出面積の異なる第１の接続端子
と第２の接続端子との間を電気的かつ物理的に接続する
接続部材とから成る。
【００１９】すなわち、第１接続端子の露出面積と第２
の接続端子の露出面積と変えることによって、パッケー
ジ基板とマザーボードとの熱膨張係数の差によって生じ
る応力を分散させることが出来る。たとえば、第１の接
続端子に対する第２の接続端子の位置が、応力によって
多少ずれても、第１の接続端子の露出面積と第２の接続
端子の露出面積が異なっているので、これらの接続は保
たれる。
【００２０】従って、パッケージ基板とマザーボードを
電気的にも物理的にも確実に接続することができる。こ
のようなＶＬＳＩパッケージを用いる場合には、第２の
接続端子の露出面積は、前記第１接続端子の露出面積よ
りも大きいことが望ましい。
【００２１】また、本発明の第２態様のＶＬＳＩパッケ
ージは、ＩＣチップが搭載され、当該ＩＣチップと電気
的に接続されておりその一部が露出された第１の接続端
子を備えたパッケージ基板と、前記パッケージ基板の第
１の接続端子が設けられた面側に対向して配置され、そ
の一部が露出されており弾力構造を有する第２の接続端
子を備えたマザーボードと、前記第１の接続端子と第２
の接続端子との間の接続は、保たれる。
【００２２】すなわち、第２の接続端子は、弾力構造を
有しているので、パッケージ基板とマザーボードとの熱
膨張係数の差によって応力が生じても、応力は弾力構造
によって吸収されるので、第２の接続端子は接続部材か
ら離れることがない。これにより、第１の接続端子と第
２の接続端子は、接続部材を介して電気的にも物理的に
も確実に接続することができる。
【００２３】従って、パッケージ基板とマザーボードと
電気的にも物理的にも確実に接続することができる。こ
のようなＶＬＳＩパッケージを用いる場合には、前記第
２の接続端子の弾力構造は、前記接続部材に直接接続さ
れ前記マザーボードから離脱可能な第１接続部と、この
第１接続部と電気的に一体に形成され前記マザーボード
に固定される第２接続部とから構成してもよい。
【００２４】また、前記第２の接続端子の弾力構造は、
応力が発生したときにその一部が前記マザーボードから
離脱可能なように切り込みが形成されることで実現して
もよい。また、前記第２の接続端子は、応力が発生した
ときに前記第１接続部が離脱するように形成されてもよ
い。
【００２５】
【発明の実施の形態】以下、図面を参照して、本発明の
実施形態を具体的に説明する。 ＜第１実施形態＞図１は、第１本実施形態によるＶＬＳ
Ｉパッケージの断面図である。なお、図１（イ）は、Ｂ
ＧＡパッケージ（ＶＬＳＩパッケージ）１０の断面図で
あり、図１（ロ）は、ＢＧＡパッケージ１０のＰＫＧ基
板１３とマザーボード１６との接続部分を示す拡大断面
である。
【００２６】第１実施形態のＢＧＡパッケージ１０にお
いて、ＩＣチップ１１は、ＩＣチップ接続用ハンダバン
プ１２を介してパッケージ（以下、ＰＫＧと表記する）
基板１３に接続されている。また、ＩＣチップ１１は、
モールド樹脂１８により樹脂封止されている。ＩＣチッ
プ１１が接続されたＰＫＧ基板１３の、ＩＣチップ１１
が搭載された面の裏面には、図４（ロ）に示すＢＧＡパ
ッケージ３０と同様に、複数のＰＫＧ Ｉ／Ｏ接続用ハ
ンダバンプ１５（接続部材）が、２次元状（エリア状）
に形成されている。これらのＰＫＧ Ｉ／Ｏ接続用ハン
ダバンプ１５は、図１に示すように、ＰＫＧ基板１３に
形成されたＰＫＧ Ｉ／Ｏパッド（第１の接続端子）１
４と、マザーボード１６上に形成されたマザーボードＩ
／Ｏパッド（第２の接続端子）１７とをそれぞれ接続し
ている。
【００２７】図１（ロ）に示すように、このマザーボー
ドＩ／Ｏパッド１７のマザーボード１６から露出する面
積は、ＰＫＧ Ｉ／Ｏパッド１４のＰＫＧ基板１４から
露出する面積よりも大きくなっている。すなわち、マザ
ーボードＩ／Ｏパッド１７のハンダバンプ１５との接続
面積は、ＰＫＧ Ｉ／Ｏパッド１４のハンダバンプ１５
との接続面積より大きい。なお、ＰＫＧ Ｉ／Ｏパッド
１４の表面や、マザーボードＩ／Ｏパッド１７の表面
は、金メッキ、フラッシュ金等で処理されている。
【００２８】また、ＰＫＧ基板１３のＰＫＧ Ｉ／Ｏパ
ッド１４が形成されている面には、ＰＫＧ基板用ハンダ
レジスト１９ａが塗布されている。また、マザーボード
１６のマザーボードＩ／Ｏパッド１７が形成されている
面には、マザーボード用ハンダレジスト１９ｂが塗布さ
れている。これらのＰＫＧハンダレジスト１９ａとマザ
ーボード用ハンダレジスト１９ｂは、ＰＫＧ基板１３や
マザーボード１６にＰＫＧ Ｉ／Ｏ接続用ハンダバンプ
１５が直接接触するのを防止するために塗布されてい
る。
【００２９】そして、ＰＫＧ基板１３とマザーボード１
７とを接続する際には、まず、ＰＫＧ Ｉ／Ｏパッド１
４とマザーボードＩ／Ｏパッド１７との位置が重なるよ
うにＰＫＧ基板１３をマザーボード１６に対して位置合
わせをした後、このＰＫＧ基板１３を仮固定治具等によ
って仮固定する。そして、ハンダバンプ１５をリフロー
方式等によって溶融することによって、ＰＫＧ Ｉ／Ｏ
パッド１４とマザーボードＩ／Ｏパッド１７を接続す
る。
【００３０】第１実施形態によれば、マザーボードＩ／
Ｏパッド１７は、ＰＫＧ Ｉ／Ｏパッド１４よりもハン
ダバンプ１５との接続面積が大きくなるように形成され
ているので、ＢＧＡパッケージ１０が急激な温度変化の
環境にさらされ、ＰＫＧ基板１３とマザーボード１６の
熱膨張係数の差によって応力が生じた場合でも、また、
落下等によりＢＧＡパッケージ１０に力が加わった場合
でも、これらの力を緩和することができる。
【００３１】例えば、マザーボードＩ／Ｏパッド１７に
対するＰＫＧ Ｉ／Ｏパッド１４の位置が多少ずれて
も、マザーボードＩ／Ｏパッド１７の露出面積とＰＫＧ
Ｉ／Ｏパッド１４の露出面積が異なるので、これらの
接続は保たれる。
【００３２】また、ＰＫＧ Ｉ／Ｏパッド１４の表面に
施された処理と、マザーボードＩ／Ｏパッド１５の表面
に施された処理との違いから生ずるハンダ接続性の差違
があっても接続力のバランスを保つことが出来る。
【００３３】したがって、ハンダ接続部が剥離すること
なく、パット間の接続不良が生じない。このため、ＰＫ
Ｇ基板１３とマザーボード１６を電気的にも物理的にも
確実に接続することができる。 ＜第２実施形態＞図２は、第２実施形態によるＢＧＡパ
ッケージ２０のＰＫＧ基板１３とマザーボード１６との
ハンダ接合部を示す断面図である。尚、第１実施形態と
同じ構成については、同じ符号を付して説明を省略す
る。
【００３４】第２実施形態によるＢＧＡパッケージ２０
と第１実施形態によるＢＧＡパッケージ１０とは、マザ
ーボードＩ／Ｏパッドの構造が異なる。第２実施形態に
よるマザーボードＩ／Ｏパッド２１は、図２（イ）及び
図２（ロ）に示すように、マザーボード１６に常に固定
されている固定ハンダ接続部（第２接続部）２１ａと、
弾力性を有するマザーボード１６から離脱可能なフレキ
シブルハンダ接続部（第１接続部）２１ｂと、固定ハン
ダ接続部２１ａの円周の一部から延びた図示しない外部
回路に接続される外部接続部２１ｃとを備えている。こ
のように、第２の接続端子であるマザーボードＩ／Ｏパ
ッド２１は、弾力構造を有している。
【００３５】このマザーボードＩ／Ｏパッド２１は、連
続する部分を残して外周に沿って切り込みを入れ、フレ
キシブルハンダ接続部部２１ｂがマザーボード１６から
離れる（又は離れやすい）ように形成されている。すな
わち、フレキシブルハンダ接続部２１ｂは、ＰＫＧ基板
１３とマザーボード１６との間をフレキシブルに移動で
きるように形成されており、常にハンダバンプ１５と接
触する構造となっている。
【００３６】なお、固定ハンダ接続部２１ａの側面２１
ｄ及びフレキシブルハンダ接続部２１ｂの側面２１ｅ
は、無パターン部であり、ハンダが付着しないようにハ
ンダレジストが塗布されている。
【００３７】第２実施形態によれば、マザーボードＩ／
Ｏパッド２１は、フレキシブルハンダ接続部２１ｂがマ
ザーボード１６から離れる（又は離れやすい）ように形
成されているので、ＢＧＡパッケージ２０が急激な温度
変化の環境にさらされ、ＰＫＧ基板１３とマザーボード
１６の熱膨張係数の差によって応力が生じた場合でも、
または、落下等の衝撃によりＢＧＡパッケージ２０力が
加わった場合でも、これらの力はフレキシブルハンダ接
続部２１ｂに吸収される。
【００３８】例えば、マザーボードＩ／Ｏパッド２１に
対するＰＫＧ Ｉ／Ｏパッド１４の位置が多少ずれて
も、ハンダバンプ１５は、常に、マザーボードＩ／Ｏパ
ッド２１のうち少なくともフレキシブルハンダ接続部２
１ｂと接触する。
【００３９】これにより、マザーボードＩ／Ｏパッド２
１とＰＫＧ Ｉ／Ｏパッド１４との間の接続は、ハンダ
バンプ１５を介して保たれる。したがって、パット間の
接続不良が生じないので、ＰＫＧ基板１３とマザーボー
ド１６とを電気的にも物理的にも確実に接続することが
できる。
【００４０】また、集積度の増加に伴いハンダ接続部２
１ａ、２１ｂの大きさが小さくなっても、常に、少なく
ともフレキシブルハンダ接続部２１ｂがハンダバンプ１
５と接触する。
【００４１】これにより、ＰＫＧ Ｉ／Ｏパッド１４と
マザーボードＩ／Ｏパッド２１とを物理的にも電気的に
も確実に接続する事が出来る。尚、本実施形態におい
て、マザーボードＩ／Ｏパッド（第２の接続端子）２１
は、弾力構造を有するとしたが、必ずしも弾性を有する
構造でなくてもよい。すなわち、ＰＫＧ基板１３とマザ
ーボード１６の熱膨張係数の差によって応力が生じた場
合であっても、または、落下等の衝撃によりＢＧＡパッ
ケージ２０に力が加わった場合であっても、ＰＫＧ基板
１３とマザーボード１６との電気的・物理的接続を保つ
構造であれば、マザーボードＩ／Ｏパッド２１は、どの
ような構造でもよい。例えば、マザーボードＩ／Ｏパッ
ド２１は、一旦変形したら元の形状に戻らない構造であ
ってもよい。 ＜第３実施形態＞図３は、第３実施形態によるＢＧＡパ
ッケージ３０のＰＫＧ基板１３とマザーボード１６との
ハンダ接続部を示す断面図である。
【００４２】第３実施形態によるＢＧＡパッケージ３０
は、第２実施形態によるＢＧＡパッケージ２０のマザー
ボードＩ／Ｏパッドの構造を変形させたものである。第
２実施形態によるＢＧＡパッケージ２０においては、固
定ハンダ接続部２１ａの側面２１ｄとフレキシブルハン
ダ接続部２１ｂの側面２１ｅとに、ハンダレジストが塗
布されている。このため、ハンダ濡性が悪化するケース
が考えられる。
【００４３】第３実施形態は、この点を改善するために
なされたものである。尚、第２実施形態と同じ構成につ
いては、同じ符号を付して説明を省略する。第３実施形
態によるマザーボードＩ／Ｏパッド３１は、図３（イ）
及び図３（ロ）に示すように、固定ハンダ接続部部３１
ａと、フレキシブルハンダ接続部３１ｂと、図示しない
外部回路に接続される外部接続部２１ｃとを備えてい
る。このマザーボードＩ／Ｏパッド３１は、連続する部
分を残してマザーボードＩ／Ｏパッド３１の外周に沿っ
て切り込みを入れ、応力が加わったときのみフレキシブ
ルハンダ接続部３１ａがマザーボード１６から離れるよ
うに形成されている。
【００４４】第３実施形態によれば、ＢＧＡパッケージ
２０が急激な温度変化の環境にさらされ、ＰＫＧ基板１
３とマザーボード１６の熱膨張係数の差によって応力が
生じた場合や、落下等の衝撃を受けた場合のみ、この応
力によって中央パッド部３１ｂのみがマザーボードＩ／
Ｏパッド３１から切り離される。これにより、ハンダバ
ンプ１５は、常に、マザーボードＩ／Ｏパッド３１のう
ち少なくともフレキシブルハンダ接続部３１ｂに接触し
ているので、接続不良が生じることがない。
【００４５】このように、固定ハンダ接続部３１ａとフ
レキシブルハンダ接続部３１ｂとの間には、ハンダレジ
ストが塗布されていないので、第２実施形態のＢＧＡパ
ッケージ２０よりもハンダの塗性が悪化することがな
い。
【００４６】また、第２実施形態と同様に、パット間の
接続不良が生じないので、ＰＫＧ基板１３とマザーボー
ド１６を確実に接続することができる。さらに、第２実
施形態と同様に、集積度の増加に伴いハンダ接続部３１
ａ、３１ｂの大きさが小さくなっても、確実にＰＫＧ
Ｉ／Ｏパッド１４とマザーボードＩ／Ｏパッド３１とを
電気的に接続する事が出来る。
【００４７】
【発明の効果】本発明によれば、パッケージの下面に２
次元状に接続部（ピン、パッド、ハンダバンプ等）が配
列されたＶＬＳＩパッケージにおいて、ＰＫＧ基板とマ
ザーボードとを電気的にも物理的にも確実に接続するこ
とができる。
【００４８】従って、落下・衝撃を受ける可能性がある
機器（例えば、携帯機器）や温度変化が著しい環境で使
用される機器に使用しても、接続不良が生じない。
【図面の簡単な説明】
【図１】本発明の第１実施形態によるＶＬＳＩパッケー
ジの説明図
【図２】本発明の第２実施形態によるＶＬＳＩパッケー
ジの説明図
【図３】本発明の第３実施形態によるＶＬＳＩパッケー
ジの説明図
【図４】従来技術のＶＬＳＩパッケージの説明図
【図５】従来技術のＶＬＳＩパッケージの説明図
【符号の説明】
１０、２０、３０ ＢＧＡパッケージ １１ ＩＣチップ １３ ＰＫＧ基板 １４ ＰＫＧ Ｉ／Ｏパッド １５ ハンダバンプ １６ マザーボード １７、２１、３１ マザーボードＩ／Ｏパッド １９ａ、１９ｂ ハンダレジスト

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】ＩＣチップが搭載され、当該ＩＣチップと
    電気的に接続されておりその少なくとも一部が露出され
    た第１の接続端子を備えたパッケージ基板と、 前記パッケージ基板の第１の接続端子が設けられた面側
    に対向して配置され、前記第１の接続端子と異なる露出
    面積を有する第２の端子を備えたマザーボードと、 前記露出面積の異なる第１の接続端子と第２の接続端子
    との間を電気的かつ物理的に接続する接続部材とから成
    ることを特徴とするＶＬＳＩパッケージ。
  2. 【請求項２】 前記第２の接続端子の露出面積は、前記
    第１接続端子の露出面積よりも大きいことを特徴とする
    請求項１記載のＶＬＳＩパッケージ。
  3. 【請求項３】ＩＣチップが搭載され、当該ＩＣチップと
    電気的に接続されておりその一部が露出された第１の接
    続端子を備えたパッケージ基板と、 前記パッケージ基板の第１の接続端子が設けられた面側
    に対向して配置され、その一部が露出されており弾力構
    造を有する第２の接続端子を備えたマザーボードと、 前記第１の接続端子と第２の接続端子との間を電気的か
    つ物理的に接続する接続部材とから成ることを特徴とす
    るＶＬＳＩパッケージ。
  4. 【請求項４】 前記第２の接続端子の弾力構造は、前記
    接続部材に直接接続され前記マザーボードから離脱可能
    な第１接続部と、この第１接続部と電気的に一体に形成
    され前記マザーボードに固定される第２接続部とからな
    ることを特徴とする請求項３記載のＶＬＳＩパッケー
    ジ。
  5. 【請求項５】 前記第２の接続端子の弾力構造は、応力
    が発生したときにその一部が前記マザーボードから離脱
    可能なように切り込みが形成されることで実現されてい
    ることを特徴とする請求項４記載のＶＬＳＩパッケー
    ジ。
  6. 【請求項６】 前記第２の接続端子は、応力が発生した
    ときに前記第１接続部が離脱するように形成されている
    ことを特徴とする請求項４記載のＶＬＳＩパッケージ。
JP10292527A 1998-10-14 1998-10-14 Ｖｌｓｉパッケージ Pending JP2000124348A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP10292527A JP2000124348A (ja) 1998-10-14 1998-10-14 Ｖｌｓｉパッケージ
US09/416,064 US6459592B1 (en) 1998-10-14 1999-10-12 Circuit assembly including VLSI package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10292527A JP2000124348A (ja) 1998-10-14 1998-10-14 Ｖｌｓｉパッケージ

Publications (1)

Publication Number Publication Date
JP2000124348A true JP2000124348A (ja) 2000-04-28

Family

ID=17782968

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10292527A Pending JP2000124348A (ja) 1998-10-14 1998-10-14 Ｖｌｓｉパッケージ

Country Status (2)

Country Link
US (1) US6459592B1 (ja)
JP (1) JP2000124348A (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6940178B2 (en) * 2001-02-27 2005-09-06 Chippac, Inc. Self-coplanarity bumping shape for flip chip
US7018219B2 (en) * 2004-02-25 2006-03-28 Rosenau Steven A Interconnect structure and method for connecting buried signal lines to electrical devices
US20060022339A1 (en) * 2004-07-30 2006-02-02 Texas Instruments Incorporated Solder ball opening protrusion for semiconductor assembly
KR100712534B1 (ko) * 2005-09-22 2007-04-27 삼성전자주식회사 콘택 저항을 최소화할 수 있는 볼을 갖는 패키지 및 테스트장치, 그리고 그 패키지의 제조 방법
JP2008210993A (ja) * 2007-02-26 2008-09-11 Nec Corp プリント配線板及びその製造方法
US20130153645A1 (en) * 2011-11-17 2013-06-20 Princeton Lightwave, Inc. Process for Hybrid Integration of Focal Plane Arrays

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5147084A (en) * 1990-07-18 1992-09-15 International Business Machines Corporation Interconnection structure and test method
US5011066A (en) * 1990-07-27 1991-04-30 Motorola, Inc. Enhanced collapse solder interconnection
US5329423A (en) * 1993-04-13 1994-07-12 Scholz Kenneth D Compressive bump-and-socket interconnection scheme for integrated circuits
US5477933A (en) * 1994-10-24 1995-12-26 At&T Corp. Electronic device interconnection techniques
US5889326A (en) * 1996-02-27 1999-03-30 Nec Corporation Structure for bonding semiconductor device to substrate
JP2842361B2 (ja) * 1996-02-28 1999-01-06 日本電気株式会社 半導体装置
JPH10163386A (ja) * 1996-12-03 1998-06-19 Toshiba Corp 半導体装置、半導体パッケージおよび実装回路装置
US6002172A (en) * 1997-03-12 1999-12-14 International Business Machines Corporation Substrate structure and method for improving attachment reliability of semiconductor chips and modules
DE19750073A1 (de) * 1997-11-12 1999-05-20 Bosch Gmbh Robert Schaltungsträgerplatte
KR100352865B1 (ko) * 1998-04-07 2002-09-16 신꼬오덴기 고교 가부시키가이샤 반도체 장치 및 그 제조방법

Also Published As

Publication number Publication date
US6459592B1 (en) 2002-10-01

Similar Documents

Publication Publication Date Title
US9117684B1 (en) Semiconductor package having a plurality of input/output members
US6770981B2 (en) Composite interposer for BGA packages
US6294831B1 (en) Electronic package with bonded structure and method of making
US6607942B1 (en) Method of fabricating as grooved heat spreader for stress reduction in an IC package
JP5090385B2 (ja) 改善された半田ボールランドの構造を有する半導体パッケージ
US6002168A (en) Microelectronic component with rigid interposer
EP0632682A1 (en) Compliant lead for surface mounting a chip package to a substrate
JP3679199B2 (ja) 半導体パッケージ装置
US6329708B1 (en) Micro ball grid array semiconductor device and semiconductor module
JP2000077563A (ja) 半導体装置およびその製造方法
US20030218249A1 (en) High-density integrated circuit package and method for the same
JP2001127198A (ja) 表面実装用基板及び表面実装構造
EP1487017A2 (en) Thermally Enhanced Substrate for a BGA
EP0971406A2 (en) Chip-sized semiconductor device
US20070130554A1 (en) Integrated Circuit With Dual Electrical Attachment Pad Configuration
KR20040083192A (ko) 솔더 볼 패키지
JP2000124348A (ja) Ｖｌｓｉパッケージ
US5946195A (en) Semiconductor device, method of making the same and mounting the same, circuit board and flexible substrate
US20060103032A1 (en) Die attach material for TBGA or flexible circuitry
KR19980068343A (ko) 가요성 회로 기판을 이용한 칩 스케일 반도체 패키지 및 그 제조 방법
US7190056B2 (en) Thermally enhanced component interposer: finger and net structures
JPH0864636A (ja) 電子デバイス組立体
JP3739632B2 (ja) 半導体装置およびその製造方法
JP4030363B2 (ja) 半導体装置
US11670574B2 (en) Semiconductor device