JPH0864636A - 電子デバイス組立体 - Google Patents
電子デバイス組立体Info
- Publication number
- JPH0864636A JPH0864636A JP20109094A JP20109094A JPH0864636A JP H0864636 A JPH0864636 A JP H0864636A JP 20109094 A JP20109094 A JP 20109094A JP 20109094 A JP20109094 A JP 20109094A JP H0864636 A JPH0864636 A JP H0864636A
- Authority
- JP
- Japan
- Prior art keywords
- electronic device
- solder
- tape
- solder bumps
- polyimide tape
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01075—Rhenium [Re]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
Abstract
(57)【要約】
【目的】電子デバイスをサポートする新しい可撓性パッ
ケージ構造を提供する。 【構成】ポリイミド・テープ１からなる可撓性テープの
表面に貼り付けられた銅やニッケルあるいはアルミニュ
ウムなどからなる金属層２に、はんだバンプ３を形成
し、該はんだバンプ３に対応して形成された、電子デバ
イス４の一主面に形成された、絶縁膜５の間などの金属
パッド６と、熱的に接合する。電子デバイス４の一主面
には、フリップ・チップのごとくはんだバンプが形成さ
れていることはなく、テープ側にマイクロ・ボール・グ
リッド・アレーが形成されている。 【効果】基板キャリヤを非常に薄くて透明な可撓性材料
とすることにより、この薄い膜は、材料自体が曲がるた
め、熱サイクルの間のはんだ接合部に力を伝えない。ま
た、ポリイミド・テープ裏面からはんだ接合部の観察が
でき、はんだバンプの再融解による接合不良部の熱的剥
離や熱的再接合などの修正も容易にできる。
ケージ構造を提供する。 【構成】ポリイミド・テープ１からなる可撓性テープの
表面に貼り付けられた銅やニッケルあるいはアルミニュ
ウムなどからなる金属層２に、はんだバンプ３を形成
し、該はんだバンプ３に対応して形成された、電子デバ
イス４の一主面に形成された、絶縁膜５の間などの金属
パッド６と、熱的に接合する。電子デバイス４の一主面
には、フリップ・チップのごとくはんだバンプが形成さ
れていることはなく、テープ側にマイクロ・ボール・グ
リッド・アレーが形成されている。 【効果】基板キャリヤを非常に薄くて透明な可撓性材料
とすることにより、この薄い膜は、材料自体が曲がるた
め、熱サイクルの間のはんだ接合部に力を伝えない。ま
た、ポリイミド・テープ裏面からはんだ接合部の観察が
でき、はんだバンプの再融解による接合不良部の熱的剥
離や熱的再接合などの修正も容易にできる。
Description
【０００１】
【産業上の利用分野】本発明は、一般的に、電子デバイ
スのパッケージングに関するものであり、特に電子デバ
イスを保持するための第１段の電子パッケージに関する
ものである。
スのパッケージングに関するものであり、特に電子デバ
イスを保持するための第１段の電子パッケージに関する
ものである。
【０００２】
【従来の技術】近年、電子工業で使用する技術の進歩、
改良、開発が進み、回路構成部品のパッケージングに関
する技術もそれに見合う速度で進歩している。たとえ
ば、１３ｍｍ角未満のモノリシック・チップ１個に現在
数百万ビットの情報を格納することができ、ますます小
さくなるチップにますます多くの電子回路を実装するこ
とは、こうした小さくなったチップをモジュールでパッ
ケージングする課題を不可能に近いものにしている。
改良、開発が進み、回路構成部品のパッケージングに関
する技術もそれに見合う速度で進歩している。たとえ
ば、１３ｍｍ角未満のモノリシック・チップ１個に現在
数百万ビットの情報を格納することができ、ますます小
さくなるチップにますます多くの電子回路を実装するこ
とは、こうした小さくなったチップをモジュールでパッ
ケージングする課題を不可能に近いものにしている。
【０００３】
【発明が解決しようとする課題】本発明は、上記のごと
く、ますます小さくなるチップにますます多くの電子回
路を実装するということは、こうした小さくなったチッ
プをモジュールでパッケージングするということがます
ます困難になりつつあるという課題をがあることを示し
ている。
く、ますます小さくなるチップにますます多くの電子回
路を実装するということは、こうした小さくなったチッ
プをモジュールでパッケージングするということがます
ます困難になりつつあるという課題をがあることを示し
ている。
【０００４】上記のように、電子回路の製造は、回路の
寸法をますます小さくするために、ますます困難な問題
と直面してきた。現在、このような回路は小型の段階を
経て、真に超小型の段階に達しており、業界の製造部門
が抱える問題は、これらの回路がもたらす奇跡と同じく
らい驚くべきものがある。
寸法をますます小さくするために、ますます困難な問題
と直面してきた。現在、このような回路は小型の段階を
経て、真に超小型の段階に達しており、業界の製造部門
が抱える問題は、これらの回路がもたらす奇跡と同じく
らい驚くべきものがある。
【０００５】たとえば、ますます小さな空間に電子部品
を詰め込むには、これらの部品を機能的に接続する回路
がますます柔軟性を増す必要がある。
を詰め込むには、これらの部品を機能的に接続する回路
がますます柔軟性を増す必要がある。
【０００６】この小型化の傾向は、各種のシリコン部品
とそれらをとりつけるキャリヤその他のサポートとのあ
いだの熱膨張係数の不一致の問題は、特公平５ー４６９
８１にて示されるごとく、電子デバイスに形成されたは
んだバンプによるいわゆるフリップ・チップをコバール
層などの不撓性基板に貼り付けることによって、解決さ
れているが透明性に欠けるという課題がある。
とそれらをとりつけるキャリヤその他のサポートとのあ
いだの熱膨張係数の不一致の問題は、特公平５ー４６９
８１にて示されるごとく、電子デバイスに形成されたは
んだバンプによるいわゆるフリップ・チップをコバール
層などの不撓性基板に貼り付けることによって、解決さ
れているが透明性に欠けるという課題がある。
【０００７】本発明の目的は、従来の構造の欠点を解消
するため、電子デバイスをサポートする新しい改良され
た透明な可撓性パッケージ構造を提供することにある。
するため、電子デバイスをサポートする新しい改良され
た透明な可撓性パッケージ構造を提供することにある。
【０００８】
【課題を解決するための手段】簡単に述べれば、本発明
による構造は、電子回路をサポートするための導電性材
料の層を、その上に形成させた、可撓性非導電性材料の
キャリヤを伴うものであり、前記、導電性材料にははん
だバンプが形成され、電子回路は、所定の位置に電子デ
バイスを回路として機能的に動作するように、前記はん
だバンプにより接着できる形のもので、キャリヤは電子
回路に電力を供給する機能を果たすように配列される。
による構造は、電子回路をサポートするための導電性材
料の層を、その上に形成させた、可撓性非導電性材料の
キャリヤを伴うものであり、前記、導電性材料にははん
だバンプが形成され、電子回路は、所定の位置に電子デ
バイスを回路として機能的に動作するように、前記はん
だバンプにより接着できる形のもので、キャリヤは電子
回路に電力を供給する機能を果たすように配列される。
【０００９】
【作用】本発明は、基板キャリヤを非常に薄くて透明な
可撓性材料で制作することによって、この薄い膜は、材
料自体が曲がるため、熱サイクルの間のはんだ接合部に
力を伝えない作用と裏面からのはんだバンプが見える作
用があることに注目してみた。
可撓性材料で制作することによって、この薄い膜は、材
料自体が曲がるため、熱サイクルの間のはんだ接合部に
力を伝えない作用と裏面からのはんだバンプが見える作
用があることに注目してみた。
【００１０】
【実施例】本発明は、図１のごとく、ポリイミド・テー
プ１からなる可撓性テープの表面に貼り付けられた銅や
ニッケルあるいはアルミニュウムなどからなる金属層２
に、はんだバンプ３を形成し、該はんだバンプ３に対応
して形成された、電子デバイス４の一主面に形成され
た、絶縁膜５の間などの金属パッド６と、熱的に接合す
る。この場合、電子デバイス４の一主面には、フリップ
・チップのごとくはんだバンプが形成されていることは
なく、テープ側にマイクロ・ボール・グリッド・アレー
が形成されている形となる。
プ１からなる可撓性テープの表面に貼り付けられた銅や
ニッケルあるいはアルミニュウムなどからなる金属層２
に、はんだバンプ３を形成し、該はんだバンプ３に対応
して形成された、電子デバイス４の一主面に形成され
た、絶縁膜５の間などの金属パッド６と、熱的に接合す
る。この場合、電子デバイス４の一主面には、フリップ
・チップのごとくはんだバンプが形成されていることは
なく、テープ側にマイクロ・ボール・グリッド・アレー
が形成されている形となる。
【００１１】ポリイミド・テープ１からなる可撓性テー
プの表面は、図２のごとくポリイミド・テープ１に銅や
ニッケルあるいはアルミニュウムなどからなる金属層２
が電極配線として形成されており、この電極配線の図１
に示した電子デバイス４の金属パッド６に対応した位置
にはんだバンプ３をはんだボールをカーボン型を用いて
位置定めして融着する。
プの表面は、図２のごとくポリイミド・テープ１に銅や
ニッケルあるいはアルミニュウムなどからなる金属層２
が電極配線として形成されており、この電極配線の図１
に示した電子デバイス４の金属パッド６に対応した位置
にはんだバンプ３をはんだボールをカーボン型を用いて
位置定めして融着する。
【００１２】図１に示した電子デバイス４を、図２に示
したはんだバンプ３が付いた金属層２からなる電極配線
がなされたポリイミド・テープ１に、はんだバンプ３と
図１の金属パッド６との位置合わせをし、融着して組立
てた斜視図は図３のごとくになる。
したはんだバンプ３が付いた金属層２からなる電極配線
がなされたポリイミド・テープ１に、はんだバンプ３と
図１の金属パッド６との位置合わせをし、融着して組立
てた斜視図は図３のごとくになる。
【００１３】このように、ポリイミド・テープにはんだ
バンプを形成したマイクロ・ボール・グリッド・アレー
となすことにより、熱サイクル間のはんだ接合部に力が
伝わることもなく、また、ポリイミド・テープ裏面から
はんだ接合部の観察ができ、接合不良部の熱的剥離や熱
的再接合などの修正などもできる効果もある。
バンプを形成したマイクロ・ボール・グリッド・アレー
となすことにより、熱サイクル間のはんだ接合部に力が
伝わることもなく、また、ポリイミド・テープ裏面から
はんだ接合部の観察ができ、接合不良部の熱的剥離や熱
的再接合などの修正などもできる効果もある。
【００１４】なお、この方式は、超高密度の実装が可能
な究極のパッケージであり、電子デバイスの主面を１０
μｍ径程度のマイクロ・ボールを１０μｍピッチ程度の
電極配線によるグリッド・アレーを相手方としたファン
・イン構造により、超小型チップサイズでの接続も可能
であり、ファン・アウト構造との組み合わせにより、さ
らに接続ピッチおよび端子数の自由度を増大させること
もできる。
な究極のパッケージであり、電子デバイスの主面を１０
μｍ径程度のマイクロ・ボールを１０μｍピッチ程度の
電極配線によるグリッド・アレーを相手方としたファン
・イン構造により、超小型チップサイズでの接続も可能
であり、ファン・アウト構造との組み合わせにより、さ
らに接続ピッチおよび端子数の自由度を増大させること
もできる。
【００１５】さらに、金属層２の表面には、はんだバン
プ３の高さより低く、薄いポリイミド膜などからなる可
撓性絶縁膜を被覆してもよく、また金属層２からなる電
極配線層は多層配線にしてもよいことは、いうまでもな
い。
プ３の高さより低く、薄いポリイミド膜などからなる可
撓性絶縁膜を被覆してもよく、また金属層２からなる電
極配線層は多層配線にしてもよいことは、いうまでもな
い。
【００１６】
【発明の効果】本発明により、基板キャリヤを非常に薄
くて透明な可撓性材料で制作することによって、この薄
い膜は、材料自体が曲がるため、熱サイクルの間のはん
だ接合部に力を伝えない。このため温度サイクルに伴う
環境中での動作上の制限が解消される。また、ポリイミ
ド・テープ裏面からはんだ接合部の観察ができ、マイク
ロ・ボール・グリッド・アレーのはんだバンプの再融解
による剥離や再接合などの修正なども容易にできる効果
などもある。
くて透明な可撓性材料で制作することによって、この薄
い膜は、材料自体が曲がるため、熱サイクルの間のはん
だ接合部に力を伝えない。このため温度サイクルに伴う
環境中での動作上の制限が解消される。また、ポリイミ
ド・テープ裏面からはんだ接合部の観察ができ、マイク
ロ・ボール・グリッド・アレーのはんだバンプの再融解
による剥離や再接合などの修正なども容易にできる効果
などもある。
【図１】本発明の重要な態様を示す縦断面図である。
【図２】本発明の可撓性テープに電極配線とはんだバン
プを形成したキャリアの平面図である。
プを形成したキャリアの平面図である。
【図３】本発明の態様を示す斜視図である。
１ポリイミド・テープ ２金属層 ３はんだバンプ ４電子デバイス ５絶縁膜 ６金属パッド
Claims (1)
- 【請求項１】電気的絶縁性材料性の可撓性キャリアと、
前記可撓性キャリアに支持されて、その上に形成された
導電性材料の層と、上記導電性材料の層に形成された、
予定のパターンからなる電気的回路と、上記導電性材料
の層に形成された、はんだバンプと接続された電子デバ
イス組立体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20109094A JPH0864636A (ja) | 1994-08-25 | 1994-08-25 | 電子デバイス組立体 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20109094A JPH0864636A (ja) | 1994-08-25 | 1994-08-25 | 電子デバイス組立体 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0864636A true JPH0864636A (ja) | 1996-03-08 |
Family
ID=16435234
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20109094A Pending JPH0864636A (ja) | 1994-08-25 | 1994-08-25 | 電子デバイス組立体 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0864636A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6100112A (en) * | 1998-05-28 | 2000-08-08 | The Furukawa Electric Co., Ltd. | Method of manufacturing a tape carrier with bump |
| WO2001022491A1 (en) * | 1999-09-20 | 2001-03-29 | Telefonaktiebolaget Lm Ericsson (Publ) | Semiconductive chip having a bond pad located on an active device |
| SG87818A1 (en) * | 1996-03-22 | 2002-04-16 | Hitachi Ltd | Semiconductor device and manufacturing method thereof |
| CN1317761C (zh) * | 2003-06-18 | 2007-05-23 | 财团法人工业技术研究院 | 覆晶封装接合结构及其制造方法 |
| JP2012185112A (ja) * | 2011-03-08 | 2012-09-27 | Seiko Epson Corp | 電子デバイス及び電子デバイスの製造方法 |
| US8800377B2 (en) | 2008-01-04 | 2014-08-12 | Samsung Electronics Co., Ltd. | Contact force sensor package, blood pressure meter with the same, and method for fabricating the contact force sensor package |
-
1994
- 1994-08-25 JP JP20109094A patent/JPH0864636A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SG87818A1 (en) * | 1996-03-22 | 2002-04-16 | Hitachi Ltd | Semiconductor device and manufacturing method thereof |
| US6100112A (en) * | 1998-05-28 | 2000-08-08 | The Furukawa Electric Co., Ltd. | Method of manufacturing a tape carrier with bump |
| WO2001022491A1 (en) * | 1999-09-20 | 2001-03-29 | Telefonaktiebolaget Lm Ericsson (Publ) | Semiconductive chip having a bond pad located on an active device |
| US7060525B1 (en) | 1999-09-20 | 2006-06-13 | Telefonaktiebolaget L M Ericsson (Publ) | Semiconductive chip having a bond pad located on an active device |
| CN1317761C (zh) * | 2003-06-18 | 2007-05-23 | 财团法人工业技术研究院 | 覆晶封装接合结构及其制造方法 |
| US8800377B2 (en) | 2008-01-04 | 2014-08-12 | Samsung Electronics Co., Ltd. | Contact force sensor package, blood pressure meter with the same, and method for fabricating the contact force sensor package |
| JP2012185112A (ja) * | 2011-03-08 | 2012-09-27 | Seiko Epson Corp | 電子デバイス及び電子デバイスの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR910004506B1 (ko) | 반전 칩 캐리어 | |
| US6710456B1 (en) | Composite interposer for BGA packages | |
| EP0559366B1 (en) | Stackable three-dimensional multiple chip semiconductor device and method for making the same | |
| KR100268205B1 (ko) | 칩캐리어모듈및그의제조방법 | |
| US6002168A (en) | Microelectronic component with rigid interposer | |
| US5510956A (en) | Electronic part unit or assembly having a plurality of electronic parts enclosed within a metal enclosure member mounted on a wiring layer | |
| US5773884A (en) | Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto | |
| US5633533A (en) | Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto | |
| US7565737B2 (en) | Manufacturing method of package substrate | |
| US20030051909A1 (en) | Ball grid array attaching means having improved reliability and method of manufacturing same | |
| GB2286084A (en) | Electronic package with thermally conductive support | |
| JPH0677618A (ja) | 電子パッケージおよびその作成方法 | |
| JPH09283695A (ja) | 半導体実装構造 | |
| KR100281056B1 (ko) | 반도체장치및반도체장치모듈 | |
| US20070130554A1 (en) | Integrated Circuit With Dual Electrical Attachment Pad Configuration | |
| US6757968B2 (en) | Chip scale packaging on CTE matched printed wiring boards | |
| JPH0864636A (ja) | 電子デバイス組立体 | |
| KR100251868B1 (ko) | 가요성 회로 기판을 이용한 칩 스케일 반도체 패키지 및 그 제조 방법 | |
| US20060103032A1 (en) | Die attach material for TBGA or flexible circuitry | |
| KR900004719B1 (ko) | 칩 인터페이스 메사 | |
| US20040080034A1 (en) | Area array semiconductor device and electronic circuit board utilizing the same | |
| JP2002324873A (ja) | 半導体装置及びその製造方法 | |
| JPH09321188A (ja) | 半導体装置及びその実装方法 | |
| JP2000077798A (ja) | プリント配線板、半導体装置およびそれを用いた液晶表示装置 | |
| JPH05235091A (ja) | フィルムキャリア半導体装置 |