KR100268205B1 - 칩캐리어모듈및그의제조방법 - Google Patents

칩캐리어모듈및그의제조방법 Download PDF

Info

Publication number
KR100268205B1
KR100268205B1 KR1019970015491A KR19970015491A KR100268205B1 KR 100268205 B1 KR100268205 B1 KR 100268205B1 KR 1019970015491 A KR1019970015491 A KR 1019970015491A KR 19970015491 A KR19970015491 A KR 19970015491A KR 100268205 B1 KR100268205 B1 KR 100268205B1
Authority
KR
South Korea
Prior art keywords
heat sink
wiring
chip
carrier module
semiconductor chip
Prior art date
Application number
KR1019970015491A
Other languages
English (en)
Other versions
KR980006192A (ko
Inventor
윌리암 에메트 버니어
마이클 안쏘니 게인스
어빙 메미스
휴산 슈아카툴라
Original Assignee
포만 제프리 엘
인터내셔널 비지네스 머신즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 포만 제프리 엘, 인터내셔널 비지네스 머신즈 코포레이션 filed Critical 포만 제프리 엘
Publication of KR980006192A publication Critical patent/KR980006192A/ko
Application granted granted Critical
Publication of KR100268205B1 publication Critical patent/KR100268205B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83909—Post-treatment of the layer connector or bonding area
    • H01L2224/83951—Forming additional members, e.g. for reinforcing, fillet sealant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Die Bonding (AREA)

Abstract

알루미늄 또는 구리의 히트 싱크는 실리콘 접착제 또는 가요성 에폭시 접착제를 이용하여 세라믹 캡 또는 노출된 반도체 칩에 부착된다. 알루미늄은 양극산화 또는 크롬산염의 전화에 의해서 피복될 수도 있으며, 또는 구리는 니켈 또는 금 크롬으로 피복될 수도 있다. 이러한 구조는 CQFP, CBGA, CCGA, CPGA, TBGA, PBGA, DCAM, MCM-L과, 칩의 배면측이 히트 싱크에 직접 접속되는 다른 칩 캐리어 패키지와 같은 가요성 또는 경질 유기 회로 기판 또는 모듈에 플립 칩(flip chip)을 부착하는데 특히 유용하다. 이러한 접착제의 재료는 1,000 사이클 동안 -65℃ 내지 150℃의 습식 또는 건식 열 사이클과 1,000 시간 동안 85℃의 온도 및 85%의 상대 습도에 견뎌내는 한편, 적어도 500psi 의 인장 강도를 유지한다. 접착제는 고 열전도성 및 저 열팽창계수(CTE)를 갖는 재료를 함유하여, 향상된 열 성능을 제공한다.

Description

칩 캐리어 모듈 및 그의 제조 방법{ATTACHING HEAT SINKS DIRECTLY TO FLIP CHIPS AND CERAMIC CHIP CARRIERS}
본 발명은 전자 부품의 제조, 회로 기판을 형성하도록 회로화된 기판(circuitized substrates)에의 부품의 조립, 정보 처리 시스템(information handling systems)을 제공하도록 전원 장치(power supply)를 갖는 회로 기판의 조립에 관한 것이다. 특히, 본 발명은 히트 스프레더 또는 히트 싱크(heat spreaders or heat sinks)를 전자 부품에 부착하는 기술 및 결과적인 구조에 관한 것이다.
하기의 배경 기술은 당업자의 편리를 도모하고 열거한 참조문헌을 인용하기 위한 것이다. 다음의 배경 기술은 심사하기에 적당한 조사가 이뤄져 있거나, 다른 적절한 기술이 존재하지 않거나, 하기의 인용문헌의 모두가 중요하거나, 하기의 인용문헌의 모두가 유사한 기술 또는 종래 기술이라고 단언하는 것은 아니다.
상호접속 구조를 형성하는 동안에, 회로 카드(circuit cards)에는 많은 종류의 부품이 부착된다. 회로 카드상의 배선층(wiring layers) 뿐만아니라 부품은 저항열을 발생한다. 더욱이, 능동 부품(active components)은 스위칭 동안에 열을 발생한다. 이런 열은 시스템을 둘러싸는 공기의 주변 온도 이상으로 부품의 온도를 상승시킨다. 대부분의 전자 부품은 이들이 빨리 고장나는 어떤 최대 온도를 가지며, 능동 부품의 수명은 일반적으로 온도의 n 승(n은 통상 2)의 계수로 감소한다. 따라서, 전자 부품을 실제로 냉각(cool)상태로 유지하는 것이 유리하다.
대부분의 응용예에서, 부품내에서 발생된 열의 대부분은 부품의 단자를 통해 회로화된 카드 기판(통상 대부분은 유리 섬유가 충전된 에폭시)내로 전달되고, 카드의 배선층을 통한 열 경로에 의해 전달된다. 카드는 열을 대류에 의해서 주변 공기로 소산하고, 방사에 의해서 회로 기판을 수용한 밀폐체로 소산하며, 또 카드 커넥터 및 지지체를 통해서 기타 기판 또는 밀폐체로 소산한다. 또한, 전형적으로 발생된 열중 일부는 대류에 의해서 주변 대기로 그리고 정도는 적지만 방사에 의해서 카드를 둘러싸는 임의의 냉각 표면으로 부품의 배면측을 통해 제거된다.
최근에, 카드상의 공간의 대부분이 열발생 부품으로 점유될 정도로 회로 기판상의 부품 밀도는 증가되었고, 또한 회로 기판상의 라인 폭이 좁아져서 보다 많은 열이 회로화된 카드의 신호 라인내에서 발생된다. 따라서, 리드선을 통한 열 경로는 부품 온도를 낮추는데 덜 유용하며, 부품의 배면측을 통한 열 경로는 보다 중요해지고 있다.
매우 고성능 응용예[예를 들면, 대형 메인 프레임(main frames)]에서는, 냉각판을 포함한 헬륨 또는 수냉식 시스템이 제공되며, 냉각판은 열 그리스(thermal grease)에 의해 부품에 열적으로 접속되어 있다. 이러한 열 그리스는 통상, 알루미나, 베릴륨, 구리, 은 또는 흑연과 같은 고열전도성 물질의 입자로 충전된 두꺼운 유기 액체(예를 들면 실리콘 오일) 이다. 메인 프레임의 응용예에서, 플립 칩은 제어된 붕괴 칩 접속(controlled collapse chip connections: C4)을 이용하여 세라믹 PGA(CPGA)의 배면상에 부착되어 왔다. 이러한 칩은 열 그리스에 의해 액체 냉각 시스템의 냉각판에 직접 열접속되어 있다.
전형적인 고성능 응용예에 있어서, 히트 싱크(heat sink)[예를 들면 알루미늄(Al) 또는 구리(Cu)]는 부품에 대해 기계적으로 클립 고정되거나 나사 부착되어, 주변 공기내로의 직접적인 대류에 의해 열의 소산을 증가시킨다. 통상적으로, 열 그리스가 히트 싱크와 부품간의 공간(voids)을 충전하도록 제공되는데, 그 이유는 매우 얇은 공기 갭(gap)이라도 열 경로내에 상당한 저항층이 되기 때문이다.
열 성능을 향상시키기 위해서, 개별적인 파워 트랜지스터는 실리콘 또는 에폭시 포팅 화합물(epoxy potting compound)에 의해 T0 - T3 캔(can)에 포팅되어 제공되어 왔다. 다시 이러한 접착제는 열전도성 재료로 충전되어 열전도성을 증가시키고 또 반도체 장치의 온도를 감소시켰다. 또한, 이러한 개별 파워 트랜지스터는 회로 기판에 나사 접속시키기 위한 구멍을 구비한 작은 얇은 패키지로 제공되고 있으며, 열 그리스는 트랜지스터와 회로 기판사이에 제공되어 있었다. 또한, 절곡된 플레이트의 간단한 히트 싱크는 열 성능을 향상시키도록 제공되어 왔다.
집적 회로 부품은 다수의 입력 및 출력(input and output ; I/O)의 접속 단자로 구성된다. 유기 재료는 이러한 집적 전자 부품의 제조에 광범위하게 사용되고 있다. 대부분의 통상적인 부품은, 접착제(예를 들면 에폭시 또는 실리콘 접착제)를 사용하여 와이어 본드 칩의 배면측을 리드 프레임 테이프상에 접속하고 그리고 와이어 본딩을 이용하여 다이의 정면을 프레임의 리드선에 접속하는 것에 의하여, 폴리이미드 테이프상에 리드 프레임을 형성함으로써 제조된다. 칩을 폴리이미드 테이프에 접속하기 위해 제조된 접착제는 통상 열전도성 입자로 충전되어 칩으로부터 열전도성을 향상시키고 칩 온도를 최소화한다.
플라스틱 부품은 통상 트랜스퍼 성형(transfer molding)에 의해 제조되어, 칩, 본드 와이어 및 리드선의 부분을 에폭시로 밀봉하여 플라스틱 기판을 형성한다. 세라믹 부품은 통상 칩, 본드 와이어가 배치되는 세라믹 기판 아래에 공동(cavity)을 제공하는 것에 의하여 제조되며, 다음에 폴리이미드 테이프가 에폭시 또는 실리콘 접착제(epoxy or silicone adhesives)로 세라믹 기판에 접착식으로 접합되며, 칩 및 공동은 열전도성 에폭시 또는 실리콘 접착제로 충전된다. 세라믹의 하부 기판은 공동의 하부상에 접착되어 부품의 하부를 보호할 수도 있다.
히트 싱크는 통상 나사 체결 또는 클립 고정에 의해 집적 패키지에 접속되었다. 비실리콘 그리스(non-silicone greases)는 통상 열 성능을 향상시키도록 히트 싱크와 모듈(modules) 사이에 사용된다. 히트 싱크는 통상적으로 회로 기판의 조립후에 집적 부품에 결합된다. 최근에 비용을 절감하기 위해서, 제조자들은 회로 기판의 조립후에 에폭시 기재 재료를 이용하여 전자 부품의 유기 또는 세라믹 표면에 히트 싱크를 접착제로 직접 접착하는 것을 시작하였다. 에폭시의 열팽창 계수(CTE)가 50 내지 80ppm/℃ 정도이고, Al의 CTE는 23.4ppm/℃ 이며, 구리의 CTE는 17ppm/℃ 이고, 또 히트 싱크용으로 사용된 피막[비피복 구리(bare copper), 니켈 피복된 구리, 비피복 Al, 양극산화된 Al, Al상의 크롬 전화]은 평활하고 에폭시에 잘 접착되지 않기 때문에, 열 사이클링 동안에 접착을 유지하기가 어렵다. 전형적으로, 열전도를 증가시키고 또한 박리 문제를 감소시키기 위해서, 히트 싱크의 부착용으로 사용된 에폭시는 모듈 재료(에폭시)의 CTE와 히트 싱크의 기재 금속의 CTE 사이의 중간에 해당하는 정도(예를 들면, 30 내지 40ppm/℃)로 접착제의 CTE를 조정한 열전도성 금속 또는 세라믹 입자로 충전된다.
고온 응용예에 있어서, 실리콘 기재의 접착제는 매우 내열성이기 때문에, 실리콘 접착제가 양극산화된 Al 히트 싱크를 모듈의 세라믹 표면에 결합하는데 제안되었다. 실리콘 기재의 접착제는 25℃ 이하의 Tg 및 2,000psi 이하의 영률(Young's Modulus)을 가지며, 그에 따라 매우 유연하다. 그러나, 실리콘은 200ppm 정도의 매우 높은 열팽창계수를 가지며, 실리콘(silicone)과 공통 히트 싱크 표면들사이에 신뢰가능한 접착을 제공하기가 어렵다. 기계적으로, 실리콘 접착제와 이들 금속 표면사이의 접착강도는 에폭시의 강도의 약 ⅓ 내지 ½ 이다. 실리콘(silicone)은 인장강도가 약 2,000psi 인 에폭시에 비해서 단지 약 500psi의 인장강도를 갖는 약한 재료이다. 또한, 실리콘 접착제의 성분은 전위(migrate out)되어 극히 얇은 피막을 갖는 표면을 오염시키는 경향이 있고, 이 피막은 회로 기판에의 다른 유기 재료, 예를 들면 포토레지스트, 솔더 레지스트 및 밀봉재 등의 차후 부착을 방지한다. 통상, 히트 싱크는 회로 기판을 제조하기 위한 다른 공정이 완료된 후에 부착되므로, 제조 동안에 오염 문제는 최소화된다. 특히, 오염은 재가공된 부품에 대해 문제가 되는데, 그 이유는 재가공 동안에 실리콘(silicone)을 가열하는 것은 오염을 증가시키고 또 재가공을 위해 필요할 수도 있는 회로 기판상의 차후 밀봉화 또는 다른 비실리콘 공정을 방해할 수 있기 때문이다.
본 기술분야에 숙련된 자들은 부가적인 정보를 위한 하기의 인용문헌을 참조하기 바란다. 자벨라(Jarvela)의 미국 특허 제 4,000,509 호에는 열 그리스를 이용하여 플립 칩을 히트 싱크에 열적으로 접속하는 것이 설명되어 있다. 이나사카(Inasaka)의 미국 특허 제 5,271,150 호에는 세라믹 기판을 제조하는 것이 기술되어 있다. 베크햄(Beckham)의 미국 특허 제 4,604,644 호, 크리스티(Christie)의 미국 특허 제 4,999,699 호 및 제 5,089,440 호, 이토(Itoh)의 미국 특허 제 4,701,482 호에는 에폭시를 이용하여 C4 접합부를 밀봉하는 것이 설명되어 있다. 데사이(Desai)의 미국 특허 제 5,159,535 호에는 플립 칩의 배면을 기판에 부착하는 것이 기술되어 있다. 베네트(Bennett)의 유럽 특허 출원 제 93104433.3 호에는 리드 프레임에 부착된 반도체 다이가 개시되어 있다. 앤쉘(Anschel)의 미국 특허 제 4,914,551 호에는 에폭시를 이용하여 반도체 칩을 탄화규소(SiC), 알루미늄 질화물(AlN) 또는 Cu-Invar-Cu의 히트 스프레더에 부착하는 것이 개시되어 있다.IBM Technical Disclosure Bulletin의 1989 년 9월호(제32권 제4A호)에서 지. 쉬로트케(G. Schrottke)와 디. 제이. 윌슨(D. J. Wilson)의 논문 ＂Removal of Heat From Direct Chip Attach Circuitry＂에는 접착제를 이용하여 실리콘 칩을 Cu-Invar-Cu의 히트 스프레더에 접착하는 것이 개시되어 있다. 니트쉬(Nitsch)의 미국 특허 제 5,168,430 호의 도 2에는 히트 스프레더(4)에 접착된 하이브리드 회로 구조(3)가 도시되어 있다. 1993 년 9월, 아블레스틱(Ablestik)의 ＂Technical Data Sheet for Ablebond P1-8971＂에는 가요성 에폭시를 이용하여 대형 다이를 은 피복된 구리 리드 프레임에 부착하는 것이 개시되어 있다. ＂A. I. Technology, Inc.＂의 ＂Product Data Sheet for Prima-Bond EG 7655＂에는 알루미나를 알루미늄에 그리고 실리콘을 구리에 부착하는 것이 개시되어 있다. 1994 년 ＂Dow Corning＂의 ＂New Product Description for X3-6325＂에는 ＂기판 리드(lids) 및 히트 싱크를 접착, 밀봉 및 부착하기 위해 사용된＂ 실리콘 접착제가 개시되어 있다. 1988 년 ＂Dow Corning＂의 ＂Information About High Technology Silicon Materials＂에는 SYLGARD??Q3-6605 실리콘 접착제를 이용하여 ＂하이브리드 집적 회로 기판, 부품 및 소자를 히트 싱크＂에 부착하는 것이 개시되어 있다. ＂General Electric＂의 ＂Semiconductor Packaging Materials Selector Guide＂에는 "RTV6424＂를 이용하여 ＂다이 부착 응용을 위한＂ 실리콘 접착제가 제안되어 있다. ＂Thermoset Plastics, Inc.＂의 ＂MS-523 Silicone Technical Bulletin＂에는 실리콘 접착제를 이용하여 히트 싱크를 플라스틱, 세라믹 및 금속화된 패키지에 접착하는 것이 제안되어 있다. 1994 년 ＂General Electric＂의 ＂TC3280G Silicone Rubber Adhesive＂에는 실리콘 접착제의 특성이 설명되어 있다. 1994 년 "Proceedings of the 44th Electronic Components and Technology Conference＂에서 보스워스(Bosworth), 허쉬(Hsu) 및 폴카리(Polcari)에 의한 ＂Exceptional Performance from the Development, Qualification and Implementations of a Silicone Adhesive for Bonding Heat sinks to Semiconductor Packages＂에는 실리콘 접착제를 이용하여 히트 싱크를 세라믹 패키지에 접속하는 것이 개시되어 있다. 왕(Wang)의 미국 특허 제 5,180,625 호에는 가요성의 열전도성 에폭시를 이용하여 알루미늄 플레이트를 세라믹 회로 기판에 결합하는 것이 제안되어 있다. 미국 캘리포니아주 아나게임에서 1996 년 2월 27부터 29일까지의 ＂Proceedings of the Technical Program NEPCON West 96＂에서 반버트(Vanwert) 및 윌슨(Wilson)이 제안한 ＂One-Part Thermal-Cure Silicon Adhesive＂에는 ＂비피복 칩의 패키지화를 위해＂ 실리콘 접착제를 사용하는 것이 제시되어 있다. 윌슨(Wilson), 노리스(Norris), 스코트(Scott) 및 코스텔로(Costello)의 ＂Thermoconductive Adhesives for High Thermally Stressed Assembly＂에는 I-4173 실리콘 접착제를 이용하여 ＂기판, 부품 및 소자를 히트 싱크에 접착＂하는 것이 제시되어 있다. 튜렉(Turek)의 미국 특허 제 5,210,941 호에는 실리콘 접착제를 이용하여 알루미늄 히트 싱크를 유기 회로 기판에 부착하는 것이 제시되어 있다. 간와(Kanwa)의 일본 특허출원 공개 제 64-148901(1989년) 호에는 탑형 히트 싱크가 제안되어 있다. 스파이트(Spaight)의 미국 특허 제 4,092,697 호, 스기모토(Sugimoto)의 미국 특허 제 4,742,024 호, 다나카(Tanaka)의 미국 특허 제 5,097,318 호, 매헐리카르(Mahulikar)의 미국 특허 제 5,367,196 호, 니트쉬(Nitsch)의 미국 특허 제 5,168,430 호에는 칩을 히트 싱크에 열적으로 접속하는 것이 제안되어 있다. 데사이의 미국 특허 제 5,159,535 호, 앵글라스(Angulas)의 미국 특허 제 5,278,724 호, 베험(Behum)의 미국 특허 제 5,147,084 호에는 모듈을 지지하는 다양한 플립 칩이 제안되어 있다. 1995 년 3 월 미국 캘리포니아주 넵콘 웨스트 아나하임에서 베르니에(Bernier) 및 메미스(Memis)는 ＂Optimization of Thermal Adhesive Bond Strength for Extended use of TBGA at Elevated Temperatures＂에 대해 제안하였다.
상술한 모든 인용문헌은 실시가능한 개시를 제공하고 또 특허청구범위를 지지하도록 참조로서 인용된다.
본 발명에 있어서, 알루미늄 또는 구리 기재의 히트 스프레더(heat spreader)는 반도체 플립 칩 또는 세라믹 칩 캐리어 표면의 배면측에 직접 부착된다.
본 출원인은 실리콘 접착제의 박층이 1,000 사이클 동안 -65℃ 내지 150℃의 습식 또는 건식 사이클중에, 1,000 시간동안 85℃의 온도 및 85%의 상대 습도에서, 그리고 1,000 시간동안 150℃의 온도중에 히트 싱크 표면(예를 들면, 알루미늄, 양극산화된 알루미늄, 크롬 피복된 알루미늄, 구리, 니켈 피복된 구리 또는 크롬 전화 피복된 구리)을 실리콘 플립 칩 표면(부동화된 유리 또는 폴리이미드)의 배면측에 신뢰성있게 직접 접착할 수 있으며, 또 약 500psi의 전체 강도를 유지할 수 있다는 것을 발견하였다. 또한, 부품을 회로 기판에 부착하기 전에, 저분자량의 환상 화합물을 (예를 들면 열 증발 공정에 의해) 제거한 실리콘 접착제를 이용하여 히트 싱크를 부품에 부착하고, 그 부품을 공융 리플로우(reflow) 온도보다 높은 온도에서 베이킹(소성)(baking)하는 것에 의하여, 주위 표면의 오염을 수용가능한 수준까지 감소시킬 수 있다는 것도 발견하였다.
또한, 본 출원인은 실온 이하의 유리 전이 온도를 갖는 고가요성 에폭시의 박층이 히트 스프레더(heat spreader)를 플립 칩의 배면 또는 세라믹 표면에 직접 접착하는데 사용할 수 있다는 것을 발견하였고, 또 접착이 1,500 사이클 동안 0℃ 내지 100℃의 열 사이클 시험후에, 400 사이클 동안 -25℃ 내지 125℃의 열 사이클 시험후에, 또 300 사이클 동안 -40℃ 내지 140℃의 열 사이클 시험후에도 강도를 유지하며, 또는 1,000 시간동안 130℃에서 연속적으로 노출시킨후에도 적어도 500psi의 강도를 유지한다는 것을 발견하였다.
본 발명의 일 실시예에 있어서, 실리콘 또는 가요성 에폭시 접착제는 알루미늄 또는 구리의 히트 싱크를 플립 칩의 배면측에 접착한다. 다른 실시예에 있어서, 가요성 에폭시는 알루미늄 또는 구리의 히트 스프레더를 세라믹 기판에 결합한다.
도 1은 본 발명의 실시예를 도시하는 것으로, 가요성 에폭시에 의해 CQFP에 접착된 알루미늄 또는 구리 히트 스프레더를 개략적으로 도시한 도면,
도 2는 본 발명의 다른 실시예를 도시하는 것으로, 가요성 에폭시 또는 실리콘 접착제에 의해 캡이 없는(capless) CQFP상의 반도체 플립 칩에 접착된 알루미늄 또는 구리 히트 스프레더를 개략적으로 도시한 도면,
도 3은 본 발명의 다른 실시예를 도시하는 것으로, 실리콘 또는 가요성 에폭시 접착제에 의해 CPGA상의 반도체 플립 칩에 접착된 알루미늄 또는 구리 히트 스프레더를 개략적으로 도시한 도면,
도 4는 도 3과 유사하고, 구리 또는 알루미늄 히트 스프레더가 실리콘 또는 가요성 에폭시 접착제에 의해 CBGA 또는 PBGA상의 반도체 플립 칩에 접착되어 있는 본 발명의 다른 실시예를 개략적으로 도시한 도면,
도 5는 본 발명의 다른 실시예를 도시하는 것으로, 실리콘 또는 가요성 에폭시에 의해 테이프 볼 그리드 어레이(TBGA) 패캐지상의 반도체 칩에 접착된 구리 또는 알루미늄 히트 스프레더를 개략적으로 도시한 도면,
도 6은 본 발명의 다른 실시예를 도시하는 것으로, 실리콘 또는 가요성 에폭시 접착제에 의해 유기 캐리어 기판을 구비한 직접 칩 부착 모듈(DCAM)상의 반도체 칩에 접착된 구리 또는 알루미늄 히트 스프레더를 개략적으로 도시한 도면,
도 7은 실리콘 또는 가요성 에폭시 접착제를 이용하여 히트 스프레더를 고전력 밀도 부품의 세라믹 및 실리콘 표면에 접착시킴으로써 제공된 열 성능이 향상된 본 발명의 정보 처리 시스템을 개략적으로 도시한 도면,
도 8은 하측에 장착된 와이어 본드 칩을 갖는 세라믹 TSOP에 가요성 에폭시에 의해 접착된 구리 또는 알루미늄 히트 싱크를 개략적으로 도시한 도면,
도 9는 본 발명의 핀(pin)형 휜(fin)실시예에 대한 도 4의 히트 싱크의 평면도,
도 10은 본 발명의 플레이트형 휜실시예에 대한 도 8의 히트 싱크의 평면도,
도 11은 실리콘 또는 가요성 에폭시 접착제에 의해 TBGA에 접착된 구리 또는 알루미늄의 구멍이 천공된 히트 싱크를 갖는 하측에 장착된 TBGA를 개략적으로 도시한 도면,
도 12는 하측에 장착된 와이어 본드 칩을 갖는 TBGA에 실리콘 또는 가요성 에폭시 접착제에 의해 접착된 벽돌형 히트 스프레더를 개략적으로 도시한 도면,
도 13은 실리콘 또는 가요성 에폭시 접착제를 이용하여 랩형 가요성 기판 모듈상의 플립 칩 및 와이어 본드 칩에 부착된 구리 또는 알루미늄 히트 스프레더를 개략적으로 도시한 도면,
도 14는 가요성 에폭시 또는 실리콘 접착제를 이용하여 히트 싱크를 플립 칩 및 그 플립 칩이 부착되는 세라믹 기판에 직접 결합하는 본 발명의 정보 처리 시스템의 다른 실시예를 개략적으로 도시한 도면.
도면의 주요부분에 대한 부호의 설명
108, 110, 114, 160, 162, 164, 168, 220, 264, 272, 324, 466, 504, 568 : 접착제(에폭시)
118, 165, 224, 246, 270, 320, 440, 468, 502, 540, 640, 670 : 히트 스프레더(히트 싱크)
154, 206, 258, 570, 624 : 접합부
200, 240, 250, 300, 660 : 모듈
120, 166, 226, 244, 274, 322, 366, 370, 372, 410, 416, 444, 470, 508, 542, 630, 644 : 가요성 에폭시 또는 실리콘 접착제
350 : 정보 처리 시스템 378, 380 : 전원장치
600 : 밀폐체
본 발명의 하기의 상세한 설명에 의하면, 당업자는 본 발명을 실행하고 사용하는 것이 가능하고, 그 설명은 본 발명을 실시하기 위한 최상의 방식을 기술하고 있다.
전형적인 실리콘은 리플로우(reflow) 가열 동안에 증발하고 또 주위 표면을 오염시키는 상당한 양의 실록산 화합물(예를 들면, 환상 화합물)을 포함한다. 주위 표면의 오염은 저분자량의 실리콘 화합물(환상 화합물)이 (예를 들어, 열 증발 공정에 의해) 제거되어 있는 실리콘 접착제를 이용하는 것에 의하여 감소될 수 있으며, 그에 따라 오염은 차후의 재가공에 중대한 영향을 미치지 않게 된다. 또한, 히트 싱크를 부품에 부착하고, 회로 기판에 접속하기 전에 고온(200℃ 내지 220℃)에서 베이킹하는 것에 의하여, 상기와 같은 고온 또는 보다 저온에서 후속의 재가공 동안에 오염을 감소시킬 수 있다. 바람직하게는, 리플로우 베이킹 동안에 증발하는 실리콘 화합물의 양은, 전형적인 실리콘 접착제가 경화된 다음에 부품을 제거하고 부품을 교체하기 위해 공융 Pb/Sn 솔더(200℃)를 리플로우시키기에 충분하게 베이킹될 때에 증발하는 양의 10% 이하, 보다 바람직하게는 1% 이하이다. 바람직하게는, 본 발명에 사용되는 경화된 실리콘내의 증발가능한 재료의 양은 전형적인 베이킹되지 않은 실리콘 접착제내의 이러한 재료의 양의 10% 이하, 보다 바람직하게는 1% 이하이다. 바람직하게는, 경화된 실리콘의 어떤 성분도 200℃의 온도까지 증발되지 않고, 그에 따라 접착제내에 작은 공간을 형성하지 않는다.
적절한 실리콘 접착제는 미국 뉴욕 워터포드 허드슨 리버 로드 소재의 제네랄 일렉트릭 캄파니(General Electeic Company)로부터 입수가능한 TC3280G 이다.
전형적인 에폭시는 약 140℃ 내지 150℃의 Tg를 갖지만, 본 발명에 사용되는 가요성 에폭시는 약 25℃ 이하의 Tg, 바람직하게는 10℃ 이하의 Tg, 보다 바람직하게는 0℃ 이하의 Tg를 갖는다. 또한, 전형적인 에폭시는 1,000,000psi 정도의 영률을 갖지만, 본 발명에 사용되는 가요성 에폭시는 약 100,000psi 이하의 영률, 바람직하게는 50,000psi 이하의 영률, 보다 바람직하게는 20,000psi 이하의 영률을 갖는다. ＂Prima-Bond EG 7655＂로 불리는 2성분 가요성 에폭시는 미국 뉴저지주 08648 로렌스빌 프린세스 로드 9 소재의 ＂AI Technologies Inc.＂로부터 입수할 수 있으며, 상기 가요성 에폭시의 Tg는 약 -25℃ 이며, 그의 영률은 약 20,000psi 이하이다. ABLEBOND??P1 - 8971로 불리는 한성분 가요성 에폭시는 미국 캘리포니아주 90221 랜초 도밍그쯔 수잔 로드 20021 소재의 ＂Ablestick Laboratories＂로부터 입수가능하며, 상기 가요성 에폭시의 Tg는 약 5℃ 이며, 그의 영률은 약 50,000psi 이하이다.
플립 칩에 직접 부착하는 것과 같은 온도가 130℃를 초과할 수 있는 보다 고온 응용의 경우에는, 실리콘 접착제가 보다 바람직하며, 히트 싱크를 세라믹 표면에 부착하는 것과 같은 낮은 임계 응용의 경우에는, 가요성 에폭시가 보다 바람직하다. 전자 부품용 하나의 공통 성능 사양은 1,000 시간동안 150℃에서 보존되는 것이다. 본 발명의 가요성 에폭시는 이러한 시험을 피할 수는 없지만, 여전히 박리없이 500psi의 인장 강도를 신뢰성있게 제공할 수 있으며, 실리콘 접착제는 이러한 요구 조건을 만족시킨다.
도 1에서, CQFP 모듈은 세라믹(바람직하게 AlN)의 2개의 미리 성형된 소성 절반부(100, 102)로부터 제조된다. 반도체 칩(106)(바람직하게 실리콘)은 예를 들어 전형적인 다이 부착 에폭시(108)를 사용하여 평탄한 팩(flat pack)의 상측 절반부(100)에 접착되며, 또 이 반도체 칩은 리드 프레임(104)에 와이어 본딩(112)된다. 본드 와이어는 알루미늄 또는 금 도금된 패드사이에 연장되는 금 와이어 또는 보다 통상적으로는 알루미늄 와이어이다. 다음에, 상측 절반부(100)는 예를 들어 전형적인 에폭시(110, 114)를 사용하여 하측 절반부(102)에 접착된다. 공동(cavity)(116)은 통상 비어 있지만, 유전성의 열전도성 포팅 재료(예를 들면 실리콘 그리스)를 함유할 수도 있다. 다음에, 청정 Al 금속 표면을 갖는 알루미늄의 히트 스프레더(heat spreader)(118)는 가요성 에폭시(120)의 박층을 이용하여 세라믹 모듈의 상부에 부착된다.
알루미늄의 표면은 가요성 에폭시와의 접착을 강화시키도록 처리하는 것이 바람직하다. 예를 들면, 표면은 증기 블라스팅(분사)(vapor blasting), 그리트(입자) 블라스팅(grit blasting), 에칭에 의해 거칠게 처리될 수 있거나, 또는 유사한 거친 마무리 가공을 사용하여 알루미늄에 대한 가요성 에폭시의 접착을 강화시킬 수 있다.
AlN의 CTE는 약 4.6ppm/℃이며, 히트 스프레더의 Al의 CTE는 약 23.4ppm/℃ 이므로, 18.8ppm/℃의 CTE 차이가 발생한다. 세라믹의 상부는 비교적 평활한 표면이며, 패키지와 히트 스프레더 사이에서 에폭시의 어떠한 박리 또는 균열이 발생되면, 칩으로부터 열전달의 임계 감소를 야기시킨다. 통상의 공업 시험은 히트 싱크가 접착된 부품을 1,500 사이클 동안 0℃ 내지 100℃의 열 사이클링을 행하고, 400 사이클 동안 -25℃ 내지 125℃의 열 사이클링을 행하며, 또 300 사이클 동안 -40℃ 내지 140℃의 열 사이클링을 행하고, 또는 1,000 시간동안 130℃에서 연속 노출을 행한다. 본 출원인은 가요성 에폭시(예를 들면, Ablestik의 ABLEBOND??P1-8971과 미국 뉴저지주 트랜톤 소재의 A. I. Technology, Inc.의 Prima-Bond EG 7655)가 이러한 시험의 열 사이클링 요건을 만족시킨다는 것을 발견하였다.
선택적으로, 캡(하측 절반부)(102)은 와이어 본드 칩을 보호하도록 밀봉재[에폭시의 피막(glob top)]에 의해 교체될 수 있다. 에폭시는 칩 및 와이어 본드를 바로 덮을 수도 있거나, 또는 모듈이 장착되는 회로 기판으로 연장될 수도 있다. 또한, 상측 절반부(100)의 세라믹을 유리섬유 에폭시와 같은 유기 재료, 또는 구리 및 폴리이미드 포일(foils)의 적층체로 대체할 수 있다.
도 2는 세라믹 커버를 갖지 않는 다른 CQFP(148)를 도시한 것이다. 반도체 플립 칩 다이(150)의 전방측면(하부)은 접합부(154)의 주변 열(perimeter row) 또는 영역 어레이에 의해 단층 장방형 세라믹 칩 캐리어(152)에 부착되며, 상기 접합부는 칩상의 전도성 접점으로부터 캐리어상의 전도성 접점까지 연장되어 있다.
접합부는 C4 접합부이거나, 또는 공융 솔더(eutectic solder)이거나, 또는 고융점의 전기전도성 입자(예를 들면, 은 입자 또는 구리 입자 또는 은 피복된 입자) 또는 과도 액상(transient liquid phase: TLP) 계의 입자로 충전된 열가소성 접착제와 같은 전기전도성 접착제(ECA)의 접합부일 수 있다. 전형적으로, 칩은 배선층의 작은 알루미늄 패드를 노출하는 윈도우(창)(windows)를 갖는 폴리이미드 또는 유리의 층으로 부동화(passivated)된다. 다음에, 윈도우는 크롬층, 구리층 및 알루미늄층을 포함하는 보다 큰 표면의 패드로 덮여진다. C4의 경우, 패드는 솔더 페이스트의 건식 부착 또는 전기도금 또는 스크리닝 및 리플로우(reflow)에 의해서 또는 액체 솔더 주입에 의해서, 고온 솔더(Pb 및 3-15%의 Sn, 보다 바람직하게는 3-10%의 Sn)의 반구체로 덮여진다. C4 범프(bumps)를 갖는 칩은 C4 공정에 의해 세라믹 캐리어 기판상의 구리 패드에 직접 접속될 수도 있다. 이와는 달리, C4 범프는 그 C4 범프 또는 캐리어 패드상에 부착되는 공융 솔더를 이용하여 유기물 피복 캐리어 기판상의 구리 패드에 결합될 수도 있다. 변형예로서, 칩상의 또는 유기물 피복 기판상의 패드는 공융 솔더(예를 들면, Pb 및 35-85%의 Sn, 보다 바람직하게는 약 70%의 Sn)로 범핑될 수도 있다.
TLP 계의 입자는 반응성 금속으로 피복된 귀금속 기재의 입자 또는 귀금속으로 피복된 반응성 금속 기재의 입자이다. 통상의 솔더 계의 금속은 TLP 계를 형성하는데 사용될 수 있다. TLP에 있어서, 피복 금속의 양은 기재 금속에 대해 제한되는데, 재료가 가열될 때, 피복 금속은 기재의 일부와 합금되어 입자를 함께 결합하는 용융된 공융 피막을 형성하지만, 기재가 일정한 온도에서 피막내로 계속 용해될 때 금속 합금의 비율은 피막이 재응고될 때까지 변화한다. 이와는 달리, 칩 범프는 도금, 솔더 주입 또는 데칼(decal)로부터의 전사(transfer)에 의해 부착된 공융 솔더 범프에 의하여 캐리어상의 접점에 부착될 수 있다.
갈매기 날개형 리드선(156)과 같은 리드선은 부품의 2개 또는 그 이상, 바람직하게는 모두 4개의 에지(QFP용)를 따라 구리 패드(158)의 외주 열에 클립 고정되고, 또 기판(159)에의 표면 장착 접속을 위해 납땜된다. 이와는 달리, 리드선의 하단부는 모듈 아래에서 J자 형상으로 구부러질 수 있거나 또는 I자 형상으로 직선 하방으로 향할 수도 있다. 리드선은 37/63중량%의 Pb/Sn과 같은 솔더에 의해 기판(159)상의 금속(예를 들면, 구리)의 패드(170)에 결합된다. 기판은 알루미나 또는 베릴리아와 같은 세라믹이다. 이와는 달리, 기판은 유리섬유 충전 에폭시와 같은 경질의 유기 기판일 수 있거나, 폴리이미드 필름으로 피복된 Covar 또는 Invar 또는 Cu-Invar-Cu와 같은 금속 피복 기판일 수 있거나, 또는 구리 및 폴리이미드의 적층과 같은 가요성 회로 보드 기판일 수도 있다. 칩 접속 접합부(154)는 에폭시(160)로 밀봉되며, 바람직하게는, 리드선 클립 접속부는 에폭시(162)로 밀봉된다. 에폭시 피막(164)은 상부층의 세라믹 회로를 보호하도록[칩의 상부와 동일한 레벨의 공형 피막(conformal coating)을 제공하도록] 도포되는 것이 바람직하다. (양극산화된 알루미늄의) 히트 스프레더(165)는 가요성 에폭시의 접착제(166), 또는 보다 바람직하게는 실리콘 접착제를 이용하여 칩(150)의 배면측에 부착된다. 전형적인 에폭시 또는 보다 바람직하게는 가요성 에폭시로 참조부호(168)에서 히트 스프레더를 공형 피막에 접착시키는 것에 의하여, 칩보다 상당히 큰 풋프린트(footprint)를 갖는 히트 스프레더의 기계적 강도가 향상될 수도 있다. 에폭시로 실리콘 접착제를 밀봉화하면 후속의 재가공 동안에 회로 기판의 오염을 감소시킬 수 있다.
Si 금속의 CTE는 약 2.6ppm/℃ 이며, 히트 스프레더의 Al의 CTE는 약 23.4ppm/℃ 이므로, 20.8ppm/℃의 CTE 차이가 발생한다. 칩의 배면은 매우 평활하므로 기계적 접착력이 약해지며, 칩과 히트 스프레더 사이에서 에폭시의 어떠한 박리가 발생하면 칩으로부터 열전달의 임계 감소를 야기시켜 칩 온도의 과도한 증가 및 고장을 초래한다.
도 3은 CPGA(세라믹 핀 그리드어레이 : ceramic pin grid array) 모듈(200)을 도시한 것이다. 반도체 플립 칩 다이(202)의 전방측면(하부)은 접합부(206)의 주변 열 또는 영역 어레이에 의해 장방형 세라믹 칩 캐리어(204)(도시한 바와 같이 단일 또는 다중층)에 부착된다. 이와는 달리, 기판(214)은 유기물 또는 유기물로 피복된 금속일 수도 있다. 핀(208)의 매트릭스는 기판(214)(예를 들면, 유리섬유 에폭시 또는 구리 폴리이미드 필름의 가요성 적층체)을 통해 연장되는 PTH(도금된 관통구멍 : plated-through-holes)의 양 단부상의 구리 패드(212)에 참조부호(210)에서 유동 납땜(wave soldered) 된다. 접합부(206)는 에폭시(220)로 밀봉되며, 히트 스프레더(224)는 가요성 에폭시 또는 보다 바람직하게는 실리콘의 접착제(226)를 이용하여 칩(202)의 배면측에 부착된다.
도 4는 도 3의 CPGA와 유사한 BGA(볼 그리드 어레이 : ball grid array) 모듈(240)을 도시한 것이다. 기판(242)은 세라믹(CBGA) 또는 플라스틱(PBGA)일 수도 있으며, 또 도시한 바와 같이 단일층 또는 다중층일 수 있다. 다시, 가요성 에폭시 또는 보다 바람직하게는 실리콘의 접착제(244)를 사용하여 히트 싱크(246)를 플립 칩(248)에 부착한다. 이러한 경우에, 히트 싱크는 칩보다 단지 약간 크며, 부착 접착제는 히트 싱크와 공형의 피막사이에서 크게 연장되지 않는다.
도 5는 테이프 볼 그리드 어레이(TBGA) 모듈(250)을 도시한 것이다. 플립 칩(252)의 하부(전방측면)는 가요성 칩 캐리어 기판(256)의 구리 패드(254)에 부착된다. 기판은 하나 또는 그 이상의 패턴화된 구리 필름 및 폴리이미드 필름의 적층체이다. 구리는 폴리이미드상에 건식 부착된 다음에 사진석판술로 패턴화될 수도 있으며, 또는 패턴화된 구리 포일은 건식 폴리이미드 필름에 적층될 수도 있다. 접합부(258)는 C4 공정에 의해서, 패드에 공융 납땜된 C4 범프에 의해서, C4 범프를 금 패드에 열압축 접착하는 것에 의해서, 레이저 용접에 의해서, 또는 SATT(솔더 부착 테이프 기술 : solder attach tape technology)에 의해 형성될 수도 있다. Al, 또는 바람직하게는 니켈(Ni)에 의해 도금된 Cu와 같은 장방형 금속 프레임(262)은 접착제(264)(바람직하게는 에폭시)에 의해 가요성 기판에 부착된다. 히트 스프레더(270)는 접착제(272)(바람직하게는 에폭시)에 의해 금속 프레임(262)에 부착된 평탄한 플레이트이며, 또 가요성 에폭시 또는 보다 바람직하게는 실리콘의 접착제(274)에 의해 칩(252)에 부착된다. 히트 스프레더(270)는 양극산화처리되거나 또는 크롬 전화 피막으로 피복(321)될 수 있는 Al일 수도 있다. 보다 바람직하게는, 히트 스프레더는 크롬산염의 전화(chromate conversion)에 의해 처리될 수 있거나 또는 보다 바람직하게는 Ni로 피복될 수 있는 Cu이다. 니켈 피막은 무전해도금 또는 전기도금에 의해 청정 구리상에 형성될 수 있다.
가요성 에폭시 또는 실리콘의 접착제를 니켈에 결합하기는 어렵다. 그의 결합을 위해 니켈을 처리하기 위한 공정이 개발되었다. 니켈 피막을 이소프로필 알콜내에서 초음파로 세정하며, 고온의 탈이온수로 헹구고, 1 분 내지 10 분 동안 고온의 과산화수소(40℃ 내지 100℃, 보다 바람직하게는 약 70℃ 내지 85℃에서 30% 용액)에 노출시켜 니켈 피막을 습윤성으로 만들고, 탈이온수로 헹구고, 즉시 1 분 내지 2 분 동안 결합제[예를 들면, 1% 내지 5%, 바람직하게는 2% 용액내의 에폭시 실란 또는 아미노 실란(263)]에 노출시켜 접착력을 향상시킨다. 다음에, 결합제는 45 분 내지 90 분동안 60℃ 내지 90℃에서 경화되고, 히트 싱크는 다시 이소프로필 알콜내에서 세정하고 또 탈이온수로 헹군다.
TBGA 모듈(250)은, 구리 패드(282)상에 솔더 페이스트(바람직하게 37/63%의 Pb/Sn)를 부착하고, 페이스트상의 솔더 볼과 함께 기판상에 모듈을 배치하고, 페이스트가 용융되어 솔더(solder)(284)의 접합부를 형성할 때까지 구조를 가열하는 것에 의하여, (상술한 바와 같이 유리섬유 에폭시 또는 가요성 적층체와 같은) 기판(280)에 부착된다. 선택적으로, 볼(259) 및 솔더(284)는 열가소성 물질 또는 열경화성 물질(286)에 의해 밀봉된 ECA로 대체될 수도 있으며, 이것은 패드(282)에 열 및 압력에 의해 부착된다.
Si의 CTE는 약 2.6ppm/℃이며, 히트 스프레더의 Cu의 CTE는 약 17ppm/℃ 이므로, 14.4ppm/℃의 CTE 차이가 발생한다. 다시, 칩의 배면은 매우 평활하므로 기계적 접착력이 약해지며, 칩과 히트 스프레더사이에서 에폭시의 어떠한 박리 또는 균열이 발생하면 칩으로부터 열전달의 임계 감소를 야기시키며, 이것은 칩 온도를 크게 증가시킨다. 이러한 구조가 이들 재료사이의 접합부의 신뢰성을 입증하기 위해서, 1,000 시간 동안 130℃에서 보존되고, 다음에 1,500 사이클 동안 0℃ 내지 100℃의 열 사이클링을 받게 되며, 다음에 400 사이클 동안 -25℃ 내지 125℃의 열 사이클링을 받게 되고, 다음에 300 사이클 동안 -40℃ 내지 140℃의 열 사이클링을 받게 될 때, 통상의 에폭시는 급속히 고장을 일으킨다(박리된다). 본 출원인은 적절하게 처리하면 실리콘 접착제(예를 들면, TC3280G) 또는 가요성 에폭시 접착제(예를 들면 ABLEBOND 8971 및 EG 7655)에 의한 실리콘과 니켈 도금된 구리간의 접합부는 이러한 시험의 열 사이클링 요건을 신뢰성있게 만족시킨다는 것을 발견하였다.
도 6은 직접 칩 부착 모듈(direct chip attach module ; DCAM)(300)을 도시한 것이다. 플립 칩(302)은 다중층 유리섬유 에폭시 기판(304)에 부착된다. 공융 솔더(306)는 칩의 하부상의 고온 솔더 범프(308)(예를 들면, 95/5%의 Pb/Sn 합금)와 기판의 상부 표면상의 구리 패드(310)사이를 접속하기 위해서 [HASL(hot air soldering and leveling), 솔더-온-칩(solder-on-chip), 솔더 주입에 의해서 또는 스테인레스 스틸 데칼로부터의 전사에 의해서] 부착된다.
캐리어 기판상의 구리 패드(312)는 상호접속 구조(도 2 및 도 5에 도시된 바와 같은 유기 회로 기판)상의 구리 패드와 접속하도록 배치된다. 솔더(314)는 리플로우 납땜 부착을 위해 패드(312)상에 제공될 수도 있다. 이와는 달리, 솔더는 회로 기판의 패드상에 제공될 수도 있다. 히트 스프레더(320)는 가요성 에폭시 또는 보다 바람직하게는 실리콘의 접착제(322)를 이용하여 칩(302)의 배면측에 부착된다. 칩의 경계를 상당히 지나 연장되는 히트 스프레더에 대하여는, 에폭시 접착제, 실리콘 접착제 또는 보다 바람직하게는 가요성 에폭시를 이용하여 참조부호(324)에서 히트 스프레더와 기판(304) 사이를 밀봉함으로써 기계적 강도를 개선할 수 있다.
도 7은 본 발명의 정보 처리 시스템(350)의 컴퓨터 네트워크 실시예를 도시한 것이다. 컴퓨터 시스템(352, 354)은 광학 또는 전기신호 케이블(356)에 의해 함께 네트워크화되어 있다. 컴퓨터 시스템(352, 354)은 각기 CPU(중앙 처리장치) 모듈(358, 360) 및 메모리 모듈(362, 364)을 갖고 있다. 이들 모듈은 실리콘 접착제(366 내지 372)를 이용하여 히트 싱크에 부착되어 보다 높은 전력에서 작동할 수 있으므로, 전체 정보 처리 시스템의 성능이 향상된다. 각 컴퓨터 시스템의 모듈은 하나 또는 그 이상의 전기적 상호접속 구조(회로 기판)(374, 376)에 부착된다. 상호접속 구조는 배터리, 트랜스포머, 또는 파워 코드와 같은 전원 장치(378, 380)에 전기적으로 접속되고, 또 디스크 드라이브와 같은 다른 컴퓨터 장치(382) 또는 다른 상호접속 구조에 접속될 수도 있다. 하나 또는 그 이상의 광학 또는 전기 케이블(394) 또는 케이블 커넥터는 상호접속 구조에 부착되어 키보드, 마우스, CRT, 모뎀, 센서, 모터 등과 같은 컴퓨터 주변 장치(396)에 데이터 입력 및 출력을 제공한다.
모듈(362, 386)은 동일한 알루미늄 또는 구리 히트 싱크를 공유한다. 실리콘 접착제의 높은 유연성(compliance)에 의하여, 에폭시 회로 기판(374)의 CTE와 알루미늄 또는 구리 히트 싱크 플레이트(388)의 CTE간의 실질적인 차이와 관계없이, 다수의 부품이 히트 싱크를 공유하는 것이 가능하다.
도 8은 단일층 세라믹 캐리어 기판(404)에 클립 고정된 J자형 리드선(402)을 구비한 표면 장착 부품(400)을 도시한 것이다. 와이어 본드 칩(406)은 실리콘 또는 가요성 에폭시의 접착제(410)에 의해 기판(404)의 하측면(408)상에 기계적으로 접속된다. 와이어 본드 칩은 캐리어 기판의 하측면상의 배선층의 일부인 와이어 본드 패드(416)와 칩상의 와이어 본드 패드(414) 사이에 연장되는 와이어 본드 와이어(412)에 의해서 캐리어 기판에 전기적으로 접속되어 있다. J자형 리드선은 솔더(420)에 의해서 배선층의 패드(418)에 접속된다.
표면 장착 부품(400)은 회로 기판(422)에 부착되는데, 상기 회로 기판(422)은 은 또는 구리 입자로 충전된 실리콘 고무 또는 가요성 에폭시의 전기전도성 접착제(426)에 의해 경질 유기 회로 기판(428)에 접속된 알루미늄 접지 및 차폐 플레이트(424)를 포함한다. 전도성 비아(via)(430)는 회로 기판의 상부 배선층과 하부 배선층 사이를 접속한다.
히트 싱크(440)는 실리콘 또는 가요성 에폭시의 접착제(444)에 의해 캐리어 기판의 세라믹 상부 표면(442)에 접속된다.
도 9는 핀(pin)(450)의 그리드 어레이를 구비한 도 4의 히트 싱크(246)의 평면도이다. 핀(pin)은 그 핀을 제조하기 위해 휜형 히트 싱크(fin type heat sink)를 압출하여 그 휜(fin)을 가로질러 기계가공함으로써 형성될 수도 있다. 선택적으로, 핀은 성형 또는 주조될 수 있다. 도 10은 플레이트형 휜 히트 싱크 실시예에 대한 도 8의 히트 싱크(440)의 평면도이다. 휜(452)은 알루미늄 또는 구리의 두꺼운 플레이트로부터 기계가공될 수도 있으며, 또는 알루미늄 또는 구리로 압출 또는 성형될 수도 있다.
도 11은 TBGA 모듈의 다른 실시예를 도시한 것이다. 이러한 특정 실시예에 있어서, 플립 칩(460)은 가요성 회로 기판(462)의 하부에 접속된다. 구리 또는 알루미늄의 프레임(464)은 점착성의 에폭시 테이프와 같은 접착제(466)에 의해서 가요성 회로 기판에 적층된다. 히트 싱크(468)는 접착제(470)에 의해서 프레임에 결합된다. 열전도성 입자로 충전된 실리콘 접착제와 같은 포팅 재료(potting material)(472)는 플립 칩과 반대측의 가요성 회로 기판 표면(474)과 히트 싱크(468)사이로 연장된다.
히트 싱크(468)는 두꺼운 플레이트를 포함하며, 상기 플레이트는 그 플레이트의 중앙 평면을 따라 다수의 평행한 관통구멍(2)을 구비하여, 공기의 순환이 그 플레이트를 통해 이루어지는 것을 허용한다. 상기 다수의 관통구멍은 모두 동일한 방향으로 연장될 수 있으며, 또는 2개의 수직방향의 각각으로 연장될 수 있다. 상기 관통구멍은 드릴링 또는 성형에 의해서 또는 압출에 의해서 형성될 수 있다. 도 12에는 또한 기판을 관통한 윈도우(507)가 도시되어 있다.
도 12는 가요성 회로 기판(500)이 건식 접착제 필름과 같은 접착제(504)를 이용하여 벽돌형 히트 스프레더(502)에 직접 적층된 다른 TBGA 모듈을 도시한 것이다. 이 히트 스프레더(502)는 인베스트먼트 주조(investment casting), 성형 또는 압출에 의해서 제조될 수 있다. 와이어 본드 칩(506)은 가요성 에폭시 또는 실리콘 고무의 접착제(508)에 의해서 히트 싱크(스프레더)에 접착된다.
도 13은 가요성 회로 기판(520)이 베이스(base)(522)의 주위에 적층되어 있는 다중 칩 모듈을 도시한 것이다. 가요성 회로 기판(520)은 단일의 배선 기판을 포함하며, 이 배선 기판의 양측에는 모듈 접속 패드용 윈도우를 갖는 유기 필름에 의해 덮혀진다. 가요성 회로 기판의 노출된 모듈 패드(524)는 경질 또는 가요성 유기 회로 기판의 표면(528)상의 접점 패드(526)에 납땜된다. 바람직하게는, 모듈은 이중대칭형이며, 모듈 패드는 통상의 4각형 평탄한 팩과 동일한 패턴으로 접점 패드에 접속된다. 히트 스프레더(540)는 열전도성 접착제(542)에 의해 모듈에 열접속된다. 히트 스프레더는 회로 기판의 표면(528)에 또한 부착된 다른 모듈(도시하지 않음)로 연장된다. 이러한 구성에 있어서, 히트 싱크의 CTE가 유기 회로 기판의 CTE와 일치하지 않기 때문에, 실리콘 접착제가 바람직하다. 플립 칩(544, 546)은 납땜된 접합부(570)상의 열 응력을 감소시키기 위해 에폭시(568)로 밀봉된다.
도 14는 본 발명의 정보 처리 시스템의 다른 실시예를 도시한 것으로, 히트 스프레더는 가요성 에폭시 및 실리콘 고무를 이용하여 세라믹 및 반도체 표면에 결합된다. 본 실시예에 있어서, 밀폐체(600)는 수직 회로 기판(602, 603) 및 수평 머더 기판(604)을 수용한다. 정보 처리 시스템은 머더 기판(604)상에, CPU를 규정하는 모듈(606), RAM 모듈(607), ROM 모듈(608) 및 I/O 프로세서 모듈(609)을 포함한다. 이와는 달리, 이러한 모듈중 하나 또는 그 이상의 모듈이 다른 회로 기판(602, 603)상에 배치될 수도 있다. 버스(610)는 정보 처리 시스템의 모든 회로 기판을 함께 접속한다. 전원장치(P/S)(612)는 DC 전력을 머더 기판에 제공하며, 상기 머더 기판은 전력을 버스(610)를 통해 다른 기판에 공급한다. 이러한 점에서, 당업자는 도시된 모듈에 있어서 본 발명의 잠재적인 사용을 이해할 수 있을 것이다.
모듈(620)은 공융 솔더 접합부(624)를 이용하여 회로 기판(602)에 접속된 세라믹 또는 바람직하게는 유기 배선 기판(622)을 포함한다. 구멍이 형성된 히트 싱크(626)는 실리콘 접착제(630)에 의해서 밀봉된 플립 칩(628)에 결합된다. 휜 히트 싱크(640)는 가요성 에폭시(644)에 의해서 밀봉된 플립 칩(642)에 결합된다. 세라믹 칼럼 그리드 어레이(ceramic column grid array ; CCGA) 모듈(660)은 하부 패드를 갖는 세라믹 기판(662)를 포함하며, 상기 하부 패드에는 고융점 솔더의 칼럼(664)이 공융 솔더로 용접 또는 납땜된다. 밀봉된 플립 칩(666)은 공형의 피막에 의해 둘러싸여 있고, 실리콘 고무 접착제(668)의 층은 플립 칩(666)과 히트 싱크(670) 사이를 접속한다.
본 발명은 장치 및 방법의 바람직한 실시예를 참조하여 상세하게 설명하였지만, 당업자는 다양한 변경이 본 발명의 정신 및 범위를 벗어남이 없이 이루어질 수 있음을 이해할 것이다.
가요성 에폭시 또는 실리콘의 접착제를 사용하여 히트 스프레더(히트 싱크)를 반도체 플립 칩 또는 칩 캐리어 표면의 배면측에 직접 신뢰성있게 부착할 수 있으며, 또 실리콘 접착제를 이용함으로써 주위 표면의 오염을 수용가능한 수준까지 감소시킬 수 있다.

Claims (27)

  1. 칩 캐리어 모듈(chip carrier modules)을 제조하는 방법에 있어서,
    ① 배선 표면(wiring surfaces)을 제공하는 단계와,
    ② 반도체 칩의 제 1 표면을 접속의 패턴을 갖는 상기 배선 표면에 전기적으로 접속하는 단계와,
    ③ 상기 반도체 칩과 각각의 상기 전기 접속 패턴의 주위의 상기 배선 표면 사이의 공간을 유기 재료(organic material)로 밀봉하는 단계와,
    ④ 상기 반도체 칩의 제 2 표면과 히트 싱크(heat sinks) 사이에 완전히 경화되지 않은 실리콘 접착제(silicone adhesive)를 부착하는 단계와,
    ⑤ 상기 히트 싱크와 각각의 상기 반도체 칩을 함께 압축하는 단계와,
    ⑥ 가열하여 상기 실리콘 접착제를 경화시켜 상기 반도체 칩과 상기 히트 싱크를 직접 부착하는 단계를 포함하는
    칩 캐리어 모듈의 제조방법.
  2. 칩 캐리어 모듈을 제조하는 방법에 있어서,
    ① 배선 표면과 부착 표면 및 배선 기판을 관통하는 윈도우를 구비한 배선 기판을 제공하는 단계와,
    ② 상기 부착 표면과 금속 히트 싱크 사이에 제 1 유기 접착제를 부착하는 단계와,
    ③ 상기 히트 싱크와 각각의 상기 부착 표면을 함께 압축하는 단계와,
    ④ 가열하여 상기 제 1 유기 접착제를 경화시키는 단계와,
    ⑤ 각각의 상기 윈도우에서 반도체 칩의 배면과 상기 히트 싱크 사이에 완전히 경화되지 않은 실리콘 접착제를 부착하는 단계와,
    ⑥ 상기 히트 싱크와 각각의 상기 반도체 칩을 함께 압축하는 단계와,
    ⑦ 가열하여 상기 실리콘 접착제를 경화시켜 상기 히트 싱크와 상기 반도체 칩을 직접 부착하는 단계와,
    ⑧ 상기 윈도우에서 상기 히트 싱크에 접착된 상기 반도체 칩의 전방 표면상의 와이어 본드 패드와 상기 윈도우 주위의 배선 표면상의 와이어 본드 패드 사이에 본드 와이어를 접속하는 단계와,
    ⑨ 상기 본딩 와이어 및 상기 반도체 칩의 전방 표면을 유기 재료로 밀봉하는 단계를 포함하는
    칩 캐리어 모듈의 제조방법.
  3. 칩 캐리어 모듈에 있어서,
    ① 금속화된 세라믹 기판을 포함하며, 배선 표면상에 금속 접속 패드를 갖는 전기 커넥터의 패턴을 포함하는 배선 표면과,
    ② 상기 배선 표면상의 전기 커넥터의 패턴과 거울상의 패턴(mirror image pattern)을 이루는 전기 커넥터의 패턴에 의해서 상기 배선 표면에 전기적으로 접속되는 제 1 표면과, 상기 제 1 표면의 반대측에 있는 제 2 표면을 구비한 반도체 칩과,
    ③ 상기 반도체 칩과 상기 전기 커넥터의 패턴 주위의 상기 배선 표면사이의 공간을 충전하는 에폭시를 포함하는 밀봉재와,
    ④ 구리 합금을 포함하며, 아미노 실란 또는 에폭시 실란 결합제로 피복된 니켈 도금 접속 표면을 구비한 히트 싱크와,
    ⑤ 상기 반도체 칩의 제 2 표면과 상기 히트 싱크 사이에 완전히 경화되지 않은 상태로 2 내지 4밀(mil) 두께의 층으로 부착된 실리콘 접착제와,
    ⑥ 상기 반도체 칩상의 금속 접속 패드와 상기 배선 표면상의 금속 접속 패드 사이에 연장되는 솔더 접합부와,
    ⑦ 상기 배선 표면상의 전기 커넥터의 각각의 패턴에 접속된 추가 반도체 칩과,
    ⑧ 상기 추가 반도체 칩과 상기 히트 싱크 사이에 접속된 실리콘 접착제를 포함하며,
    상기 반도체 칩은 플립 칩이고, 상기 플립 칩의 전방 표면이 부착되는 상기 전기 커넥터의 패턴은 영역 어레이이며,
    상기 칩 캐리어 모듈은 상기 플립 칩 주위의 상기 배선 표면상에 대략 상기 플립 칩의 배면의 레벨까지 부착된 에폭시의 공형 피막과, 상기 히트 싱크와 상기 공형 피막 사이의 상기 반도체 칩 주위의 공간을 충전하는 실리콘 접착제를 더 포함하고,
    상기 실리콘 접착제는 알루미나 세라믹의 입자 및 알루미늄 금속의 입자로 충전된 한성분의 실리콘 접착제인
    칩 캐리어 모듈.
  4. 제 3 항에 있어서,
    상기 배선 표면은 가요성 회로 기판의 표면이며,
    상기 가요성 회로 기판은 유기 유전성 필름의 2개 이상의 층에 의해 분리되고 덮여진 금속 필름의 하나 이상의 배선층을 포함하고, 상기 유기 유전성 필름 층은 상기 배선층의 금속 패드를 노출시키는 윈도우를 가지며,
    상기 칩 캐리어 모듈은 상기 배선 표면과 상기 히트 싱크사이의 상기 반도체 칩 주위의 공간을 충전하는 에폭시 접착제를 더 포함하고,
    상기 에폭시 접착제는 가요성 에폭시이며,
    상기 히트 싱크는 알루미늄을 포함하며,
    상기 알루미늄 히트 싱크의 접속 표면은 양극산화되어 있는
    칩 캐리어 모듈.
  5. 제 3 항에 있어서,
    상기 배선 표면은 세라믹 기판의 금속화된 표면이며,
    상기 히트 싱크는 거칠게 처리된 알루미늄 금속 접속 표면을 포함하는
    칩 캐리어 모듈.
  6. 제 3 항에 있어서,
    상기 히트 싱크는 크롬산염의 전화 피막으로 피복된 알루미늄 금속 접속 표면을 포함하는
    칩 캐리어 모듈.
  7. 칩 캐리어 모듈에 있어서,
    ① 전기 커넥터의 패턴을 갖는 배선 표면과,
    ② 상기 배선 표면상의 패턴에 대해 전기 커넥터의 거울상의 패턴을 갖는 제 1 표면을 구비한 반도체 칩과,
    ③ 상기 배선 표면의 전기 커넥터의 패턴과 상기 제 1 표면의 전기 커넥터의 패턴 사이에 연장되는 전기 접속 접합부와,
    ④ 상기 전기 접속 접합부의 주위에서 상기 반도체 칩과 상기 배선 표면 사이에 있는 유기 밀봉재와,
    ⑤ 상기 반도체 칩의 제 2 표면과 히트 스프레더 사이를 접속하고, 25℃ 이하의 유리 전이 온도와 25℃에서 100,000psi 이하의 영률을 갖는 가요성 에폭시를 포함하는
    칩 캐리어 모듈.
  8. 제 7 항에 있어서,
    상기 배선 표면은 가요성 회로 기판의 표면이며, 상기 가요성 회로 기판은 금속 패드와 상기 금속 패드에 접속된 도체를 구비한 패턴화된 금속 필름의 하나 이상의 배선층과, 상기 금속 필름을 분리하고 덮는 유기 유전성 필름의 2개 이상의 층을 포함하고, 상기 배선 표면을 덮는 상기 유전성 필름층중 하나내의 윈도우가 하나 이상의 상기 금속 패드를 노출시키며,
    상기 배선 표면과 상기 히트 스프레더 사이의 상기 반도체 칩 주위에 있는 공간이 에폭시 접착제로 충전되고,
    상기 히트 스프레더는 알루미늄을 포함하며,
    상기 알루미늄 히트 스프레더의 접속 표면은 양극산화되어 있는
    칩 캐리어 모듈.
  9. 제 7 항에 있어서,
    상기 배선 표면은 세라믹 기판의 금속화된 표면이며,
    상기 히트 스프레더는 알루미늄을 포함하고,
    상기 스프레더의 알루미늄 접속 표면은 거칠게 처리되어 있는
    칩 캐리어 모듈.
  10. 제 7 항에 있어서,
    상기 히트 스프레더는 알루미늄을 포함하고,
    상기 알루미늄 히트 스프레더의 접속 표면은 크롬산염의 전화에 의해 피복되어 있는
    칩 캐리어 모듈.
  11. 칩 캐리어 모듈에 있어서,
    ① 전기 커넥터의 패턴을 구비하며, 직조된 유리섬유 직물을 갖는 축방향 강화 섬유로 충전된 에폭시를 포함하는 경질의 유기 기판의 표면인 배선 표면과,
    ② 상기 배선 표면상의 패턴에 대해 전기 커넥터의 거울상의 패턴을 갖는 제 1 표면을 구비한 반도체 칩과,
    ③ 상기 배선 표면의 전기 커넥터의 패턴과 상기 제 1 표면의 전기 커넥터의 패턴 사이에 연장되는 전기 전도성의 열가소성 접속체를 구비한 전기 접속 접합부와,
    ④ 상기 전기 접속 접합부의 주위에서 상기 반도체 칩과 상기 배선 표면 사이에 있는 유전성의 열가소성 접착제를 포함하는 유기 밀봉재와,
    ⑤ 상기 반도체 칩의 제 2 표면과 히트 스프레더 사이를 접속하는 가요성 에폭시━상기 히트 스프레더는 구리를 포함하며, 상기 히트 스프레더의 접속 표면은 크롬으로 피복됨━와,
    ⑥ 상기 히트 스프레더와 상기 배선 표면 사이의 공간을 충전하는 가요성 에폭시 접착제를 포함하는
    칩 캐리어 모듈.
  12. 제 11 항에 있어서,
    상기 배선 표면은 가요성 회로 기판의 표면이며, 상기 가요성 회로 기판은 금속 패드와 상기 금속 패드에 접속된 도체를 구비한 패턴화된 금속 필름의 하나 이상의 배선층과, 상기 금속 필름을 분리하고 덮는 유기 유전성 필름의 2개 이상의 층을 포함하고, 상기 배선 표면을 덮는 상기 유기 유전성 필름 층중 하나내의 윈도우가 하나 이상의 상기 금속 패드를 노출시키며,
    상기 배선 표면과 상기 히트 스프레더 사이의 상기 반도체 칩 주위에 있는 공간이 에폭시 접착제로 충전되고,
    상기 히트 스프레더는 알루미늄을 포함하며,
    상기 알루미늄 히트 스프레더의 접속 표면은 양극산화되어 있는
    칩 캐리어 모듈.
  13. 제 11 항에 있어서,
    상기 배선 표면은 세라믹 기판의 금속화된 표면이며,
    상기 히트 스프레더는 알루미늄을 포함하고,
    상기 히트 스프레더의 알루미늄 접속 표면은 거칠게 처리되어 있는
    칩 캐리어 모듈.
  14. 제 11 항에 있어서,
    상기 히트 스프레더는 알루미늄을 포함하고,
    상기 알루미늄 히트 스프레더의 접속 표면은 크롬산염의 전화에 의해서 피복되어 있는
    칩 캐리어 모듈.
  15. 칩 캐리어 모듈에 있어서,
    ① 전기 커넥터의 하나 이상의 패턴을 구비하며, 직조된 유리섬유 직물을 갖는 축방향 강화 섬유로 충전된 에폭시를 포함하는 경질의 유기 기판의 표면인 배선 표면과,
    ② 상기 전기 커넥터의 패턴중 하나에 의해 상기 배선 표면에 전기적으로 접속되는 제 1 표면과, 상기 제 1 표면의 반대측에 있는 제 2 표면을 구비한 반도체 칩과,
    ③ 상기 반도체 칩과 상기 전기 커넥터 주위의 상기 배선 표면 사이의 공간을 충전하는 유기재료를 갖는 유전성의 열가소성 접착제를 포함하는 밀봉재와,
    ④ 구리 합금을 포함하고, 크롬으로 피복된 접속 표면을 구비한 히트 싱크와,
    ⑤ 상기 반도체 칩의 주위의 공간을 충전하도록 상기 반도체 칩의 제 2 표면과 상기 히트 싱크 사이에 완전히 경화되지 않은 상태로 부착된 실리콘 접착제와,
    ⑥ 상기 반도체 칩과 상기 배선 표면상의 전기 커넥터 사이에 연장되는 전기 전도성의 열가소성 접착제의 접합부를 포함하는
    칩 캐리어 모듈.
  16. 제 15 항에 있어서,
    상기 배선 표면은 가요성 회로 기판의 표면이며,
    상기 가요성 회로 기판은 유기 유전성 필름의 2개 이상의 층에 의해서 분리되고 덮여진 금속 필름의 하나 이상의 배선층을 포함하고, 상기 유기 유전성 필름 층은 상기 배선층의 금속 패드를 노출시키는 윈도우를 가지며,
    상기 칩 캐리어 모듈은 상기 배선 표면과 상기 히트 싱크 사이의 상기 반도체 칩 주위의 공간을 충전하는 에폭시 접착제를 더 포함하고,
    상기 에폭시 접착제는 가요성 에폭시이며,
    상기 히트 싱크는 알루미늄을 포함하고,
    상기 알루미늄 히트 싱크의 접속 표면은 양극산화되어 있는
    칩 캐리어 모듈.
  17. 제 15 항에 있어서,
    상기 배선 표면은 세라믹 기판의 금속화된 표면이며,
    상기 히트 싱크는 거칠게 처리된 알루미늄 금속 접속 표면을 포함하는
    칩 캐리어 모듈.
  18. 제 15 항에 있어서,
    상기 히트 싱크는 크롬산염의 피막으로 피복된 알루미늄 금속 접속 표면을 포함하는
    칩 캐리어 모듈.
  19. 제 1 항에 있어서,
    상기 반도체 칩 주위의 상기 배선 표면상에 대략 상기 반도체 칩의 레벨까지 에폭시의 공형 피막을 부착하는 단계를 더 포함하는
    칩 캐리어 모듈의 제조방법.
  20. 제 19 항에 있어서,
    상기 실리콘 접착제의 부착 단계는 상기 반도체 칩의 주위에서 상기 히트 싱크와 상기 공형 피막 사이에 상기 실리콘 접착제를 부착하는 단계를 포함하는
    칩 캐리어 모듈의 제조방법.
  21. 제 1 항에 있어서,
    상기 히트 싱크용 구리 합금을 선택하는 단계를 더 포함하는
    칩 캐리어 모듈의 제조방법.
  22. 제 1 항에 있어서,
    상기 히트 싱크의 접속 표면을 니켈로 도금하는 단계를 더 포함하는
    칩 캐리어 모듈의 제조방법.
  23. 제 1 항에 있어서,
    상기 히트 싱크용 구리 합금을 선택하는 단계와,
    상기 구리 히트 싱크의 접속 표면을 크롬으로 피복하는 단계를 더 포함하는
    칩 캐리어 모듈의 제조방법.
  24. 제 1 항에 있어서,
    상기 히트 싱크용 알루미늄 합금을 선택하는 단계를 더 포함하는
    칩 캐리어 모듈의 제조방법.
  25. 제 24 항에 있어서,
    상기 알루미늄 히트 싱크의 접속 표면을 양극산화하는 단계를 더 포함하는
    칩 캐리어 모듈의 제조방법.
  26. 제 24 항에 있어서,
    상기 알루미늄 히트 싱크의 접속 표면을 거칠게 처리하는 단계를 더 포함하는
    칩 캐리어 모듈의 제조방법.
  27. 제 24 항에 있어서,
    상기 알루미늄 히트 싱크의 접속 표면을 크롬산염의 전화로 피복하는 단계를 더 포함하는
    칩 캐리어 모듈의 제조방법.
KR1019970015491A 1996-06-28 1997-04-25 칩캐리어모듈및그의제조방법 KR100268205B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/672,875 1996-06-28
US08/672,875 US5847929A (en) 1996-06-28 1996-06-28 Attaching heat sinks directly to flip chips and ceramic chip carriers

Publications (2)

Publication Number Publication Date
KR980006192A KR980006192A (ko) 1998-03-30
KR100268205B1 true KR100268205B1 (ko) 2000-10-16

Family

ID=24700379

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970015491A KR100268205B1 (ko) 1996-06-28 1997-04-25 칩캐리어모듈및그의제조방법

Country Status (5)

Country Link
US (3) US5847929A (ko)
EP (1) EP0817253A3 (ko)
JP (1) JP3201975B2 (ko)
KR (1) KR100268205B1 (ko)
TW (1) TW380360B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200029038A (ko) * 2017-10-24 2020-03-17 엔지케이 인슐레이터 엘티디 웨이퍼 배치대 및 그 제조법

Families Citing this family (176)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3094069B2 (ja) * 1993-12-24 2000-10-03 日本特殊陶業株式会社 セラミックパッケージ本体の製造方法
US5688716A (en) * 1994-07-07 1997-11-18 Tessera, Inc. Fan-out semiconductor chip assembly
US6848173B2 (en) * 1994-07-07 2005-02-01 Tessera, Inc. Microelectric packages having deformed bonded leads and methods therefor
US6002177A (en) * 1995-12-27 1999-12-14 International Business Machines Corporation High density integrated circuit packaging with chip stacking and via interconnections
US5802707A (en) * 1996-03-28 1998-09-08 Intel Corporation Controlled bondline thickness attachment mechanism
US5847929A (en) 1996-06-28 1998-12-08 International Business Machines Corporation Attaching heat sinks directly to flip chips and ceramic chip carriers
US5786635A (en) * 1996-12-16 1998-07-28 International Business Machines Corporation Electronic package with compressible heatsink structure
US6551857B2 (en) * 1997-04-04 2003-04-22 Elm Technology Corporation Three dimensional structure integrated circuits
US6403882B1 (en) * 1997-06-30 2002-06-11 International Business Machines Corporation Protective cover plate for flip chip assembly backside
KR100320983B1 (ko) * 1997-08-22 2002-06-20 포만 제프리 엘 칩조립체및직접적인개방열전도성경로의제공방법
US6740960B1 (en) * 1997-10-31 2004-05-25 Micron Technology, Inc. Semiconductor package including flex circuit, interconnects and dense array external contacts
US6539286B1 (en) * 1998-01-26 2003-03-25 Micron Technology, Inc. Fluid level sensor
US6114190A (en) * 1998-04-14 2000-09-05 Micron Technology, Inc. Method of forming heat sink and semiconductor chip assemblies
TW366548B (en) * 1998-04-18 1999-08-11 United Microelectronics Corp Trench bump block and the application of the same
JP3147087B2 (ja) * 1998-06-17 2001-03-19 日本電気株式会社 積層型半導体装置放熱構造
US6409859B1 (en) * 1998-06-30 2002-06-25 Amerasia International Technology, Inc. Method of making a laminated adhesive lid, as for an Electronic device
US6111314A (en) * 1998-08-26 2000-08-29 International Business Machines Corporation Thermal cap with embedded particles
US6117797A (en) 1998-09-03 2000-09-12 Micron Technology, Inc. Attachment method for heat sinks and devices involving removal of misplaced encapsulant
US6092926A (en) * 1998-09-17 2000-07-25 International Business Machines Corporation Thermal monitoring system for semiconductor devices
US6255140B1 (en) * 1998-10-19 2001-07-03 Industrial Technology Research Institute Flip chip chip-scale package
US6168976B1 (en) * 1999-01-06 2001-01-02 Intel Corporation Socketable BGA package
US6197619B1 (en) * 1999-01-28 2001-03-06 International Business Machines Corporation Method for reinforcing a semiconductor device to prevent cracking
US6531771B1 (en) 1999-04-20 2003-03-11 Tyco Electronics Corporation Dissipation of heat from a circuit board having bare silicon chips mounted thereon
US6162663A (en) * 1999-04-20 2000-12-19 Schoenstein; Paul G. Dissipation of heat from a circuit board having bare silicon chips mounted thereon
DE19920593B4 (de) 1999-05-05 2006-07-13 Assa Abloy Identification Technology Group Ab Chipträger für ein Chipmodul und Verfahren zur Herstellung des Chipmoduls
US6219238B1 (en) 1999-05-10 2001-04-17 International Business Machines Corporation Structure for removably attaching a heat sink to surface mount packages
US6717819B1 (en) * 1999-06-01 2004-04-06 Amerasia International Technology, Inc. Solderable flexible adhesive interposer as for an electronic package, and method for making same
JP3277996B2 (ja) * 1999-06-07 2002-04-22 日本電気株式会社 回路装置、その製造方法
US6387732B1 (en) 1999-06-18 2002-05-14 Micron Technology, Inc. Methods of attaching a semiconductor chip to a leadframe with a footprint of about the same size as the chip and packages formed thereby
US6369452B1 (en) * 1999-07-27 2002-04-09 International Business Machines Corporation Cap attach surface modification for improved adhesion
US6255143B1 (en) * 1999-08-04 2001-07-03 St. Assembly Test Services Pte Ltd. Flip chip thermally enhanced ball grid array
JP3414342B2 (ja) * 1999-11-25 2003-06-09 日本電気株式会社 集積回路チップの実装構造および実装方法
US6338196B1 (en) 1999-12-15 2002-01-15 Auer Precision Company, Inc Method of forming heat sinks having fully anodized surfaces
JP3471690B2 (ja) * 1999-12-16 2003-12-02 沖電気工業株式会社 半導体素子の実装方法
WO2001047013A1 (en) * 1999-12-21 2001-06-28 Advanced Micro Devices, Inc. Organic packages with solders for reliable flip chip connections
US6492202B1 (en) * 1999-12-28 2002-12-10 Motorola, Inc. Method of assembling components onto a circuit board
US6982192B1 (en) * 1999-12-30 2006-01-03 Intel Corporation High performance thermal interface curing process for organic flip chip packages
US6229207B1 (en) 2000-01-13 2001-05-08 Advanced Micro Devices, Inc. Organic pin grid array flip chip carrier package
US6342730B1 (en) * 2000-01-28 2002-01-29 Advanced Semiconductor Engineering, Inc. Low-pin-count chip package and manufacturing method thereof
EP1122780A3 (en) * 2000-01-31 2004-01-02 Ngk Insulators, Ltd. Laminated radiation member, power semiconductor apparatus and method for producing the same
JP2001227902A (ja) * 2000-02-16 2001-08-24 Mitsubishi Electric Corp 半導体装置
US6763881B1 (en) * 2000-02-18 2004-07-20 Agilent Technologies, Inc. Thermally matched gradient heat sink
US6396700B1 (en) * 2000-06-29 2002-05-28 International Business Machines Corporation Thermal spreader and interface assembly for heat generating component of an electronic device
JP2002033411A (ja) * 2000-07-13 2002-01-31 Nec Corp ヒートスプレッダ付き半導体装置及びその製造方法
US6403401B1 (en) * 2000-08-14 2002-06-11 St Assembly Test Services Pte Ltd Heat spreader hole pin 1 identifier
US6490162B2 (en) * 2000-08-24 2002-12-03 International Rectifier Corporation Heatsink retainer
US6278613B1 (en) 2000-09-27 2001-08-21 St Assembly Test Services Pte Ltd Copper pads for heat spreader attach
JP3634735B2 (ja) * 2000-10-05 2005-03-30 三洋電機株式会社 半導体装置および半導体モジュール
US6586279B1 (en) * 2000-11-17 2003-07-01 Sun Microsystems, Inc. Method of integrating a heat spreader and a semiconductor, and package formed thereby
US6644983B2 (en) 2001-02-09 2003-11-11 International Business Machines Corporation Contact assembly, connector assembly utilizing same, and electronic assembly
TW535936U (en) * 2001-02-27 2003-06-01 Quanta Comp Inc Stabilizing sheet of heat sink
US6610560B2 (en) * 2001-05-11 2003-08-26 Siliconware Precision Industries Co., Ltd. Chip-on-chip based multi-chip module with molded underfill and method of fabricating the same
US6765806B1 (en) * 2001-06-12 2004-07-20 Lsi Logic Corporation Composition with EMC shielding characteristics
US6914786B1 (en) * 2001-06-14 2005-07-05 Lsi Logic Corporation Converter device
US6683375B2 (en) * 2001-06-15 2004-01-27 Fairchild Semiconductor Corporation Semiconductor die including conductive columns
US7215022B2 (en) * 2001-06-21 2007-05-08 Ati Technologies Inc. Multi-die module
US6734552B2 (en) 2001-07-11 2004-05-11 Asat Limited Enhanced thermal dissipation integrated circuit package
US7015072B2 (en) 2001-07-11 2006-03-21 Asat Limited Method of manufacturing an enhanced thermal dissipation integrated circuit package
JP3580293B2 (ja) * 2002-03-26 2004-10-20 株式会社デンソー 半導体装置の製造方法
US7145254B2 (en) * 2001-07-26 2006-12-05 Denso Corporation Transfer-molded power device and method for manufacturing transfer-molded power device
US6563198B1 (en) 2001-08-01 2003-05-13 Lsi Logic Corporation Adhesive pad having EMC shielding characteristics
US6458626B1 (en) * 2001-08-03 2002-10-01 Siliconware Precision Industries Co., Ltd. Fabricating method for semiconductor package
US7126218B1 (en) * 2001-08-07 2006-10-24 Amkor Technology, Inc. Embedded heat spreader ball grid array
US6748350B2 (en) * 2001-09-27 2004-06-08 Intel Corporation Method to compensate for stress between heat spreader and thermal interface material
US6979894B1 (en) 2001-09-27 2005-12-27 Marvell International Ltd. Integrated chip package having intermediate substrate
US6627978B2 (en) * 2001-09-28 2003-09-30 Intel Corporation Chip package enabling increased input/output density
US6737750B1 (en) 2001-12-07 2004-05-18 Amkor Technology, Inc. Structures for improving heat dissipation in stacked semiconductor packages
US6661102B1 (en) * 2002-01-18 2003-12-09 Advance Micro Devices, Inc. Semiconductor packaging apparatus for controlling die attach fillet height to reduce die shear stress
US6804118B2 (en) * 2002-03-15 2004-10-12 Delphi Technologies, Inc. Thermal dissipation assembly for electronic components
US20030178719A1 (en) * 2002-03-22 2003-09-25 Combs Edward G. Enhanced thermal dissipation integrated circuit package and method of manufacturing enhanced thermal dissipation integrated circuit package
US6534859B1 (en) * 2002-04-05 2003-03-18 St. Assembly Test Services Ltd. Semiconductor package having heat sink attached to pre-molded cavities and method for creating the package
US6706563B2 (en) 2002-04-10 2004-03-16 St Assembly Test Services Pte Ltd Heat spreader interconnect methodology for thermally enhanced PBGA packages
US6829264B2 (en) * 2002-05-10 2004-12-07 Intel Corporation Laser frequency aging compensation
US6853068B1 (en) 2002-05-22 2005-02-08 Volterra Semiconductor Corporation Heatsinking and packaging of integrated circuit chips
US6835592B2 (en) * 2002-05-24 2004-12-28 Micron Technology, Inc. Methods for molding a semiconductor die package with enhanced thermal conductivity
JP3679786B2 (ja) * 2002-06-25 2005-08-03 松下電器産業株式会社 半導体装置の製造方法
US20060040112A1 (en) * 2002-07-15 2006-02-23 Nancy Dean Thermal interconnect and interface systems, methods of production and uses thereof
US6667191B1 (en) * 2002-08-05 2003-12-23 Asat Ltd. Chip scale integrated circuit package
WO2004015764A2 (en) 2002-08-08 2004-02-19 Leedy Glenn J Vertical system integration
US20040072927A1 (en) * 2002-10-14 2004-04-15 Hachikian Zakar Raffi Two-part epoxy adhesives with improved flexibility and process for making and using same
US6775140B2 (en) * 2002-10-21 2004-08-10 St Assembly Test Services Ltd. Heat spreaders, heat spreader packages, and fabrication methods for use with flip chip semiconductor devices
US6778398B2 (en) * 2002-10-24 2004-08-17 Koninklijke Philips Electronics N.V. Thermal-conductive substrate package
TW200411871A (en) * 2002-12-30 2004-07-01 Advanced Semiconductor Eng Thermal-enhance package and manufacturing method thereof
TW577153B (en) * 2002-12-31 2004-02-21 Advanced Semiconductor Eng Cavity-down MCM package
US20040150956A1 (en) * 2003-01-24 2004-08-05 Robert Conte Pin fin heat sink for power electronic applications
JP2004253736A (ja) * 2003-02-21 2004-09-09 Ngk Insulators Ltd ヒートスプレッダモジュール
US7170306B2 (en) * 2003-03-12 2007-01-30 Celerity Research, Inc. Connecting a probe card and an interposer using a compliant connector
US6924654B2 (en) * 2003-03-12 2005-08-02 Celerity Research, Inc. Structures for testing circuits and methods for fabricating the structures
US20040177995A1 (en) * 2003-03-12 2004-09-16 Nexcleon, Inc. Structures for testing circuits and methods for fabricating the structures
US6882535B2 (en) * 2003-03-31 2005-04-19 Intel Corporation Integrated heat spreader with downset edge, and method of making same
TW576549U (en) * 2003-04-04 2004-02-11 Advanced Semiconductor Eng Multi-chip package combining wire-bonding and flip-chip configuration
US7126228B2 (en) * 2003-04-23 2006-10-24 Micron Technology, Inc. Apparatus for processing semiconductor devices in a singulated form
US7004243B1 (en) * 2003-07-22 2006-02-28 Unisys Corporation Method of extending the operational period of a heat-exchanger in a chip tester
KR100517075B1 (ko) * 2003-08-11 2005-09-26 삼성전자주식회사 반도체 소자 제조 방법
JP2007503634A (ja) * 2003-08-26 2007-02-22 ミュールバウアー アーゲー スマートラベル用のモジュールブリッジ
US7214442B2 (en) * 2003-12-02 2007-05-08 Los Alamos National Security, Llc High specific power, direct methanol fuel cell stack
US20050127484A1 (en) * 2003-12-16 2005-06-16 Texas Instruments Incorporated Die extender for protecting an integrated circuit die on a flip chip package
US20050151555A1 (en) * 2004-01-13 2005-07-14 Cookson Electronics, Inc. Cooling devices and methods of using them
US20060035413A1 (en) * 2004-01-13 2006-02-16 Cookson Electronics, Inc. Thermal protection for electronic components during processing
DE602004010061T2 (de) * 2004-03-09 2008-09-11 Infineon Technologies Ag Hochzuverlässige, kostengünstige und thermisch verbesserte Halbleiterchip-Befestigungstechnologie mit AuSn
US20050258536A1 (en) * 2004-05-21 2005-11-24 Taiwan Semiconductor Manufacturing Co., Ltd. Chip heat sink device and method
US7362580B2 (en) * 2004-06-18 2008-04-22 Intel Corporation Electronic assembly having an indium wetting layer on a thermally conductive body
KR20060018453A (ko) * 2004-08-24 2006-03-02 삼성전자주식회사 히트 싱크를 갖는 반도체 소자
US7387478B2 (en) * 2004-08-27 2008-06-17 Ford Motor Company Machining system with integrated chip hopper
US20060065387A1 (en) * 2004-09-28 2006-03-30 General Electric Company Electronic assemblies and methods of making the same
TWI336022B (en) * 2004-10-29 2011-01-11 Altus Technology Inc Digital still camera lens module
US20060163707A1 (en) * 2005-01-21 2006-07-27 Motorola, Inc. Method and apparatus for reducing stresses applied to bonded interconnects between substrates
JP2006210410A (ja) * 2005-01-25 2006-08-10 Toshiba Corp 半導体装置
US7743963B1 (en) 2005-03-01 2010-06-29 Amerasia International Technology, Inc. Solderable lid or cover for an electronic circuit
TWI253154B (en) * 2005-05-06 2006-04-11 Neobulb Technologies Inc Integrated circuit packaging and method of making the same
DE102005023949B4 (de) * 2005-05-20 2019-07-18 Infineon Technologies Ag Verfahren zur Herstellung eines Nutzens aus einer Verbundplatte mit Halbleiterchips und einer Kunststoffgehäusemasse und ein Verfahren zur Herstellung von Halbleiterbauteilen mittels eines Nutzens
CN101664804B (zh) * 2005-05-27 2011-09-14 株式会社新王材料 银包覆球及其制造方法
US7566591B2 (en) * 2005-08-22 2009-07-28 Broadcom Corporation Method and system for secure heat sink attachment on semiconductor devices with macroscopic uneven surface features
US7830021B1 (en) * 2005-09-06 2010-11-09 Rockwell Collins, Inc. Tamper resistant packaging with transient liquid phase bonding
US7408243B2 (en) * 2005-12-14 2008-08-05 Honeywell International Inc. High temperature package flip-chip bonding to ceramic
TWI449137B (zh) * 2006-03-23 2014-08-11 Ceramtec Ag 構件或電路用的攜帶體
JP5165207B2 (ja) * 2006-03-29 2013-03-21 オンセミコンダクター・トレーディング・リミテッド 半導体装置の製造方法
US7990727B1 (en) * 2006-04-03 2011-08-02 Aprolase Development Co., Llc Ball grid array stack
US8280982B2 (en) 2006-05-24 2012-10-02 Time Warner Cable Inc. Personal content server apparatus and methods
US9386327B2 (en) 2006-05-24 2016-07-05 Time Warner Cable Enterprises Llc Secondary content insertion apparatus and methods
US8024762B2 (en) 2006-06-13 2011-09-20 Time Warner Cable Inc. Methods and apparatus for providing virtual content over a network
US8124460B2 (en) * 2006-07-17 2012-02-28 Stats Chippac Ltd. Integrated circuit package system employing an exposed thermally conductive coating
US20080026181A1 (en) * 2006-07-25 2008-01-31 Ravi Rastogi Synergistically-modified surfaces and surface profiles for use with thermal interconnect and interface materials, methods of production and uses thereof
US7498908B2 (en) * 2006-08-04 2009-03-03 Advanced Energy Industries, Inc High-power PIN diode switch
JP2008078205A (ja) * 2006-09-19 2008-04-03 Fujitsu Ltd 基板組立体及びその製造方法、電子部品組立体及びその製造方法、電子装置
US7589971B2 (en) * 2006-10-10 2009-09-15 Deere & Company Reconfigurable heat sink assembly
KR100874910B1 (ko) 2006-10-30 2008-12-19 삼성전자주식회사 수직형 열방출 통로를 갖는 적층형 반도체 패키지 및 그제조방법
US8181206B2 (en) 2007-02-28 2012-05-15 Time Warner Cable Inc. Personal content server apparatus and methods
US7468886B2 (en) 2007-03-05 2008-12-23 International Business Machines Corporation Method and structure to improve thermal dissipation from semiconductor devices
US9503691B2 (en) 2008-02-19 2016-11-22 Time Warner Cable Enterprises Llc Methods and apparatus for enhanced advertising and promotional delivery in a network
TW200939869A (en) * 2008-03-05 2009-09-16 Harvatek Corp An LED chip package structure with a high-efficiency heat-dissipating substrate and packaging method thereof
JP4638923B2 (ja) * 2008-03-31 2011-02-23 日立オートモティブシステムズ株式会社 制御装置
CN102066488A (zh) * 2008-04-21 2011-05-18 霍尼韦尔国际公司 热互连和界面材料、它们的制造方法和用途
US20100096658A1 (en) * 2008-10-20 2010-04-22 Wu Ming-Chang Structure of Light Emitting Diode
US8202765B2 (en) 2009-01-22 2012-06-19 International Business Machines Corporation Achieving mechanical and thermal stability in a multi-chip package
TW201032300A (en) * 2009-02-27 2010-09-01 Advanced Semiconductor Eng Chip scale package and method of fabricating the same
JP5532744B2 (ja) * 2009-08-20 2014-06-25 富士通株式会社 マルチチップモジュール及びマルチチップモジュールの製造方法
US8299482B2 (en) * 2009-10-05 2012-10-30 Intellectual Discovery Co., Ltd. Light emitter
US8362609B1 (en) 2009-10-27 2013-01-29 Xilinx, Inc. Integrated circuit package and method of forming an integrated circuit package
US8237293B2 (en) * 2009-11-25 2012-08-07 Freescale Semiconductor, Inc. Semiconductor package with protective tape
US20110139364A1 (en) * 2009-12-16 2011-06-16 Matienzo Luis J Chemical modification of chromate conversion coated aluminum work pieces
JP5035356B2 (ja) * 2010-01-26 2012-09-26 株式会社デンソー 樹脂封止型電子装置およびその製造方法
US8810028B1 (en) 2010-06-30 2014-08-19 Xilinx, Inc. Integrated circuit packaging devices and methods
JP5367656B2 (ja) * 2010-07-29 2013-12-11 日東電工株式会社 フリップチップ型半導体裏面用フィルム及びその用途
CN102956576B (zh) * 2011-08-29 2015-12-02 奇鋐科技股份有限公司 散热装置及其制造方法
US8872332B2 (en) * 2012-04-30 2014-10-28 Infineon Technologies Ag Power module with directly attached thermally conductive structures
US8946871B2 (en) * 2012-11-07 2015-02-03 Lsi Corporation Thermal improvement of integrated circuit packages
US9470715B2 (en) 2013-01-11 2016-10-18 Mpi Corporation Probe head
TWI453420B (zh) * 2013-01-11 2014-09-21 Mpi Corp 孔板
JP5930980B2 (ja) * 2013-02-06 2016-06-08 三菱電機株式会社 半導体装置およびその製造方法
US20140282786A1 (en) 2013-03-12 2014-09-18 Time Warner Cable Enterprises Llc Methods and apparatus for providing and uploading content to personalized network storage
KR101625264B1 (ko) * 2013-05-30 2016-05-27 제일모직주식회사 방열 접착 필름, 이를 포함하는 반도체 장치 및 상기 장치의 제조 방법
US9812377B2 (en) * 2013-09-04 2017-11-07 Mitsubishi Electric Corporation Semiconductor module and inverter device
JP2015082576A (ja) * 2013-10-22 2015-04-27 富士通株式会社 電子装置、電子機器及び電子装置の製造方法
US9252121B2 (en) * 2014-01-23 2016-02-02 International Business Machines Corporation Thermal interface material on package
US9693488B2 (en) 2015-02-13 2017-06-27 Deere & Company Electronic assembly with one or more heat sinks
US9860987B2 (en) 2015-02-13 2018-01-02 Deere & Company Electronic assembly with one or more heat sinks
FR3036918B1 (fr) * 2015-05-29 2018-08-10 Thales Carte electronique et procede de fabrication associe
US9603283B1 (en) 2015-10-09 2017-03-21 Raytheon Company Electronic module with free-formed self-supported vertical interconnects
DE102015118245A1 (de) * 2015-10-26 2017-04-27 Infineon Technologies Austria Ag Thermisches Schnittstellenmaterial mit definierten thermischen, mechanischen und elektrischen Eigenschaften
JP6057243B1 (ja) * 2016-06-23 2017-01-11 株式会社セガゲームス 景品取得ゲーム装置
US10283476B2 (en) * 2017-03-15 2019-05-07 Immunolight, Llc. Adhesive bonding composition and electronic components prepared from the same
US10727391B2 (en) 2017-09-29 2020-07-28 International Business Machines Corporation Bump bonded cryogenic chip carrier
US10608158B2 (en) 2017-09-29 2020-03-31 International Business Machines Corporation Two-component bump metallization
US10721840B2 (en) 2017-10-11 2020-07-21 DISH Technologies L.L.C. Heat spreader assembly
KR102420589B1 (ko) 2017-12-04 2022-07-13 삼성전자주식회사 히트 싱크를 가지는 반도체 패키지
EP3595002A1 (de) 2018-07-12 2020-01-15 Heraeus Deutschland GmbH & Co KG Metall-keramik-substrat mit einer zur direkten kühlung geformten folie als substratunterseite
US11348854B2 (en) * 2019-05-17 2022-05-31 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and method for manufacturing the same
CN110429070B (zh) * 2019-07-03 2024-05-28 无锡市乾野微纳科技有限公司 可双面散热的功率元件
US11164804B2 (en) 2019-07-23 2021-11-02 International Business Machines Corporation Integrated circuit (IC) device package lid attach utilizing nano particle metallic paste
CN113905517B (zh) * 2020-07-06 2023-09-22 庆鼎精密电子（淮安）有限公司 电路板及其制备方法、背光板
US11876345B2 (en) * 2020-09-08 2024-01-16 Hewlett Packard Enterprise Development Lp Thermal management for hybrid lasers
US11564831B1 (en) 2020-10-13 2023-01-31 Hyper Ice, Inc. System and methods for monitoring and/or controlling temperature in a therapy device
US11791270B2 (en) 2021-05-10 2023-10-17 International Business Machines Corporation Direct bonded heterogeneous integration silicon bridge
US11800687B2 (en) 2021-08-26 2023-10-24 Dish Network L.L.C. Heat transfer assembly
US12002795B2 (en) 2022-04-13 2024-06-04 Google Llc Pluggable CPU modules with vertical power

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0282977A2 (en) * 1987-03-16 1988-09-21 Shin-Etsu Chemical Co., Ltd. Epoxy resin composition
JPH04257248A (ja) * 1991-02-12 1992-09-11 Mitsubishi Electric Corp 混成集積回路装置
EP0632685A2 (en) * 1993-06-03 1995-01-04 International Business Machines Corporation Flexible circuit board assembly with common heat spreader and method of manufacture

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4000509A (en) * 1975-03-31 1976-12-28 International Business Machines Corporation High density air cooled wafer package having improved thermal dissipation
US4092697A (en) * 1976-12-06 1978-05-30 International Business Machines Corporation Heat transfer mechanism for integrated circuit package
US4604644A (en) * 1985-01-28 1986-08-05 International Business Machines Corporation Solder interconnection structure for joining semiconductor devices to substrates that have improved fatigue life, and process for making
JPS61271319A (ja) * 1985-05-24 1986-12-01 Shin Etsu Chem Co Ltd 半導体封止用エポキシ樹脂組成物
US4701842A (en) * 1985-10-04 1987-10-20 International Business Machines Corporation Method and apparatus for avoiding excessive delay in a pipelined processor during the execution of a microbranch instruction
JPH0777247B2 (ja) * 1986-09-17 1995-08-16 富士通株式会社 半導体装置の製造方法
US5159535A (en) * 1987-03-11 1992-10-27 International Business Machines Corporation Method and apparatus for mounting a flexible film semiconductor chip carrier on a circuitized substrate
JPH0756887B2 (ja) * 1988-04-04 1995-06-14 株式会社日立製作所 半導体パッケージ及びそれを用いたコンピュータ
DE3813565A1 (de) * 1988-04-22 1989-11-02 Bosch Gmbh Robert Elektrischer anschluss von hybridbaugruppen
US4914551A (en) * 1988-07-13 1990-04-03 International Business Machines Corporation Electronic package with heat spreader member
GB2236213A (en) * 1989-09-09 1991-03-27 Ibm Integral protective enclosure for an assembly mounted on a flexible printed circuit board
US5089440A (en) * 1990-03-14 1992-02-18 International Business Machines Corporation Solder interconnection structure and process for making
US5050039A (en) * 1990-06-26 1991-09-17 Digital Equipment Corporation Multiple circuit chip mounting and cooling arrangement
US5147084A (en) * 1990-07-18 1992-09-15 International Business Machines Corporation Interconnection structure and test method
US5377077A (en) * 1990-08-01 1994-12-27 Staktek Corporation Ultra high density integrated circuit packages method and apparatus
US5287247A (en) * 1990-09-21 1994-02-15 Lsi Logic Corporation Computer system module assembly
US5210941A (en) * 1991-07-19 1993-05-18 Poly Circuits, Inc. Method for making circuit board having a metal support
US5434750A (en) * 1992-02-07 1995-07-18 Lsi Logic Corporation Partially-molded, PCB chip carrier package for certain non-square die shapes
US5262927A (en) * 1992-02-07 1993-11-16 Lsi Logic Corporation Partially-molded, PCB chip carrier package
DE69300506T2 (de) * 1992-04-06 1996-04-04 Nec Corp Herstellungsverfahren von mehrlagigen keramischen Substraten.
EP0566872A3 (en) * 1992-04-21 1994-05-11 Motorola Inc A thermally enhanced semiconductor device and method for making the same
US5278724A (en) * 1992-07-06 1994-01-11 International Business Machines Corporation Electronic package and method of making same
US5367196A (en) * 1992-09-17 1994-11-22 Olin Corporation Molded plastic semiconductor package including an aluminum alloy heat spreader
US5459352A (en) * 1993-03-31 1995-10-17 Unisys Corporation Integrated circuit package having a liquid metal-aluminum/copper joint
JPH0758254A (ja) * 1993-08-19 1995-03-03 Fujitsu Ltd マルチチップモジュール及びその製造方法
US5591034A (en) * 1994-02-14 1997-01-07 W. L. Gore & Associates, Inc. Thermally conductive adhesive interface
US5572405A (en) * 1995-06-07 1996-11-05 International Business Machines Corporation (Ibm) Thermally enhanced ball grid array package
US5729052A (en) * 1996-06-20 1998-03-17 International Business Machines Corporation Integrated ULSI heatsink
US5847929A (en) * 1996-06-28 1998-12-08 International Business Machines Corporation Attaching heat sinks directly to flip chips and ceramic chip carriers

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0282977A2 (en) * 1987-03-16 1988-09-21 Shin-Etsu Chemical Co., Ltd. Epoxy resin composition
JPH04257248A (ja) * 1991-02-12 1992-09-11 Mitsubishi Electric Corp 混成集積回路装置
EP0632685A2 (en) * 1993-06-03 1995-01-04 International Business Machines Corporation Flexible circuit board assembly with common heat spreader and method of manufacture

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200029038A (ko) * 2017-10-24 2020-03-17 엔지케이 인슐레이터 엘티디 웨이퍼 배치대 및 그 제조법
KR102340580B1 (ko) 2017-10-24 2021-12-20 엔지케이 인슐레이터 엘티디 웨이퍼 배치대 및 그 제조법

Also Published As

Publication number Publication date
EP0817253A2 (en) 1998-01-07
JPH1070141A (ja) 1998-03-10
US6251707B1 (en) 2001-06-26
JP3201975B2 (ja) 2001-08-27
KR980006192A (ko) 1998-03-30
US6069023A (en) 2000-05-30
TW380360B (en) 2000-01-21
EP0817253A3 (en) 1998-12-23
US5847929A (en) 1998-12-08

Similar Documents

Publication Publication Date Title
KR100268205B1 (ko) 칩캐리어모듈및그의제조방법
US5672548A (en) Method for attaching heat sinks directly to chip carrier modules using flexible-epoxy
US5610442A (en) Semiconductor device package fabrication method and apparatus
US7413926B2 (en) Methods of making microelectronic packages
US6770981B2 (en) Composite interposer for BGA packages
JP3437369B2 (ja) チップキャリアおよびこれを用いた半導体装置
US4849857A (en) Heat dissipating interconnect tape for use in tape automated bonding
US6753616B2 (en) Flip chip semiconductor device in a molded chip scale package
US6573609B2 (en) Microelectronic component with rigid interposer
US7138706B2 (en) Semiconductor device and method for manufacturing the same
US20070285884A1 (en) Interposer with flexible solder pad elements
US20030011064A1 (en) Enhanced thermal dissipation integrated circuit package and method of manufacturing enhanced thermal dissipation integrated circuit package
JP2001520460A (ja) マイクロ電子デバイス用パッケージの放熱特性を改善する方法及び構造
JP2003522401A (ja) 積層型集積回路パッケージ
JPH08500469A (ja) 多重チップ・モジュールを組み込んだ金属電子パッケージ
JPH1126652A (ja) 半導体装置
JP3724954B2 (ja) 電子装置および半導体パッケージ
US5888849A (en) Method for fabricating an electronic package
JP3339881B2 (ja) 半導体集積回路装置およびその製造方法
KR100434201B1 (ko) 반도체 패키지 및 그 제조 방법
JPH0864635A (ja) 半導体装置
JPH09232348A (ja) もろい素子のパッケージ方法
JPH10326849A (ja) Ｂｇａ型半導体装置の製造方法
JPH11233681A (ja) メタルキャリア型半導体装置
JPH1041430A (ja) 半導体パッケージ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030703

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee