JPH09232348A - もろい素子のパッケージ方法 - Google Patents

もろい素子のパッケージ方法

Info

Publication number
JPH09232348A
JPH09232348A JP8324916A JP32491696A JPH09232348A JP H09232348 A JPH09232348 A JP H09232348A JP 8324916 A JP8324916 A JP 8324916A JP 32491696 A JP32491696 A JP 32491696A JP H09232348 A JPH09232348 A JP H09232348A
Authority
JP
Japan
Prior art keywords
chip
circuit board
type material
frame
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8324916A
Other languages
English (en)
Inventor
Thomas Dixon Dudderar
ディクソン ダッドラー トーマス
Byung Joon Han
ジョン ハン ビュング
Venkataram Reddy Raju
レディ ラジュ ベンカタラム
George John Shevchuk
ジョン シェブチャック ジョージ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LE-SENTO TECHNOL Inc
Nokia of America Corp
Original Assignee
LE-SENTO TECHNOL Inc
Lucent Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LE-SENTO TECHNOL Inc, Lucent Technologies Inc filed Critical LE-SENTO TECHNOL Inc
Publication of JPH09232348A publication Critical patent/JPH09232348A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Laminated Bodies (AREA)

Abstract

(57)【要約】 【課題】 プラスチック枠部材で囲んだゲル状材料でも
ろいデバイスをパッケージする方法を提供する。 【解決手段】 集積回路チップやマルチチップアセン
ブリといったもろいデバイスが、まずデバイスを側面を
ゾルで取り囲むことによりパッケージされる。ゾルは、
横方向には、予めモールドされたプラスチックからなる
枠部材により境界が限られて鋳る。ゾルの量は、枠部材
の上部からあふれるほど多くはない。その後、ゾルは加
熱され、ゲルを形成する。もろいデバイスにさらなる機
械的保護を加える目的で、所望であれば、枠部材の上部
表面にカバー部材を取り付けることもできる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、もろい素子をパッ
ケージする方法、とりわけ、半導体チップを含むデバイ
スをパッケージする方法に関する。
【０００２】
【従来の技術】シリコン半導体集積回路チップ、あるい
は、共通の相互接続基板上に装着された、複数の相互接
続したシリコン半導体集積回路チップからなるマルチチ
ップアセンブリ、あるいは、別のそのようなチップ上に
装着された、少なくとも一つ以上のそのようなチップ、
といった半導体電子デバイスは、電子デバイスの多数の
入出力（Ｉ／Ｏ）端子あるいは多数の金属製パッドによ
る、外部回路への電気的アクセスを要する。このような
アクセスは、典型的には、他のものがあるなかでも、電
子デバイスが装着されている回路ボードにより提供され
ており、それによって、アセンブリが形成されているの
である。
【０００３】回路ボードとしては、プリント回路ボー
ド、あるいは成層型（積層型）多層（多層にわたり金属
化されている、あるいは、多層にわたりメタライジング
が施されている）回路ボードといった形式をとることが
可能であり、後者はまた、いわゆるリードフレームボー
ドとしても知られている。加えて、必要であれば、リー
ドフレームボードは、ハンダの突起（小球体の、いわば
グロビュール）のアレーや差し込み型ピンの格子状アレ
ーといった方法で、いわゆるマザーボードによって、機
械的に支持され、また電気的に接続がなされる。
【０００４】マザーボードとは、典型的にはリードフレ
ームボードよりもより大きな領域を有しているもので、
このようなマザーボード上には、チップやマルチチップ
アセンブリへプラグ及びコネクターと同様にうまく統合
できない、コンデンサーや、トランスや、抵抗器といっ
た、相互接続され、ひとまとまりにされた多数の電気的
素子や、その他の電気的に相互接続がなされたチップあ
るいはアセンブリを多数、配置することが可能である。
一つ以上のもろいチップを含むデバイスや、ワイヤーボ
ンドといったチップへのもろい接続をパッケージするた
めに、チップや接続部分を傷つけないよう細心の注意が
払われる。
【０００５】
【発明が解決しようとする課題】１９９３年８月３１日
にWilliam B.Mullen,IIIらに付与された米国特許第５，
２４１，１３３号は、シリコン集積回路チップが、下位
にあるプリント回路ボード上に配置された金属化された
部分（メタライジングが施された部分）へ、金の結線に
より電気的に接続されている電子デバイスアセンブリを
開示している。
【０００６】同時に、シリコンチップの機械的支持を提
供するべく、チップに結合している金属化されたパッド
（メタライジングが施されたパッド）は、当該チップの
下位にある位置において、当該回路ボード上に配置され
ており、当該チップは、導電性接着剤によって、このよ
うな金属化されたパッド（メタライジングが施されたパ
ッド）に取り付けられている。チップに結合しているこ
のような金属化されたパッド（メタライジングが施され
たパッド）の横方向の範囲は、当該チップとほぼ同様の
大きさである。
【０００７】回路ボードとチップの結果としてのアセン
ブリで生じる問題は、回路ボードとチップ間の熱膨張係
数における不適合から起こるものである。これにより、
当該ボードは、望ましくないことに当該チップから応力
を受けることとなる。チップの横方向の寸法が大きくな
ればなるほど、この問題は、より深刻となってくるので
ある。すなわち、熱膨張は、長さに比例するのである。
【０００８】前述した特許がさらに教示するところによ
れば、前述の熱膨張係数間の不適合により引き起こされ
た、回路ボードにおける機械的応力を減少させるため
に、板状の形状をした、相対的に高い曲げ係数（およそ
2,000,000psi=14,000,000,000Pa以上の曲げ係数）を有
し、接着剤で両面上に被覆がなされている、金属性の補
強材（スチフナ）が、金属化されたパッド（メタライジ
ングが施されたパッド）と半導体チップ間に挿入される
ことが可能である。
【０００９】しかしながら、補強材（スチフナ）そのも
のの非柔軟性のため、当該補強材によりシリコンチップ
において応力が減少される範囲で、下位の回路ボードに
おいては、今なお望ましくないひずみが生成されるであ
ろう。このようなひずみは、当該回路ボードが、ハンダ
の突起のアレーによりマザーボード上で支持されている
場合に、さらに望ましくないものとなる。すなわち、当
該チップの電気的動作の間における熱サイクルが、当該
回路ボードについての膨張−収縮のサイクルを生み出
し、それにより、当該ハンダの突起は、金属疲労及び最
終的な破壊を被りがちであろう。
【００１０】前述した特許がさらにまた教示するところ
によれば、当該技術分野で知られているように、周囲の
雰囲気に対してアセンブリを封入し（包み込み）、シリ
コンチップを封入するため、前述のアセンブリ（プリン
ト回路ボードに電気的に接続され、その上部に物理的に
装着されたシリコンチップ）は、その頂部表面上におい
て、冷却時に柔軟性を失うモールディング用コンパウン
ド（化合物）をもって、型込機（モールド製作機）によ
り包み込まれる。
【００１１】しかしながら、モールディング構成材料の
熱膨張係数は、シリコンチップと（熱的に不適合な）プ
リント回路ボードのそれぞれの熱膨張係数の両方に対
し、等しいものとはなりえない。そのようなことから、
チップの電気的動作の間における熱サイクルが、チップ
において、あるいは回路ボードにおいて、または、その
両方において、望ましくない応力やひずみを引き起こす
傾向があるだろう。
【００１２】さらに詳しくいえば、モールディング用コ
ンパウンド（化合物）の熱サイクルは、それが硬化した
後で、チップから、あるいは回路ボードから、またはそ
の両方から、それをはがれさせることを生じる傾向があ
るだろう。そしてこれにより、そのような破壊の隣接領
域に位置した結線は、切れることになりがちである。ま
た、モールディングの間での、モールディング用コンパ
ウンド（化合物）の高温・高圧が、結線を押し流した
り、あるいは、それらの結線が、（回路の）ショートを
形成するよう変形しがちである。
【００１３】米国特許第５，４７３，５１２号では、熱
膨張係数の不適合から起こる問題を解決する電子デバイ
スパッケージを教示しており、それは、本件特許出願に
関連するものである。
【００１４】
【課題を解決するための手段】特定の実施例では、本発
明は、以下のステップを含んだ、電子デバイスなどのも
ろい素子をパッケージする方法に関する。すなわち、
（ａ）枠部材をもろい素子を包囲する所定の場所に配置
するステップと、前記もろい素子は、外部側表面を有
し、前記枠部材は、内部側表面と上部表面とを有し、予
めモールドされたプラスチック材料を有し、（ｂ）所定
量のゾル状材料を前記枠部材の内部側表面内に施設する
ステップと、前記所定量のゾル状材料は、もろい素子の
外部側表面の少なくとも１部を被覆するが、枠部材の上
部表面の上には、流れ出さない程度であり、（ｃ）前記
ゾル状材料をゲル状材料に変換するために、前記ゾル状
材料を所定の温度に加熱するステップとである。
【００１５】さらに有利な実施例において、（ｃ）のス
テップの後に、前記枠部材を覆うカバー部材を配置する
ステップが続く。このカバー部材は予めモールドされた
プラスチック板、または典型的にはアルミニウムや銅で
できた熱伝導性の板からもなりうる。そして、熱伝導性
の板は、電気的動作の間に電子デバイスにより生成され
た熱を伝導させて逃がすことができる。
【００１６】さらに有利な実施例において、カバー部材
は平らな外部主表面を有する。カバー部材の平らな外部
主表面は、標準的なピックアンドプレイスのツールによ
る真空接着を可能とする表面を提供し、ピックアンドプ
レイスのツールによって枠部材の上に移動することを可
能とする。
【００１７】また有利なことに、カバー部材の底表面
は、突出しているリッジ部分を有しており、これらの突
出しているリッジ部分は、枠部材の内部側面から僅かに
間隔を空けて合わさっている外側表面を有している。こ
のようにして、カバー部材と回路ボード、マザーボー
ド、あるいは金属性の配線といった下位構造との間での
熱膨張についての不適合による望ましくない機械的応力
が緩和されるのである。
【００１８】
【発明の実施の形態】電子デバイスパッケージ（図１）
は、典型的にはリードフレームボードである、回路ボー
ド２００を含んでおり、その上には、例示的に（実例と
して）局在化された金属性の島状層２４３、２４４、２
４５による、シリコン半導体集積回路チップ３００とい
う形の電子デバイスが装着されている。これらの金属性
の島状層２４３、２４４、２４５の頂部表面は、例示的
な局在化された（島状の）支持層２５３、２５４、２５
５で、それぞれ被覆されている。
【００１９】局在化された接着層３０４は、電子デバイ
ス３００の横方向の動き（特に、組立の間における）を
避けるため、局在化された島状の支持層のひとつのみに
ついての一部、すなわち、もっとも中心に配置された支
持層２５４上に存在している。このような接着層３０４
は、典型的には、エポキシ（樹脂）であり、電子デバイ
ス３００が、すべての島状の支持層２５３、２５４、２
５５上の適切な位置に配置された後に、加熱することで
硬化されたものである。
【００２０】上部からみると、チップ３００は、典型的
には正方形状あるいは長方形状をしている。チップ３０
０の底表面上に−接着層はなんら伴っておらず、個々の
局在化された支持層を伴って−分布されている、図１で
示された、ちょうど２つの島状の層２４３及び２４５よ
りも多くの層が存在している（典型的には、合計で６
つ）ということは理解されよう。これらの局在化された
支持層２５３、２５４、２５５のそれぞれは、下位にあ
る各々の金属性の島状層２４３、２４４、２４５ととも
に、所望の縦方向隔離距離をもって、回路ボード２００
からチップ３００の位置を維持することに供している。
【００２１】チップ３００は、頂部表面及び底（部表）
面の露出したすべての部分において、シリコンゲルのよ
うな柔らかいゲル状材料４００により接触されることで
包み込まれている。ここで用いられているように、「柔
らかい」という語とは、ゲル状材料４００となる程度に
十分低い（典型的には、およそ100psi=700,000 Paより
も小さい）ゲル状材料のヤング率のことを呼称してお
り、ここでのゲル状材料４００とは、チップ３００の電
気的動作に付随したチップ３００の熱サイクルの間に、
局在化された保護層２５３及び２５５の頂部表面に沿っ
てチップ３００の底表面が滑ること（滑動）を可能とす
る程度十分に柔軟性を有するものである。
【００２２】ゲル状材料４００の側面は、硬質で、あら
かじめモールドされた枠部材（「枠」）５００の内部表
面により範囲がとどめられており、当該枠部材は、典型
的な場合には、プラスチック製で、厚めの底部分５０４
を有している。底部分５０４は、突出リッジ５０１以外
は平らな底表面を有しており、当該突出リッジは、この
ような底表面の周囲を完全に巡る（通る）ことが可能
（但し、そうする必要はない）である。
【００２３】典型的には、あらかじめモールドされたプ
ラスチックや金属でできているカバー部材６００は、外
側表面６０２を持つ突出しているリッジ部分６０４（図
１及び図３）を有している。これらの外側表面６０２
は、枠５００についての、図１及び図２の内壁５０２に
対して緩く適合している。このような適合の緩さが、カ
バー６００の材料と回路ボード２００の材料との間の熱
膨張による不適合を許容することとなる。
【００２４】加えて、カバー６００は、僅かにテーパを
付けられ、先端を切った（切頭）形状で、中実な錐型突
起６０３を有している。典型的な場合としては、これら
の突起６０３は、先端を切った（切頭）形状で、中実な
円錐形状をしている。従って、これらの突起６０３の底
（側）表面の周囲は、突起６０３につき整合して枠５０
０において配置された、僅かにテーパを付けられ、先端
を切った（切頭）形状で中空な、典型的には円（円錐）
形をした、錐型くぼみ５０３へとぴったり適合するので
ある。
【００２５】突起６０３の、垂直線に対するテーパ角
は、これらの突起６０３の底表面の周囲がこれらのくぼ
み５０３への締まりばめ（きっちりと適合すること）を
確実にするため、くぼみ５０３のテーパ角よりも小さ
く、典型的には、およそ０．０２ラジアン（１゜の弧）
程小さい。これらの突起６０３及びくぼみ５０３の代わ
りに、カバー６００が、枠５００へときっちり接着され
ることを確実にするため、機械的なクランプ（留め金）
あるいはエポキシのセメントといったようなその他の機
械的あるいは接着的な手段が用いられることが可能であ
る。さらに、くぼみ５０３の頂部表面と突起６０３の間
で横方向の緩い適合を提供するため、くぼみ５０３は、
突起６０３の高さよりも大きい高さを有する。
【００２６】カバー６００の突出しているリッジ部分６
０４は、枠５００に関してカバー６００を配列させてそ
ろえる際に助けとなるものであるが、省略可能である。
そして、カバー６００についてのこのような配列は、枠
５００のくぼみ５０３について整合して配置された、カ
バー６００の僅かにテーパを付けられた突起６０３に単
に頼ることでも実現可能である。
【００２７】枠５００の底部分５０４は、柔軟性のある
接着エポキシ層４０１によって、連続する周辺保護用
の、典型的には電気絶縁性である、めっきマスク層２５
１上に結合されている。例示的な配線層２４１及び２４
６は、回路ボード２００の頂部表面上に配置されてい
る。これらの配線層２４１及び２４６は、枠５００の周
辺部分に沿って、あるいは、その下に、さらには、それ
を超えて分布された何百もの個々のプリント回路配線を
表しうることは理解されよう。
【００２８】配線層２４１、２４６は、典型的には銅製
であり、保護用めっきマスク層２５１のそれぞれの部分
により被覆されている。このようなめっきマスク層２５
１の厚みは、典型的には、およそ１０μｍ（マイクロメ
ータ）から５０μｍ（マイクロメータ）の範囲にあり、
典型的には、光で形状が決まる（フォトディファイナブ
ルな）ポリマーかあるいはパターンがつけられた（パタ
ーン化された）ポリマーでできている。
【００２９】接着エポキシ層４０１の厚みは、相対的に
かなり大きい。すなわち、典型的には、およそ４５０μ
ｍ（マイクロメータ）から５００μｍ（マイクロメー
タ）の範囲にある。従って、エポキシ層４０１により提
供された結合は、水平方向においてかなり柔軟性があ
る。
【００３０】配線層２４１についての間隔を空けて露出
されている部分の対は、ニッケル層上の金の層といった
ような、適切な接触金属化がされる（接触メタライジン
グを施される）ことで被覆され、そうすることで、間隔
を空けられた外側と内側の接触パッド２６１及び２６２
の対は、それぞれ、境界が明確に定められることとな
る。同様に、間隔を空けた外側と内側の接触パッド２６
６及び２６７の対は、それぞれ、配線層２４６上で境界
が明確に定められている。典型的には、これらの接触パ
ッドすべては、ニッケルについての無電解メッキ（化学
メッキ）あるいは電気メッキ、及び、次いでなされる、
金についての電気メッキにより、配線層２４１上にめっ
きされる。これらの接触パッドのすべては、保護層２５
１の完成後直ちにめっきが施される。
【００３１】チップ３００の頂部表面は、例示的なＩ／
Ｏパッド３０１及び３０２を有している。当該技術分野
で知られているように、例示的な結線３１１及び３１２
は、これらのＩ／Ｏパッド３０１及び３０２を、内側の
接触パッド２６２及び２６６へとそれぞれ接続してい
る。
【００３２】外側及び内側の接触パッド２６１及び２６
２は、それぞれ、配線層２４１により電気的に相互接続
されており、それによって、Ｉ／Ｏパッド３０１は、結
線３１１、内側の接触パッド２６２、配線層２４１によ
り、外部の接触パッド２６１へと電気的に接続されてい
る。このように、例示的な外側の接触パッド２６１（あ
るいは２６７、またはその両方）は、チップ３００への
電気的アクセスポイントとして、すなわち、チップ３０
０を試験するためか、あるいは利用回路８００（あるい
は９００、またはその両方）をチップ３００へ電気的に
接続するために、供しうるのである。
【００３３】回路ボード２００の頂部表面上には、保護
ダム層２５２により被覆された金属層２４２からなるエ
ポキシダム（エポキシ流動停止層）が配置されている。
このような金属層２４２は、典型的には、金属化による
（メタライジングによる）配線２４１、２４６と同じ材
料からできており、典型的にはそれらと同時に形成され
る。保護ダム層２５２は、典型的には、局在化された支
持層２４３、２４４、２４５及び、保護用めっきマスク
層２５１のそれぞれと同じ材料からできており、典型的
にはそれらと同時に形成される。
【００３４】このようなエポキシダムは、上部から見る
とチップ３００を取り囲むリングの形状をしており、と
くに、枠５００の結合がなされる間に、エポキシが熱く
なっている際、接着層４０１におけるエポキシの潜在的
な流動から生じるエポキシの混入からチップを保護する
目的に供する。このようなエポキシは、相対的に低いガ
ラス転移温度、典型的には、およそ４５℃、を有してい
るが、ここでの結合は、エポキシのガラス転移温度以上
の温度で加熱することにより、エポキシが硬化する際に
起こるものである。
【００３５】より特定の場合、枠５００の結合は、最初
に枠５００を硬化していないエポキシの液貯め（タン
ク）へディップし、それによりリッジ５０１を含む枠５
００の底表面全体がエポキシでぬれるようになり、さら
に、（小さな下向きの力の助けを得て）枠５００を保護
用めっきマスク層２５１上の場所に置くことで行われ
る。従って、リッジ５０１は、枠５００の望ましい横方
向の位置、及び、保護マスク層２５１の頂部表面につい
ての、枠５００の平らな底表面の縦方向隔離距離を定め
るのに自ずと供していることになる。
【００３６】選択肢としては、フランジ５０４と保護用
マスク層２５１間の望みの縦方向隔離距離がツールによ
り定められることができる位置に枠５００を置くことが
可能な、機械的な縦方向配列ツールを利用しているとき
には、リッジ５０１は省略可能である。（すなわち、枠
５００の底表面全体は平らとなりうる。）
【００３７】さらに、そのような場合には、ツールがカ
バー６００を最終的な位置に置くに先だって、最初に、
硬化していないエポキシのリングが保護マスク２５１の
頂部表面上に置かれることが可能である。（すなわち、
望みの隔離距離は、典型的には、エポキシ接着層４０１
についての前述の厚みの範囲内にある。）いずれにせ
よ、枠をエポキシに置いた後、さらに、エポキシは、リ
ッジ５０１の存否にかかわらず、枠５００と保護層２５
１間の永久に柔軟性のある結合を形成するよう加熱によ
り硬化されるのである。
【００３８】ゲル状材料４００を導入するため、接着層
４０１により枠５００が配線ボード２００に結合された
後、特定の量のゾル状材料（硬化していないゲル状材
料）が、枠５００の領域内に、故に特定のレベルにま
で、導入される。硬化していないゲル状材料は、極めて
低い粘度と高い表面濡れ特性を有しており、従って、す
ばやく流入する。硬化していないゲルの低粘度は、当該
硬化していないゲル状材料のこのような導入の間におい
て任意の結線が押し流されることを防ぐ。さらに、硬化
していないゲルは、加熱により硬化される。
【００３９】そこで、カバー６００は、突起６０３をく
ぼみ５０３へと押し込む縦方向の圧縮力により、きっち
りとはめ込まれる。このような手順で、カバー６００の
底表面は、枠５００の頂部表面と物理的に接触するよう
になるのである。よりよい方法として、典型的なピック
アンドプレイスツールがカバーを持ち上げて配置するの
に使用される。この際、突起６０３はくぼみ５０３と一
致するよう配置する。カバー６００は、平坦な外部上部
主表面を有するため、ツールと低圧接触することにより
配置されうる。
【００４０】柔らかいゲル状材料４００及び、枠５００
と保護層２５１間の結合の両方についての、前述のよう
な柔軟性のため、回路ボード２００と枠５００間の熱膨
張による不適合が、熱サイクルの間、結線３１１と３１
２の統合性に悪い影響をもたらすことはなく、一方、回
路ボード２００は、実質的には枠５００とは独立に膨張
あるいは収縮が自由である。
【００４１】硬化していないゲルの低粘度及び高い濡れ
特性はまた、電子デバイス３００のゲルによる完全なア
ンダーフィリングを確実にするものである。これが当て
はまるのは、電子デバイス３００が、シリコンあるいは
セラミック基板といった基板にフリップチップ結合され
ている複数の集積回路チップからなるマルチチップアセ
ンブリである場合や、あるいは、電子デバイス３００
が、第二の集積回路チップやマルチチップアセンブリに
フリップチップ結合あるいはその他の結合がなされた、
集積回路チップまたはマルチチップアセンブリの複合体
である場合も含まれる。
【００４２】要約すると、電子デバイス３００の連続す
る電気的動作により生成された熱サイクルの間、チップ
３００の底表面は、局在化された支持層２５３及び２５
５の頂部表面に沿って自由に滑り、さらに、チップ自体
はゲル状材料４００内を横方向に動くことが可能であ
る。それにより、チップ３００の電気的動作に付随し
た、ゲル状材料の熱サイクルは、チップ３００あるいは
回路ボード２００においても望ましくないひずみや応力
を生成したり、あるいは、例示的な結線３１１、３１２
の電気的統合性に悪い影響を及ぼすという傾向が生じな
いのである。
【００４３】回路ボード２００は、例示的な配線層２４
１、２４６のそれぞれの横方向の拡がり内に配置されて
いるそれぞれの位置において、回路ボードの底表面から
その頂部表面へと拡がる孔（開口部）により局在化され
た分離部分を有している。典型的にはそれぞれ銅製であ
る、例示的な回路ボードはんだパッド２２１及び２２４
は、これらの開口部のそれぞれの位置において、回路ボ
ードの底表面上に配置されている。これらの開口部のそ
れぞれの側壁は、典型的な場合は銅製である、側壁金属
化部分（側壁メタライジング部分）２３１及び２３６を
もって被覆されている。
【００４４】これらの側壁金属化部分（側壁メタライジ
ング部分）２３１及び２３６の底部は、マザーボード１
００の頂部表面上に配置されている、はんだの突起（小
球体の、いわばグロビュール）２０１及び２０４のそれ
ぞれと、電気伝導性マザーボード配線層１０１及び１０
４のそれぞれを通じて、電気的に接触している。典型な
場合には全体数として１００（あるいはそれ以上かそれ
以下）のオーダーにある、例示的なはんだの突起２０
２、２０３の二次元的アレーは、例示的な回路ボード配
線層２２２、２２３を例示的なマザーボード配線層１０
２及び１０３それぞれと電気的に接続している。
【００４５】回路ボードはんだパッド２２１及び２２４
のそれぞれの露出表面は、それぞれはんだマスク層２１
１及び２１６で被覆されている。マザーボード配線層１
０１、１０２、１０３、１０４の露出表面は、それぞれ
別個のはんだ止め層１１１、１１２、１１３、１１４で
被覆されている。
【００４６】マザーボード１００は、例えば、アラミ
ド、エポキシ−ガラス、あるいはガラス繊維強化型エポ
キシから作られることができる。回路ボード２００は、
エポキシ、ガラス繊維強化型エポキシ、ポリイミド、あ
るいはセラミックでありうる。有利なことに、ゲル状材
料４００が硬化されるときに応じて、枠５００が接着層
４０１に（あるいは、保護層２５１に直接）結合される
前か後において、この回路ボード２００は、はんだの突
起（小球体の、いわばグロビュール）２０１、２０２、
２０３、２０４によりマザーボード１００へはんだ付け
なされることが可能である。つまり、回路ボード２００
のマザーボード１００へのはんだ付けは、有利なこと
に、ゲル状材料４００の導入前かあるいはそれが硬化さ
れた後に行われるが、いずれにしても、ゲルの導入とゲ
ルの硬化の間の時間間隔は最小化されることが賢明であ
る。
【００４７】本発明は、特定の実施例について詳細に記
述されてきたが、本発明の保護の範囲から逸脱すること
なしに、様々な修正がなされることが可能である。例え
ば、はんだの突起２０１、２０２、２０３、２０４は、
米国特許第５，３４６，１１８号（U.S.Patent No.5,34
6,118）で記述されたようになされることが可能であ
り、あるいは、当該技術分野で知られているように差し
込み型ピンアレーとすることもできる。選択的には、さ
らに、とりわけ回路ボードが、成層型（積層型）で多層
の金属化がなされている（メタライジングが施されてい
る）ボードである場合には、マザーボード１００は省略
可能であり、すべてのアクセス回路が、回路ボード２０
０上あるいは内部に配置されることが可能である。
【００４８】また、局在化された支持層２５３、２５
４、２５５それぞれにより被覆された金属性の島状部分
２４３、２４４、２４５により提供される支持要素の代
わりに、これらの支持要素は、例えば、局在化されたポ
リマー層のみによって、あるいは、回路ボード２００の
頂部表面において（例えば、圧印加工によるようにし
て）加工されたくぼみ領域（そこで、従って、相補的に
高くなった領域）により、提供されることが可能であ
る。
【００４９】さらに、局在化された支持層２５４により
形成された（中心に配置された）支持要素及び、その下
位にある金属性の島状層２４４は、局在化された支持層
２５３及び２５５によって、その下位にある各々の金属
性の島状層２４３及び２４５と共に形成された支持要素
のような、他の支持要素と統合されることができ、それ
により、単一の支持要素のみが形成され、接着材料３０
４は、この単一の支持要素の中心領域上のみに配置され
る。そこで、チップ３００は、この支持要素の周辺領域
において横方向に自由に滑ることができる。
【００５０】また、とりわけ、支持要素に対する接着材
料の接触全領域の総量が、チップ３００の中心領域に限
られており、その領域が、チップの底表面の領域に比べ
て小さい領域−有効なのは、１０分の１以下−しか有し
ていないという場合には、局在化された接着材料３０４
は、他の支持要素上にも分布されることが可能である。
【００５１】利用回路８００、９００あるいはその両方
は、試験用回路を含みうるものであり、さらには、利用
回路（示されていない）は、当該技術分野で知られるよ
うに、マザーボード配線層１０１、１０２、１０３、１
０４へ接続可能である。
【００５２】チップ３００が、結線３１１及び３１２に
より回路ボード２００及びＩ／Ｏパッド３０１及び３０
２へ、それぞれ電気的に接続される代わりに、チップ３
００は、チップ３００の底表面と回路ボード２００の頂
部表面間に配置された、はんだの突起のアレーあるいは
他の金属性のアレーにより回路ボード２００へ接続可能
である。
【００５３】別の選択肢としては、チップ３００の底表
面あるいは、並行して配置された複数のそのようなチッ
プの底表面は、そのようなアレーにより、あるいは、マ
ルチチップアセンブリの頂部表面への結線により、電気
的に接続可能であり、マルチチップアセンブリは、回路
ボード２００の頂部表面上に配置されており、さらに、
マルチチップアセンブリは、結線により回路ボード２０
０へ電気的に接続されている。いずれにせよ、回路ボー
ド２００はなお、例示的なはんだの突起２０１、２０
２、２０３、２０４によりマザーボード１００へ接続可
能である。
【００５４】さらに、とりわけカバー６００自体が良好
な熱伝導体である場合には、チップ３００の電気的動作
の間のカバー６００を通じての放熱を強めるため、熱導
電性グリースの層（示されていない）が、カバー６００
の底表面上に置かれることが可能である。このようなグ
リースの層を用いる際には、ゲル状材料の頂部表面は、
チップ３００の頂部表面を被覆するまでは至っておら
ず、そこで、グリースの層は、チップ３００の頂部表面
と物理的な接触をしている。
【００５５】カバー６００は、底表面、頂部表面あるい
は頂部表面及び底表面の両方が、典型的な場合には金属
製の、熱伝導性または電気伝導性のある層で被覆されて
いる、あらかじめモールドされたプラスチックからなる
複合材料（複合体）でありうる。このようにして、当該
層は、当該カバーに対して、熱コンダクタンスあるいは
電気コンダクタンスを、または、熱及び電気両方のコン
ダクタンスを提供できる。このような熱コンダクタンス
は、電気的動作の間に電子デバイスから熱を伝導させて
逃すのに有用であり、このような電気伝導性は、電磁干
渉（電磁妨害、電磁界干渉）あるいは静電気放電、ある
いはそのような干渉と放電の両方に対して電子デバイス
を保護するのに有用である。また、本願発明は電子デバ
イス以外のデバイスをパッケージするために使用されう
る。
【００５６】
【発明の効果】本発明のパッケージ方法により封入され
た電子デバイスは、ゲル状材料により保護され、このゲ
ル状材料はまた、非柔軟性材料により引き起こされる熱
的不適合を緩和させることから、回路ボードとチップの
アセンブリにおいて生じる、回路ボードとチップ間の熱
膨張係数の不適合から生じる問題、すなわち、ひずみ及
び応力及び熱サイクルにより繰り返し生じるこのような
機械的応力負荷によりもたらされる悪影響が避けられる
ようになった。またパッケージの枠は、電子デバイスを
ゲル状材料で包み込むことを容易にし、カバー部材は、
電子デバイスの電気的動作の間に電子デバイスにより生
成された熱を伝導させて逃がすことや電磁干渉（電磁妨
害、電磁界干渉）及び静電気放電からの電気的シールデ
ィング（遮蔽）を提供することにもなる。
【図面の簡単な説明】
【図１】図１は、本発明の特定の実施例に伴った、電子
デバイスパッケージの横断面の立面図である。
【図２】図２は、本発明の特定の実施例の実施において
有用な、枠部材の透視図である。
【図３】図３は、本発明の特定の実施例の実施において
有用な、カバー部材の透視図である。
【符号の説明】
１００ マザーボード １０１、１０２、１０３、１０４ マザーボード配線層 １１１、１１２、１１３、１１４ はんだ止め層 ２００ 回路ボード ２０１、２０２、２０３、２０４ はんだの突起（小球
体、グロビュール） ２１１、２１６ はんだマスク層 ２２１、２２４ 回路ボードはんだバッド ２２２、２２３ 回路ボード配線層 ２３１、２３６ 側壁金属化部分（側壁メタライジング
部分） ２４１、２４６ 配線層 ２４２ 金属層 ２４３、２４４、２４５ 金属性島状層 ２５１ めっきマスク層（保護層） ２５２ 保護ダム層 ２５３、２５４、２５５ 支持層（保護層） ２６１、２６２、２６６、２６７ 接触パッド ３００ シリコン半導体集積回路チップ（電子デバイ
ス） ３０１、３０２ Ｉ／Ｏパッド ３０４ 接着層 ３１１、３１２ 結線（ワイヤ結合） ４００ （柔らかい）ゲル状材料 ４０１ 柔軟性のある接着エポキシ層 ５００ 枠部材 ５０１ （突出）リッジ ５０２ 内壁 ５０３ くぼみ ５０４ 底部部分（フランジ） ６００ カバー部材 ６０２ 外側表面 ６０３ 突起 ６０４ 突出しているリッジ部分 ８００、９００ 利用回路
───────────────────────────────────────────────────── フロントページの続き (71)出願人 596077259 600 Ｍｏｕｎｔａｉｎ Ａｖｅｎｕｅ, Ｍｕｒｒａｙ Ｈｉｌｌ， Ｎｅｗ Ｊｅ ｒｓｅｙ 07974−0636Ｕ．Ｓ．Ａ. (72)発明者 ビュング ジョン ハン 大韓民国、ソウル、ソンパ−グ、バンジ− ドン、オリンピック アパートメント 125−502 (72)発明者 ベンカタラム レディ ラジュ アメリカ合衆国、07974 ニュージャージ ー、ニュー プロビデンス、プリンストン ドライブ 49 (72)発明者 ジョージ ジョン シェブチャック アメリカ合衆国、07747 ニュージャージ ー、オールド ブリッジ、ポルシェ ドラ イブ 18

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 もろい素子をパッケージする方法におい
    て、 （ａ）枠部材をもろい素子を包囲する所定の場所に配置
    するステップと、 前記もろい素子は、外部側表面を有し、 前記枠部材は、内部側表面と上部表面とを有し、予めモ
    ールドされたプラスチック材料を有し、 （ｂ）所定量のゾル状材料を前記枠部材の内部側表面内
    に配設するステップと、 前記所定量のゾル状材料は、もろい素子の外部側表面の
    少なくとも１部を被覆するが、枠部材の上部表面の上か
    ら、あふれ出ない程度であり、 （ｃ）前記ゾル状材料をゲル状材料に変換するために、
    前記ゾル状材料を所定の温度に加熱するステップとから
    なることを特徴とするもろい素子のパッケージ方法。
  2. 【請求項２】 前記もろい素子は、半導体集積回路チッ
    プを含むことを特徴とする請求項１の方法。
  3. 【請求項３】 前記（ｃ）のステップの後に、 （ｄ）前記枠部材を覆うカバー部材を配置するステップ
    をさらに有することを特徴とする請求項２の方法。
  4. 【請求項４】 前記（ｄ）のステップは、ピック−アン
    ド−プレイスツール（pick-and-place tool） 手段によ
    り行われ、 その際カバー部材は、前記ピック−アンド−プレイスツ
    ールと低圧接触をするような、平坦な外部上部主表面を
    有することを特徴とする請求項３の方法。
  5. 【請求項５】 前記（ｃ）のステップの後に、 （ｄ）前記枠部材を覆うカバー部材を配置するステップ
    をさらに有することを特徴とする請求項１の方法。
  6. 【請求項６】 前記（ｄ）のステップは、ピック−アン
    ド−プレイスツール（pick-and-place tool） 手段によ
    り行われ、 その際カバー部材は、前記ピック−アンド−プレイスツ
    ールと低圧接触をするような、平坦な外部上部主表面を
    有することを特徴とする請求項５の方法。
JP8324916A 1995-12-05 1996-12-05 もろい素子のパッケージ方法 Pending JPH09232348A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US56719395A 1995-12-05 1995-12-05
US567193 1995-12-05

Publications (1)

Publication Number Publication Date
JPH09232348A true JPH09232348A (ja) 1997-09-05

Family

ID=24266120

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8324916A Pending JPH09232348A (ja) 1995-12-05 1996-12-05 もろい素子のパッケージ方法

Country Status (4)

Country Link
EP (1) EP0778616A3 (ja)
JP (1) JPH09232348A (ja)
KR (1) KR970053693A (ja)
CN (1) CN1173737A (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6238948B1 (en) 1999-03-03 2001-05-29 Intel Corporation Controlled collapse chip connection (C4) integrated circuit package that has a fillet which seals an underfill material
US6331446B1 (en) * 1999-03-03 2001-12-18 Intel Corporation Process for underfilling a controlled collapse chip connection (C4) integrated circuit package with an underfill material that is heated to a partial gel state
US6528345B1 (en) 1999-03-03 2003-03-04 Intel Corporation Process line for underfilling a controlled collapse
US20020014688A1 (en) 1999-03-03 2002-02-07 Suresh Ramalingam Controlled collapse chip connection (c4) integrated circuit package which has two dissimilar underfill materials
US6774480B1 (en) * 1999-07-30 2004-08-10 Micron Technology, Inc. Method and structure for manufacturing improved yield semiconductor packaged devices
US6700209B1 (en) 1999-12-29 2004-03-02 Intel Corporation Partial underfill for flip-chip electronic packages
CN100336221C (zh) * 2002-11-04 2007-09-05 矽品精密工业股份有限公司 可堆栈半导体封装件的模块化装置及其制法
CN108417540B (zh) * 2018-03-26 2020-10-16 合肥源康信息科技有限公司 一种指纹识别芯片装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3919602A (en) * 1972-03-23 1975-11-11 Bosch Gmbh Robert Electric circuit arrangement and method of making the same
JPS59208800A (ja) * 1983-05-12 1984-11-27 株式会社日立製作所 自動車用電子装置
JPS61125142A (ja) * 1984-11-22 1986-06-12 Hitachi Ltd 電子装置
JPH07120733B2 (ja) * 1985-09-27 1995-12-20 日本電装株式会社 車両用半導体素子パッケージ構造とその製造方法
US5241133A (en) 1990-12-21 1993-08-31 Motorola, Inc. Leadless pad array chip carrier
US5324888A (en) * 1992-10-13 1994-06-28 Olin Corporation Metal electronic package with reduced seal width
US5346118A (en) 1993-09-28 1994-09-13 At&T Bell Laboratories Surface mount solder assembly of leadless integrated circuit packages to substrates
US5473512A (en) 1993-12-16 1995-12-05 At&T Corp. Electronic device package having electronic device boonded, at a localized region thereof, to circuit board

Also Published As

Publication number Publication date
KR970053693A (ko) 1997-07-31
EP0778616A2 (en) 1997-06-11
EP0778616A3 (en) 1999-03-31
CN1173737A (zh) 1998-02-18

Similar Documents

Publication Publication Date Title
JP3168253B2 (ja) プラスチック枠部材で囲んだ柔軟性材料で電子デバイスを封入したパッケージ
JP3177570B2 (ja) 電子部品パッケージ
US9472485B2 (en) Hybrid thermal interface material for IC packages with integrated heat spreader
US5677575A (en) Semiconductor package having semiconductor chip mounted on board in face-down relation
US5610442A (en) Semiconductor device package fabrication method and apparatus
US6388340B2 (en) Compliant semiconductor chip package with fan-out leads and method of making same
KR100268205B1 (ko) 칩캐리어모듈및그의제조방법
US5608262A (en) Packaging multi-chip modules without wire-bond interconnection
KR100593049B1 (ko) 반도체 장치 및 그 제조방법
US7772687B2 (en) Multiple electronic component containing substrate
US7413926B2 (en) Methods of making microelectronic packages
US6020219A (en) Method of packaging fragile devices with a gel medium confined by a rim member
JP2002252303A (ja) 成型チップ・スケール・パッケージにおけるフリップ・チップ半導体装置および組み立て方法
US20180151461A1 (en) Stiffener for fan-out wafer level packaging and method of manufacturing
KR20050009846A (ko) 스택 반도체 칩 비지에이 패키지 및 그 제조방법
US6894229B1 (en) Mechanically enhanced package and method of making same
JPH09232348A (ja) もろい素子のパッケージ方法
TWI715154B (zh) 扇出型半導體封裝結構及其封裝方法
JP2982971B2 (ja) インターナル・ダム・バーを有する集積回路用ポスト・モールド・キャビティ型パッケージ
US6710434B1 (en) Window-type semiconductor package and fabrication method thereof
US20040173903A1 (en) Thin type ball grid array package
JP3703960B2 (ja) 半導体装置
KR100473015B1 (ko) 전자장치패키지
WO1999056313A1 (fr) Dispositif semi-conducteur et son procede de production
JPH0974149A (ja) 小型パッケージ及びその製造方法