JPH07120733B2 - 車両用半導体素子パッケージ構造とその製造方法 - Google Patents
車両用半導体素子パッケージ構造とその製造方法Info
- Publication number
- JPH07120733B2 JPH07120733B2 JP61217490A JP21749086A JPH07120733B2 JP H07120733 B2 JPH07120733 B2 JP H07120733B2 JP 61217490 A JP61217490 A JP 61217490A JP 21749086 A JP21749086 A JP 21749086A JP H07120733 B2 JPH07120733 B2 JP H07120733B2
- Authority
- JP
- Japan
- Prior art keywords
- silicone gel
- elastic modulus
- semiconductor device
- complex elastic
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
- H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
- H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/31504—Composite [nonstructural laminate]
- Y10T428/31511—Of epoxy ether
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/31504—Composite [nonstructural laminate]
- Y10T428/31652—Of asbestos
- Y10T428/31663—As siloxane, silicone or silane
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Dispersion Chemistry (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Compositions Of Macromolecular Compounds (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、主にハイブリッド基板上にマウントされたフ
リップチップ等の素子封止用に使用することにより、チ
ップ及びチップ接続部の破壊を防止すると共にチップサ
イズの大型化が可能となる車両用半導体素子パッケージ
構造およびその製造方法に関する。
リップチップ等の素子封止用に使用することにより、チ
ップ及びチップ接続部の破壊を防止すると共にチップサ
イズの大型化が可能となる車両用半導体素子パッケージ
構造およびその製造方法に関する。
従来、半導体チップはその電気絶縁性を良好に保ち、又
水、衝撃、振動などの外的環境から保護する目的でシリ
コーンゲル等の封止材料が使用されている。ハイブリッ
ドICの場合、例えばフリップチップ素子は通常はこの素
子の一主面に形成された半田バンプを介して厚膜印刷基
板上の導体パターン部に機械的に接合され、このフリッ
プチップ素子及び基板はシリコーンゲルで充填されてい
る。
水、衝撃、振動などの外的環境から保護する目的でシリ
コーンゲル等の封止材料が使用されている。ハイブリッ
ドICの場合、例えばフリップチップ素子は通常はこの素
子の一主面に形成された半田バンプを介して厚膜印刷基
板上の導体パターン部に機械的に接合され、このフリッ
プチップ素子及び基板はシリコーンゲルで充填されてい
る。
しかしながら、フリップチップと厚膜印刷基板との間の
空間に入り込んだシリコーンゲルが、周囲温度の影響と
厚膜基板上の各種素子の自己発熱により熱膨張してフリ
ップチップを押し上げることにより半田バンプを破壊し
かねず、チップサイズの大型化が進むにつれて、シリコ
ーンゲルの押上力が増大して、この影響は大きい。又、
上記目的で使用するシリコーンゲルは、周知の如く（例
えば特開昭54-48720号公報に示される如く）未反応ビニ
ル基を含んでいるために、別の付加反応タイプのシリコ
ーン接着剤、例えば封止後にケースに上蓋を接着固定す
るために用いる接着剤によって、上記の未反応ビニル基
と接着剤中のある種の成分とが付加反応を起こして、封
止材料が新たな架橋を形成したりしてシリコーンゲルの
硬さが増し（つまり架橋密度の上昇）、上記押上現象を
加速させてしまう。
空間に入り込んだシリコーンゲルが、周囲温度の影響と
厚膜基板上の各種素子の自己発熱により熱膨張してフリ
ップチップを押し上げることにより半田バンプを破壊し
かねず、チップサイズの大型化が進むにつれて、シリコ
ーンゲルの押上力が増大して、この影響は大きい。又、
上記目的で使用するシリコーンゲルは、周知の如く（例
えば特開昭54-48720号公報に示される如く）未反応ビニ
ル基を含んでいるために、別の付加反応タイプのシリコ
ーン接着剤、例えば封止後にケースに上蓋を接着固定す
るために用いる接着剤によって、上記の未反応ビニル基
と接着剤中のある種の成分とが付加反応を起こして、封
止材料が新たな架橋を形成したりしてシリコーンゲルの
硬さが増し（つまり架橋密度の上昇）、上記押上現象を
加速させてしまう。
この未反応ビニル基の再架橋反応を改善するものとして
シリコーンゲルの硬さが継時的に変化しないように工夫
したもの、例えば特開昭56-143241号公報で示されるよ
うなゲル封止材料の更なる硬化を防止するものがある
が、これとて初期硬さそれ自体が大きいため、押し上げ
応力が大きくなり、フリップチップのクラック破壊、半
田バンプ破壊の原因となり、従って使用チップサイズに
おのずと限界が生じる。
シリコーンゲルの硬さが継時的に変化しないように工夫
したもの、例えば特開昭56-143241号公報で示されるよ
うなゲル封止材料の更なる硬化を防止するものがある
が、これとて初期硬さそれ自体が大きいため、押し上げ
応力が大きくなり、フリップチップのクラック破壊、半
田バンプ破壊の原因となり、従って使用チップサイズに
おのずと限界が生じる。
そこで本発明の目的は、叙上の従来欠点を解消するため
に、複素弾性率が低く物性変化のほとんどない安定なシ
リコーンゲルを用いて、少なくともバンプ電極が形成さ
れた半導体素子を封止する構造とすることによって、半
導体素子及びバンプ電極部の破壊を防止すると共に、使
用する素子サイズの大型化が可能となる半導体素子の封
止構造を提供することにある。
に、複素弾性率が低く物性変化のほとんどない安定なシ
リコーンゲルを用いて、少なくともバンプ電極が形成さ
れた半導体素子を封止する構造とすることによって、半
導体素子及びバンプ電極部の破壊を防止すると共に、使
用する素子サイズの大型化が可能となる半導体素子の封
止構造を提供することにある。
即ち、本発明の特徴は、バンプ電極が形成された半導体
素子を所望の導体部が形成された基板の一主面に、前記
バンプ電極と前記導体部とが固定されるようにして搭載
し、前記半導体素子を搭載した前記基板をケース内に収
納し、該ケース内において、前記前記半導体素子を付加
反応タイプのシリコーンゲルにて封止する車両用半導体
素子パッケージの製造方法であって、前記シリコーンゲ
ルとして、その複素弾性率Ｇ＊が500〜5000dyn/cm2であ
り、かつ、エチレン基（−CH2−CH2−）に対するビニル
基（−CH＝CH2）の比が略20％以内であるシリコーンゲ
ルを選定する車両用半導体素子パッケージの製造方法に
ある。
素子を所望の導体部が形成された基板の一主面に、前記
バンプ電極と前記導体部とが固定されるようにして搭載
し、前記半導体素子を搭載した前記基板をケース内に収
納し、該ケース内において、前記前記半導体素子を付加
反応タイプのシリコーンゲルにて封止する車両用半導体
素子パッケージの製造方法であって、前記シリコーンゲ
ルとして、その複素弾性率Ｇ＊が500〜5000dyn/cm2であ
り、かつ、エチレン基（−CH2−CH2−）に対するビニル
基（−CH＝CH2）の比が略20％以内であるシリコーンゲ
ルを選定する車両用半導体素子パッケージの製造方法に
ある。
また、一主面にバンプ電極が形成された半導体素子と、
所望の導体部が形成され、該導体部と前記バンプ電極と
が固定されるようにして前記半導体素子が搭載された基
板と、前記半導体素子を搭載した前記基板を収納するケ
ースと、該ケース内において、少なくとも前記半導体素
子を封止する付加反応タイプのシリコーンゲルとからな
り、該シリコーンゲルは、その主として硬さを表す特性
評価パラメータとしての複素弾性率Ｇ＊が500〜5000dyn
/cm2であり、かつ、前記シリコーンゲル中のエチレン基
（−CH2−CH2−）に対するビニル基（−CH＝CH2）の成
分比が略20％以内の値に設定されてなることを特徴とす
る車両用半導体素子パッケージ構造にある。
所望の導体部が形成され、該導体部と前記バンプ電極と
が固定されるようにして前記半導体素子が搭載された基
板と、前記半導体素子を搭載した前記基板を収納するケ
ースと、該ケース内において、少なくとも前記半導体素
子を封止する付加反応タイプのシリコーンゲルとからな
り、該シリコーンゲルは、その主として硬さを表す特性
評価パラメータとしての複素弾性率Ｇ＊が500〜5000dyn
/cm2であり、かつ、前記シリコーンゲル中のエチレン基
（−CH2−CH2−）に対するビニル基（−CH＝CH2）の成
分比が略20％以内の値に設定されてなることを特徴とす
る車両用半導体素子パッケージ構造にある。
以上のように本発明は、シリコーンゲルがたとえ他の付
加反応タイプのシリコーン接着剤とともに使用されて、
その接着剤中に含有される成分と付加反応を生じても、
シリコーンゲルの硬さを増すという不具合を解消する。
さらに、上記シリコーンゲルの複素弾性率を引張歪より
むしろ剪断歪によってバンプ電極に応力が作用するよう
にその上限値を設定したから、チップ押し上げ応力を極
力小さくして半導体素子のクラックおよびバンプ破壊を
防止するとともに、大型チップの半導体素子が搭載可能
なため厚膜基板上のチップ数を増やさず高度な機能を提
供することができる。
加反応タイプのシリコーン接着剤とともに使用されて、
その接着剤中に含有される成分と付加反応を生じても、
シリコーンゲルの硬さを増すという不具合を解消する。
さらに、上記シリコーンゲルの複素弾性率を引張歪より
むしろ剪断歪によってバンプ電極に応力が作用するよう
にその上限値を設定したから、チップ押し上げ応力を極
力小さくして半導体素子のクラックおよびバンプ破壊を
防止するとともに、大型チップの半導体素子が搭載可能
なため厚膜基板上のチップ数を増やさず高度な機能を提
供することができる。
本実施例では、付加反応タイプの半導体用封止材料にゲ
ル状物のシリコーン樹脂を使用した。
ル状物のシリコーン樹脂を使用した。
まず第１図は本発明を適用する自動車用半導体素子パッ
ケージであるハイブリッドICの全体構造を示し、１は一
主面に半田バンプ（バンプ電極）３が形成されたフリッ
プチップIC、２は厚膜回路基板で、この基板上には所定
の導体パターン2Aが形成され、この導体パターンの所定
部位にフリップチップIC1が半田接続されている。４は
封止材料となるシリコーンゲル、５は圧膜回路基板２を
収納する樹脂または金属製のケース、６は付加反応型シ
リコーン接着剤、７は樹脂または金属製のキャップ、８
は空間で、大気または樹脂等が封入されている。９は隙
間で、シリコーンゲル４が充填されている。
ケージであるハイブリッドICの全体構造を示し、１は一
主面に半田バンプ（バンプ電極）３が形成されたフリッ
プチップIC、２は厚膜回路基板で、この基板上には所定
の導体パターン2Aが形成され、この導体パターンの所定
部位にフリップチップIC1が半田接続されている。４は
封止材料となるシリコーンゲル、５は圧膜回路基板２を
収納する樹脂または金属製のケース、６は付加反応型シ
リコーン接着剤、７は樹脂または金属製のキャップ、８
は空間で、大気または樹脂等が封入されている。９は隙
間で、シリコーンゲル４が充填されている。
そこで、この構造のハイブリッドICは一般に、使用温度
環境および自己発熱に伴う温度サイクルを繰り返し、そ
の繰り返し熱応力による歪がフリップチップIC1に悪影
響を与える。この熱応力は第２図に模式的に示すよう
に、フリップチップIC1と厚膜回路基板２との間の熱膨
張率の差で発生する剪断歪δＳと、上記フリップチップ
IC1と上記厚膜回路基板２との間に半田バンプ３の高さ
分の隙間９を介して入り込んだシリコーンゲル４の熱膨
張によってフリップチップIC1を上方へ押し上げようと
する引張歪δＥとである。この剪断歪δＳも引張歪δＥ
も、チップサイズが大きくなるに従って増加するが、よ
り小さいチップサイズからフリップチップIC1のクラッ
クや半田バンプ３のバンプ強度に影響を与えるのは、引
張歪δＥである。従って、半田バンプ３の最初の破壊モ
ードとしては、フリップチップIC1の直下の熱膨張した
シリコーンゲル４によってICチップ１が押し上げられる
ために発生する。
環境および自己発熱に伴う温度サイクルを繰り返し、そ
の繰り返し熱応力による歪がフリップチップIC1に悪影
響を与える。この熱応力は第２図に模式的に示すよう
に、フリップチップIC1と厚膜回路基板２との間の熱膨
張率の差で発生する剪断歪δＳと、上記フリップチップ
IC1と上記厚膜回路基板２との間に半田バンプ３の高さ
分の隙間９を介して入り込んだシリコーンゲル４の熱膨
張によってフリップチップIC1を上方へ押し上げようと
する引張歪δＥとである。この剪断歪δＳも引張歪δＥ
も、チップサイズが大きくなるに従って増加するが、よ
り小さいチップサイズからフリップチップIC1のクラッ
クや半田バンプ３のバンプ強度に影響を与えるのは、引
張歪δＥである。従って、半田バンプ３の最初の破壊モ
ードとしては、フリップチップIC1の直下の熱膨張した
シリコーンゲル４によってICチップ１が押し上げられる
ために発生する。
そこで、シリコーンゲル４によるチップ押し上げ応力を
極力抑え、つまりどの程度に低くするかといえば、剪断
歪δＳに起因する破壊モードが引張歪δＥに起因する素
子破壊モードより先に発生し始める程度にまで押し上げ
応力を小さくできればチップの大型化、繰り返し温度サ
イクルによる半田バンプ３の熱疲労寿命の向上を図り、
シングルチップで高機能化、多機能化を実現でき、又全
体としての信頼性向上が可能になる。
極力抑え、つまりどの程度に低くするかといえば、剪断
歪δＳに起因する破壊モードが引張歪δＥに起因する素
子破壊モードより先に発生し始める程度にまで押し上げ
応力を小さくできればチップの大型化、繰り返し温度サ
イクルによる半田バンプ３の熱疲労寿命の向上を図り、
シングルチップで高機能化、多機能化を実現でき、又全
体としての信頼性向上が可能になる。
シリコーンゲルは、たとえ同一の針入度であっても、チ
ップ押上力Ｆに差があることに着目して、ゲルの物性測
定手段の検討が不可欠であった。ここで、弾性、粘性の
諸物質の流動、変形等について解析する粘弾性理論解析
より導かれた下式をもって検討した。この式は、ゲルの
硬さに関する高Ｇ＊、つまりゲルのヤング率及び粘度に
関連する複素弾性率Ｇ＊が求まれば押上力Ｆが計算でき
ることを示している。
ップ押上力Ｆに差があることに着目して、ゲルの物性測
定手段の検討が不可欠であった。ここで、弾性、粘性の
諸物質の流動、変形等について解析する粘弾性理論解析
より導かれた下式をもって検討した。この式は、ゲルの
硬さに関する高Ｇ＊、つまりゲルのヤング率及び粘度に
関連する複素弾性率Ｇ＊が求まれば押上力Ｆが計算でき
ることを示している。
Ｆ＝ｆ（Ｇ＊,S,ΔT,β,H,CT）＝ａ（Ｇ＊−Ｂ）ｃ・Sb
・ΔＴ・β・Hd・CTe ただし、ＳはフリップチップIC1の面積、ΔＴは半導体
素子周辺に加わる温度変化幅、βはシリコーンゲル４の
熱膨張係数、ＨはチップIC1と厚膜回路基板２との間の
距離、CTは温度上昇時定数、a,b,c,d,e,Bは定数であ
る。
・ΔＴ・β・Hd・CTe ただし、ＳはフリップチップIC1の面積、ΔＴは半導体
素子周辺に加わる温度変化幅、βはシリコーンゲル４の
熱膨張係数、ＨはチップIC1と厚膜回路基板２との間の
距離、CTは温度上昇時定数、a,b,c,d,e,Bは定数であ
る。
そこで、上記レオロジー（reology）の分野で使用され
る特性の複素弾性率Ｇ＊の測定は図３（ａ）に示す如く
装置にゲル４を注入し、この状態でゲルの標準硬化条件
で加熱硬化させた後30℃に冷却させる。
る特性の複素弾性率Ｇ＊の測定は図３（ａ）に示す如く
装置にゲル４を注入し、この状態でゲルの標準硬化条件
で加熱硬化させた後30℃に冷却させる。
次にプレート側を振幅４°、周波数1Hzで加振する。す
ると、コーン側のトルク検出器10に力が伝達される（第
３図（ｂ）のモード）。この加振歪ε＊と応力σ
＊（ｔ）の間にσ＊（ｔ）＝Ｇ＊・ε＊（ｔ）の関係が
得られることになる。このＧ＊をゲル４の複素弾性率と
定義する。この複素弾性率（30℃、1Hz）と押上力Ｆに
ついて、実測値と理論式とが良い整合性を示しているこ
とを第４図に示す。
ると、コーン側のトルク検出器10に力が伝達される（第
３図（ｂ）のモード）。この加振歪ε＊と応力σ
＊（ｔ）の間にσ＊（ｔ）＝Ｇ＊・ε＊（ｔ）の関係が
得られることになる。このＧ＊をゲル４の複素弾性率と
定義する。この複素弾性率（30℃、1Hz）と押上力Ｆに
ついて、実測値と理論式とが良い整合性を示しているこ
とを第４図に示す。
この様に、チップ押上力Ｆが Ｆ＝ａ（Ｇ＊−Ｂ）cSbΔＴβHdCTe で表されることが判明した。
ここで、車両用ハイブリッドICの温度環境、最適チップ
サイズの各数値を考慮して使用可能な上限としてチップ
ICのチップサイズとゲル４の複素弾性率Ｇ＊（30℃、1H
z）の関係を求める。
サイズの各数値を考慮して使用可能な上限としてチップ
ICのチップサイズとゲル４の複素弾性率Ｇ＊（30℃、1H
z）の関係を求める。
まず、はじめに、式の検討を行うと、 CTとは、車両における環境で決定されるため一定とみな
すことができる。
すことができる。
βは、シリコーンゲルの熱膨張係数を示すが、この値
は、ゲルの架橋密度を変化しても大きく変化するもので
はないため、一定の値と考えられる。
は、ゲルの架橋密度を変化しても大きく変化するもので
はないため、一定の値と考えられる。
さらに、Ｈも通常ある一定の範囲内の値しか取りうるこ
とがないため、一定とすることができる。
とがないため、一定とすることができる。
このような前提におくと、β,H及びCTを定数にくくるこ
とができ、以下の式と成りうる。
とができ、以下の式と成りうる。
Ｆ＝Ｍ（Ｇ＊−Ｂ）cSbΔＴ さらにこの式を変形すると、 S-b＝Ｍ（Ｇ＊−Ｂ）ｃΔT/F 両辺の対数を取ると、 −blogeS＝Cloge（Gmax−Ｂ）＋logeM−logeF＋（loge
ΔＴ） logeS＝−C/bloge（Gmax−Ｂ）−1/b（logeM−logeF）
−1/b（logeΔＴ） ここで、Ｆから各々の半田バンプに関する歪み量σＥを
求めることができる。このσＥには、はんだ材質耐久性
を考慮した最大許容歪み量σEmaxが存在する。従って、
Ｆにも最大許容値Fmaxが存在することとなる。
ΔＴ） logeS＝−C/bloge（Gmax−Ｂ）−1/b（logeM−logeF）
−1/b（logeΔＴ） ここで、Ｆから各々の半田バンプに関する歪み量σＥを
求めることができる。このσＥには、はんだ材質耐久性
を考慮した最大許容歪み量σEmaxが存在する。従って、
Ｆにも最大許容値Fmaxが存在することとなる。
そこで、剪断歪が原因で寿命が車両用に適用できなくな
る最大チップサイズの時でも、Fmax≧ＦとなるようなＧ
＊を求めれば、本願発明を達成することができる。
る最大チップサイズの時でも、Fmax≧ＦとなるようなＧ
＊を求めれば、本願発明を達成することができる。
尚、最大チップサイズ以下の場合には、上式の関係を満
たす範囲内であればより大きなＧ＊でも適用ができる事
になる。このときのＳとＧ＊の関係を図５に示す。
たす範囲内であればより大きなＧ＊でも適用ができる事
になる。このときのＳとＧ＊の関係を図５に示す。
さらに、ＦとＧ＊,FとS,FとΔＴとの各々の関係を、例
えば図４（ＦとＧ＊との関係）に示されるように、実験
的に計測をすることによって求める。このような実験結
果によって、補正係数としてのM,B,c,bを求めることが
できる。
えば図４（ＦとＧ＊との関係）に示されるように、実験
的に計測をすることによって求める。このような実験結
果によって、補正係数としてのM,B,c,bを求めることが
できる。
そうして、求められた式が、 logeS＝−0.31loge（Gmax−450）＋9.26−（1ogeΔＴ）
/1.85 である。従って、使用されるチップサイズＬに対して、
許容される上限値Ｇ＊が関数Ｘより求められ、シリコー
ンゲルとして少なくとも上限値以内の複素弾性率Ｇ＊を
もつものが選定、使用される必要がある。
/1.85 である。従って、使用されるチップサイズＬに対して、
許容される上限値Ｇ＊が関数Ｘより求められ、シリコー
ンゲルとして少なくとも上限値以内の複素弾性率Ｇ＊を
もつものが選定、使用される必要がある。
さて、半田バンプ３の形状は球状バンプの他、柱状バン
プなどがあるが、そのバンプ径やバンプ高さは、使用す
るチップサイズの大きさに適した形状に設計されるが、
実装上はある限られた範囲に設計せざるを得ないのが通
常であり、押上力Ｆを変えるためのパラメータとしては
一定のものと考えねばならない。
プなどがあるが、そのバンプ径やバンプ高さは、使用す
るチップサイズの大きさに適した形状に設計されるが、
実装上はある限られた範囲に設計せざるを得ないのが通
常であり、押上力Ｆを変えるためのパラメータとしては
一定のものと考えねばならない。
自動車搭載用のICは、民生機器用ICと比べた場合に、厳
しい温度環境に曝されその温度変化幅は、使用される半
田材質（高融点半田又は低融点半田）や半導体が半導体
特性を失うキュリー点の温度限界を考慮して、ΔTMAXは
最大200℃ともなる。又、シリコーンゲル４が介在しな
い場合、つまりチップIC1と厚膜回路基板２との間に空
気が介在している場合にチップIC1の剪断歪δＳに伴う
チップIC1のチップサイズの使用限界は普通７〜9mm□と
されている。
しい温度環境に曝されその温度変化幅は、使用される半
田材質（高融点半田又は低融点半田）や半導体が半導体
特性を失うキュリー点の温度限界を考慮して、ΔTMAXは
最大200℃ともなる。又、シリコーンゲル４が介在しな
い場合、つまりチップIC1と厚膜回路基板２との間に空
気が介在している場合にチップIC1の剪断歪δＳに伴う
チップIC1のチップサイズの使用限界は普通７〜9mm□と
されている。
従って、ワーストデザインとして7mm□とし、第５図中
に示される関数Ｘから少なくともシリコーンゲル４を介
在させたとしてもそのシリコーンゲル４の押上応力Ｆの
影響でチップ若しくは半田バンプ破壊に至らしめること
のないシリコーンゲル４の複素弾性率Ｇ＊の上限値は50
00dyn/cm2程度となる。
に示される関数Ｘから少なくともシリコーンゲル４を介
在させたとしてもそのシリコーンゲル４の押上応力Ｆの
影響でチップ若しくは半田バンプ破壊に至らしめること
のないシリコーンゲル４の複素弾性率Ｇ＊の上限値は50
00dyn/cm2程度となる。
次に複素弾性率Ｇ＊の下限値は下記の要求から決定され
る。つまり、シリコーンゲル４の封止工程での作業性と
ポッティング後の実車環境での振動等からゲルの安定性
（流れ性）を考慮すると適度な粘性を付与しておく必要
があり、実験的に500dyn/cm2程度の硬さの複素弾性率Ｇ
＊が少なくとも必要になる。従って、本発明の叙上の目
的を達成するシリコーンゲル４の複素弾性率Ｇ＊として
500〜5000dyn/cm2のものが使用可能であり、種々の要素
のばらつきを変えた場合500〜3000dyn/cm2が望ましい。
る。つまり、シリコーンゲル４の封止工程での作業性と
ポッティング後の実車環境での振動等からゲルの安定性
（流れ性）を考慮すると適度な粘性を付与しておく必要
があり、実験的に500dyn/cm2程度の硬さの複素弾性率Ｇ
＊が少なくとも必要になる。従って、本発明の叙上の目
的を達成するシリコーンゲル４の複素弾性率Ｇ＊として
500〜5000dyn/cm2のものが使用可能であり、種々の要素
のばらつきを変えた場合500〜3000dyn/cm2が望ましい。
次に、上記シリコーンゲル４それ自体の初期の物性的特
性値、すなわち複素弾性率Ｇ＊を各種の使用環境条件、
つまり他の付加型シリコン接着剤６（ケース５とキャッ
プ７の接着固定用）との組合せ使用においてもシリコー
ンゲル４中の未反応ビニル基と架橋反応に応じてその複
素弾性率Ｇ＊に時継的変化を極力与えないようなシリコ
ーンゲル４中に残存するビニル基量を検討した。
性値、すなわち複素弾性率Ｇ＊を各種の使用環境条件、
つまり他の付加型シリコン接着剤６（ケース５とキャッ
プ７の接着固定用）との組合せ使用においてもシリコー
ンゲル４中の未反応ビニル基と架橋反応に応じてその複
素弾性率Ｇ＊に時継的変化を極力与えないようなシリコ
ーンゲル４中に残存するビニル基量を検討した。
ところで、白金触媒による付加反応型シリコーンゲル
は、ビニル基をもちゲルの骨格を形成する主剤、ヒドロ
シリル基をもち主剤と反応してゲルの骨格を形成し、そ
の際ビニル基とヒドロシリル基とが反応してエチレン基
を形成する硬化剤、及び主剤と硬化剤とを反応させる白
金触媒などを主成分としており、例えばそれらの成分比
に応じてシリコーンゲルの架橋密度が変動するものと推
測される。それを第６図に示す。横軸は、ゲル化物中の
ビニル基（−CH＝CH2）、エチレン基（−CH2−CH2−）
の成分比を示し、縦軸はこの種のハイブリッドICを組み
付けるのに使用される付加反応タイプのシリコーン接着
剤６のガスに曝された後のゲル（初期の複素弾性率が約
3000dyn/cm2）の複素弾性率Ｇ＊変化を示した実験デー
タである。なお接着剤６の種類によって特性が若干上下
方向にシフトするが、その傾向は実質同じである。複素
弾性率Ｇ＊の変化の度合が少ないほど物性的に安定なシ
リコーンゲルである。
は、ビニル基をもちゲルの骨格を形成する主剤、ヒドロ
シリル基をもち主剤と反応してゲルの骨格を形成し、そ
の際ビニル基とヒドロシリル基とが反応してエチレン基
を形成する硬化剤、及び主剤と硬化剤とを反応させる白
金触媒などを主成分としており、例えばそれらの成分比
に応じてシリコーンゲルの架橋密度が変動するものと推
測される。それを第６図に示す。横軸は、ゲル化物中の
ビニル基（−CH＝CH2）、エチレン基（−CH2−CH2−）
の成分比を示し、縦軸はこの種のハイブリッドICを組み
付けるのに使用される付加反応タイプのシリコーン接着
剤６のガスに曝された後のゲル（初期の複素弾性率が約
3000dyn/cm2）の複素弾性率Ｇ＊変化を示した実験デー
タである。なお接着剤６の種類によって特性が若干上下
方向にシフトするが、その傾向は実質同じである。複素
弾性率Ｇ＊の変化の度合が少ないほど物性的に安定なシ
リコーンゲルである。
第５図から、シリコーンゲル４の押上応力Ｆによる半田
バンプ破壊が発生しない複素弾性率Ｇ＊の上限値が5000
dyn/cm2を考慮すると少なくともその変動は±10％以
内、即ち数百dyn/cm2に抑えることが望まれ、もって第
６図から、エチレンとエタンの比（Ｃ＝C/C−Ｃ）が20
％以内のものが本例において最適であることが判明し
た。
バンプ破壊が発生しない複素弾性率Ｇ＊の上限値が5000
dyn/cm2を考慮すると少なくともその変動は±10％以
内、即ち数百dyn/cm2に抑えることが望まれ、もって第
６図から、エチレンとエタンの比（Ｃ＝C/C−Ｃ）が20
％以内のものが本例において最適であることが判明し
た。
この様に、本発明の半導体用封止材料は低複素弾性率、
低残留ビニル基のものであるので半導体、特に使用環境
条件の厳しい車載半導体の信頼性を損なわずに封止する
ことができる。
低残留ビニル基のものであるので半導体、特に使用環境
条件の厳しい車載半導体の信頼性を損なわずに封止する
ことができる。
又本実施例または実験では上記半導体シリコーンゲルと
その複素弾性率を変化させる他の付加反応型シリコーン
接着剤とが直接接触していない例で説明したが、ICチッ
プ部分のみシリコーンゲルでコーティングし、更にその
上から他の付加反応タイプのシリコーン材料等で重ねて
充填される構造においても本発明の封止材料を適用でき
ることはいうまでもない。
その複素弾性率を変化させる他の付加反応型シリコーン
接着剤とが直接接触していない例で説明したが、ICチッ
プ部分のみシリコーンゲルでコーティングし、更にその
上から他の付加反応タイプのシリコーン材料等で重ねて
充填される構造においても本発明の封止材料を適用でき
ることはいうまでもない。
更に本発明封止材料をワイヤボンディングタイプやフラ
ットパッケージ等のICに使用した場合も、低複素弾性率
と低残留ビニル基によりワイヤやフレームを上方に引張
る力を低減させるためこれが原因でICを破壊することが
ない。
ットパッケージ等のICに使用した場合も、低複素弾性率
と低残留ビニル基によりワイヤやフレームを上方に引張
る力を低減させるためこれが原因でICを破壊することが
ない。
第１図は本発明の実施例となる半導体封止構造を示す断
面図、第２図は熱応力によりICチップとバンプ部に作用
する剪断歪と引張歪を示す模式図、第３図（ａ），
（ｂ）は複数弾性率Ｇ＊の測定法とそのモードを示す
図、第４図はチップ押上力と複素弾性率Ｇ＊の理論値と
実測値との関係を示す図、第５図は封止材料の複素弾性
率とチップサイズの関係を示す特性図、第６図はエチレ
ンとエタンのピーク強度比が複素弾性率に及ぼす影響を
示す特性図である。 １……フリップチップIC,2……厚膜回路基板,3……半田
バンプ,4……封止材料（シリコーンゲル）,5……ケー
ス,6……付加反応型シリコーン接着剤,7……キャップ。
面図、第２図は熱応力によりICチップとバンプ部に作用
する剪断歪と引張歪を示す模式図、第３図（ａ），
（ｂ）は複数弾性率Ｇ＊の測定法とそのモードを示す
図、第４図はチップ押上力と複素弾性率Ｇ＊の理論値と
実測値との関係を示す図、第５図は封止材料の複素弾性
率とチップサイズの関係を示す特性図、第６図はエチレ
ンとエタンのピーク強度比が複素弾性率に及ぼす影響を
示す特性図である。 １……フリップチップIC,2……厚膜回路基板,3……半田
バンプ,4……封止材料（シリコーンゲル）,5……ケー
ス,6……付加反応型シリコーン接着剤,7……キャップ。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 伊藤 史 愛知県刈谷市昭和町１丁目１番地 日本電 装株式会社内 (72)発明者 石川 純次 愛知県刈谷市昭和町１丁目１番地 日本電 装株式会社内 (72)発明者 竹中 修 愛知県刈谷市昭和町１丁目１番地 日本電 装株式会社内 (72)発明者 杉浦 純二 愛知県刈谷市昭和町１丁目１番地 日本電 装株式会社内
Claims (4)
- 【請求項１】バンプ電極が形成された半導体素子を所望
の導体部が形成された基板の一主面に、前記バンプ電極
と前記導体部とが固定されるようにして搭載し、 前記半導体素子を搭載した前記基板をケース内に収納
し、 該ケース内において、前記半導体素子を付加反応タイプ
のシリコーンゲルにて封止する車両用半導体素子パッケ
ージの製造方法であって、 前記シリコーンゲルとして、その複素弾性率Ｇ＊が500
〜5000dyn/cm2であり、かつ、エチレン基（−CH2−CH2
−）に対するビニル基（−CH＝CH2）の比が略20％以内
であるシリコーンゲルを選定することを特徴とする車両
用半導体素子パッケージの製造方法。 - 【請求項２】前記シリコーンゲルの複素弾性率Ｇ＊は、
500〜3000dyn/cm2であることを特徴とする特許請求の範
囲第１項記載の車両用半導体素子パッケージ構造の製造
方法。 - 【請求項３】一主面にバンプ電極が形成された半導体素
子と、 所望の導体部が形成され、該導体部と前記バンプ電極と
が固定されるようにして前記半導体素子が搭載された基
板と、 前記半導体素子を搭載した前記基板を収納するケース
と、 該ケース内において、少なくとも前記半導体素子を封止
する付加反応タイプのシリコーンゲルとからなり、 該シリコーンゲルは、その主として硬さを表す特性評価
パラメータとしての複素弾性率Ｇ＊が500〜5000dyn/cm2
であり、かつ、前記シリコーンゲル中のエチレン基（−
CH2−CH2−）に対するビニル基（−CH＝CH2）の成分比
が略20％以内の値に設定されてなることを特徴とする車
両用半導体素子パッケージ構造。 - 【請求項４】前記シリコーンゲルの複素弾性率Ｇ＊は、
500〜3000dyn/cm2であることを特徴とする特許請求の範
囲第３項記載の車両用半導体素子パッケージ構造。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21527785 | 1985-09-27 | ||
| JP60-215277 | 1985-09-27 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62149157A JPS62149157A (ja) | 1987-07-03 |
| JPH07120733B2 true JPH07120733B2 (ja) | 1995-12-20 |
Family
ID=16669646
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61217490A Expired - Lifetime JPH07120733B2 (ja) | 1985-09-27 | 1986-09-16 | 車両用半導体素子パッケージ構造とその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4812897A (ja) |
| EP (1) | EP0216352B1 (ja) |
| JP (1) | JPH07120733B2 (ja) |
| DE (1) | DE3686383T2 (ja) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4887148A (en) * | 1988-07-15 | 1989-12-12 | Advanced Micro Devices, Inc. | Pin grid array package structure |
| GB8825201D0 (en) * | 1988-10-27 | 1988-11-30 | Dow Corning Sa | Cavity packages |
| US5258647A (en) * | 1989-07-03 | 1993-11-02 | General Electric Company | Electronic systems disposed in a high force environment |
| NO911774D0 (no) * | 1991-05-06 | 1991-05-06 | Sensonor As | Anordning ved innkapsling av et funksjonsorgan, samt fremgangsmaate for fremstilling av samme. |
| JP2927081B2 (ja) * | 1991-10-30 | 1999-07-28 | 株式会社デンソー | 樹脂封止型半導体装置 |
| IT1259370B (it) * | 1992-03-27 | 1996-03-12 | Marelli Autronica | Unita' elettronica, particolarmente per il controllo di funzioni di un motore a combustione interna |
| US5323150A (en) * | 1992-06-11 | 1994-06-21 | Micron Technology, Inc. | Method for reducing conductive and convective heat loss from the battery in an RFID tag or other battery-powered devices |
| EP0620591A1 (en) * | 1993-04-12 | 1994-10-19 | Delco Electronics Corporation | Silicone over-mould of a flip-chip device |
| US6081028A (en) * | 1994-03-29 | 2000-06-27 | Sun Microsystems, Inc. | Thermal management enhancements for cavity packages |
| US6020219A (en) * | 1994-06-16 | 2000-02-01 | Lucent Technologies Inc. | Method of packaging fragile devices with a gel medium confined by a rim member |
| JP3353526B2 (ja) * | 1995-03-23 | 2002-12-03 | 株式会社デンソー | 半導体パッケージ及びその製造方法 |
| EP0778616A3 (en) * | 1995-12-05 | 1999-03-31 | Lucent Technologies Inc. | Method of packaging devices with a gel medium confined by a rim member |
| US5767447A (en) * | 1995-12-05 | 1998-06-16 | Lucent Technologies Inc. | Electronic device package enclosed by pliant medium laterally confined by a plastic rim member |
| JP3223246B2 (ja) * | 1997-07-25 | 2001-10-29 | 東レ・ダウコーニング・シリコーン株式会社 | 半導体装置 |
| JP3741855B2 (ja) * | 1998-02-25 | 2006-02-01 | 信越化学工業株式会社 | 半導体素子パッケージの製造方法及びこれに使用するオルガノポリシロキサン組成物 |
| US6621173B1 (en) | 1998-07-23 | 2003-09-16 | Dow Corning Toray Silicone Co., Ltd. | Semiconductor device having an adhesive and a sealant |
| US6822868B2 (en) * | 2002-02-26 | 2004-11-23 | Delphi Technologies, Inc. | Heat sink with integrated electronics |
| US20080115772A1 (en) * | 2006-11-21 | 2008-05-22 | Ti Group Automotive Systems, L.L.C. | Fluid encapsulant for protecting electronics |
| US20120085170A1 (en) * | 2010-10-07 | 2012-04-12 | Letterneau James C | Shock Resistant Mounting for High G Shock Accelerometer |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3020260A (en) * | 1960-08-18 | 1962-02-06 | Dow Corning | Organosiloxane potting compound |
| US3436366A (en) * | 1965-12-17 | 1969-04-01 | Gen Electric | Silicone potting compositions comprising mixtures of organopolysiloxanes containing vinyl groups |
| GB1397181A (en) * | 1973-01-16 | 1975-06-11 | Lucas Electrical Co Ltd | Film circuit assemblies |
| CA1081411A (en) * | 1975-12-24 | 1980-07-15 | Philipp W.H. Schuessler | Method for hermetically sealing an electronic circuit package |
| US4143456A (en) * | 1976-06-28 | 1979-03-13 | Citizen Watch Commpany Ltd. | Semiconductor device insulation method |
| JPS5321771A (en) * | 1976-08-11 | 1978-02-28 | Sharp Kk | Electronic parts mounting structure |
| US4163072A (en) * | 1977-06-07 | 1979-07-31 | Bell Telephone Laboratories, Incorporated | Encapsulation of circuits |
| JPS5623759A (en) * | 1979-08-01 | 1981-03-06 | Hitachi Ltd | Resin-sealed semiconductor device and manufacture thereof |
| US4374967A (en) * | 1981-07-06 | 1983-02-22 | Dow Corning Corporation | Low temperature silicone gel |
| JPS5810841A (ja) * | 1981-07-13 | 1983-01-21 | Mitsubishi Electric Corp | 樹脂封止形半導体装置 |
| JPS59181627A (ja) * | 1983-03-31 | 1984-10-16 | Toshiba Corp | 半導体装置の製造方法 |
| JPS6096456A (ja) * | 1983-11-01 | 1985-05-30 | 住友ベークライト株式会社 | 軟質塩化ビニル系樹脂−シリコ−ン複合成形物及びその製造方法 |
| JPS60157241A (ja) * | 1984-01-26 | 1985-08-17 | Mitsubishi Electric Corp | 半導体装置 |
-
1986
- 1986-09-16 JP JP61217490A patent/JPH07120733B2/ja not_active Expired - Lifetime
- 1986-09-23 DE DE8686113076T patent/DE3686383T2/de not_active Expired - Lifetime
- 1986-09-23 EP EP86113076A patent/EP0216352B1/en not_active Expired - Lifetime
-
1987
- 1987-09-01 US US07/093,159 patent/US4812897A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0216352B1 (en) | 1992-08-12 |
| EP0216352A2 (en) | 1987-04-01 |
| DE3686383D1 (de) | 1992-09-17 |
| DE3686383T2 (de) | 1993-01-07 |
| JPS62149157A (ja) | 1987-07-03 |
| EP0216352A3 (en) | 1989-04-26 |
| US4812897A (en) | 1989-03-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07120733B2 (ja) | 車両用半導体素子パッケージ構造とその製造方法 | |
| JP2927081B2 (ja) | 樹脂封止型半導体装置 | |
| US6078123A (en) | Structure and method for mounting a saw device | |
| EP0137385B1 (en) | Integrated circuit package (1111111) | |
| US5357673A (en) | Semiconductor device encapsulation method | |
| US6810736B2 (en) | Semiconductor dynamic sensor having circuit chip mounted on package case with adhesive film interposed | |
| US7239023B2 (en) | Package assembly for electronic device | |
| JPH09260533A (ja) | 半導体装置及びその実装構造 | |
| JPH0745642A (ja) | 半導体装置 | |
| US6467139B1 (en) | Mounting structure and mounting method for surface acoustic wave element | |
| JPH065742A (ja) | 半導体装置、その封止に用いられる樹脂および半導体装置の製造方法 | |
| JPH11295172A (ja) | 半導体圧力センサ | |
| US20220242723A1 (en) | Physical quantity sensor and semiconductor device | |
| KR20060042922A (ko) | 센서 장치 | |
| KR100216100B1 (ko) | 플립 칩 반도체 장치 | |
| US7675150B2 (en) | Electric circuit device and related manufacturing method | |
| JPH11108782A (ja) | 半導体力学量センサ | |
| JP3958927B2 (ja) | 電気機器 | |
| EP1505856A2 (en) | Circuit board and semiconductor device using the same | |
| US6429510B1 (en) | Liquid damping of high frequency bond wire vibration | |
| JPH1084009A (ja) | 半導体装置 | |
| JPH07280832A (ja) | 加速度検出装置 | |
| US20230018359A1 (en) | Package assembly including a package lid having an inner foot and methods of making the same | |
| JPH10294404A (ja) | 樹脂封止型電子装置及びその製造方法 | |
| JPH04312962A (ja) | 液体封止半導体装置及びその組立方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |