JPS5810841A - 樹脂封止形半導体装置 - Google Patents
樹脂封止形半導体装置Info
- Publication number
- JPS5810841A JPS5810841A JP10980181A JP10980181A JPS5810841A JP S5810841 A JPS5810841 A JP S5810841A JP 10980181 A JP10980181 A JP 10980181A JP 10980181 A JP10980181 A JP 10980181A JP S5810841 A JPS5810841 A JP S5810841A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- substrate
- resin
- buffer layer
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、フェースダウンボンディング方式の樹脂封
止形半導体装置の改良に関するものである。
止形半導体装置の改良に関するものである。
第１図は従来のその種の樹脂封止形半導体装置の一例の
要部の断面図である。第１図において、＋１１はセラミ
ックやエポキシ樹脂などからなる基板、（２）は基板１
１１の一生面上Ｉζ所要のパター７盛こ形成された配線
膜、（３Ｊは半導体チップ、（４）は半導体チップ（３
）の電極部に形成されたバングである。半導体チップ（
３）はバッグ（４）および配置１ｉＡ Ｈ（２）を介し
て基板（１）に接続されている。（５）はエポキシ樹脂
などからなり基板（１）および配置ｆ ｌ１ｌＩ（２）
の所要部分ならびに半導体チップ［１１およびバンプ（
４）を覆い機械的および化学的に保躾する封止用樹脂で
ある。半導体チップ＋３Ｊの基板【１）への接続は、半
田法や熱圧着法が用いられ、封止用樹脂（５）の被覆は
、ボッティ７グ法などが用いられる。
要部の断面図である。第１図において、＋１１はセラミ
ックやエポキシ樹脂などからなる基板、（２）は基板１
１１の一生面上Ｉζ所要のパター７盛こ形成された配線
膜、（３Ｊは半導体チップ、（４）は半導体チップ（３
）の電極部に形成されたバングである。半導体チップ（
３）はバッグ（４）および配置１ｉＡ Ｈ（２）を介し
て基板（１）に接続されている。（５）はエポキシ樹脂
などからなり基板（１）および配置ｆ ｌ１ｌＩ（２）
の所要部分ならびに半導体チップ［１１およびバンプ（
４）を覆い機械的および化学的に保躾する封止用樹脂で
ある。半導体チップ＋３Ｊの基板【１）への接続は、半
田法や熱圧着法が用いられ、封止用樹脂（５）の被覆は
、ボッティ７グ法などが用いられる。
上記の方式の半導体装置は、半導体装置の主流を占める
ワイヤポンディング方式の半導体装置に比べて、ボンデ
ィングが１回で完了するという特長を有しており、今後
、その応用範囲が広がろうとしている。しかしながら、
この方式の半導体装置は、基板（１１と半導体チップ（
３３との間のすき間にボンディングによる封止用樹脂（
５）が浸入し、基板（１１，半導体チップ（３Ｊ、封止
用樹脂（５）などの熱膨張率の遵いにより大きな内部応
力が働き、半導体チップ（３）が割れたり、バンプ（４
）および、配線膜（２）を介する半導体チップｆ３１と
基板（１）との接続がはがれたりする欠点があった。
ワイヤポンディング方式の半導体装置に比べて、ボンデ
ィングが１回で完了するという特長を有しており、今後
、その応用範囲が広がろうとしている。しかしながら、
この方式の半導体装置は、基板（１１と半導体チップ（
３３との間のすき間にボンディングによる封止用樹脂（
５）が浸入し、基板（１１，半導体チップ（３Ｊ、封止
用樹脂（５）などの熱膨張率の遵いにより大きな内部応
力が働き、半導体チップ（３）が割れたり、バンプ（４
）および、配線膜（２）を介する半導体チップｆ３１と
基板（１）との接続がはがれたりする欠点があった。
この発明は、上記のような従来、のものの欠点を除去す
るためになされたものであり、半導体チップと基板との
間のすき間に柔軟な樹脂を封入して緩衝層を形成し、こ
の緩衝層を内部応力蚊収のためのクッションとして用い
る。ことによって、半導体チップの割れや半導体チップ
と基板とのはがれを防止した樹脂封止形半導体装置を提
供することを目的としたものである。
るためになされたものであり、半導体チップと基板との
間のすき間に柔軟な樹脂を封入して緩衝層を形成し、こ
の緩衝層を内部応力蚊収のためのクッションとして用い
る。ことによって、半導体チップの割れや半導体チップ
と基板とのはがれを防止した樹脂封止形半導体装置を提
供することを目的としたものである。
以下、実施例に基づいてこの発明を説明する。
第２図はこの発明による樹脂封止形半導体装置の一実施
例の要部の断面図である。第２図において、第１図と同
一符号は第１図にて示したものと同様のものを表わして
いる。（６）は半導体チップ（３３と基板［１１との間
のすき間に形成された緩衝層である。この緩衝層（６）
としては、半導体チップ（３Ｉ、バンプ（４）と配線膜
（２）との接続点などに、ストレスを与えないように作
用する材料が用いられる。例えば、柔軟なシリコ−７樹
脂のゴム弾性を利用する方法が用いられる。このように
半導体チップ（３）と基板（１１との間のすき間には、
すでに緩衝層（６）が形成されているから、ボッティ７
グなどによって封止用樹脂（５）を被覆するときに、こ
のすき間には封止用樹脂（５）が入らず、その影響を押
えることができる。
例の要部の断面図である。第２図において、第１図と同
一符号は第１図にて示したものと同様のものを表わして
いる。（６）は半導体チップ（３３と基板［１１との間
のすき間に形成された緩衝層である。この緩衝層（６）
としては、半導体チップ（３Ｉ、バンプ（４）と配線膜
（２）との接続点などに、ストレスを与えないように作
用する材料が用いられる。例えば、柔軟なシリコ−７樹
脂のゴム弾性を利用する方法が用いられる。このように
半導体チップ（３）と基板（１１との間のすき間には、
すでに緩衝層（６）が形成されているから、ボッティ７
グなどによって封止用樹脂（５）を被覆するときに、こ
のすき間には封止用樹脂（５）が入らず、その影響を押
えることができる。
上記の実施例装置においては、半導体チップ（３１と基
板（１）との間のすき間に柔軟な４ｉＩｔ脂からなる緩
衝層（６）が形成されているので基板（１１，半導体チ
ップ（３Ｊ、封止用樹脂（５）などの熱膨張率の違いに
よる内部応力を緩衝層（６）が吸収するから、半導体チ
ップ（３４の割れや、半導体チップ（３１と基板（１１
とのはがれを防止することができる。
板（１）との間のすき間に柔軟な４ｉＩｔ脂からなる緩
衝層（６）が形成されているので基板（１１，半導体チ
ップ（３Ｊ、封止用樹脂（５）などの熱膨張率の違いに
よる内部応力を緩衝層（６）が吸収するから、半導体チ
ップ（３４の割れや、半導体チップ（３１と基板（１１
とのはがれを防止することができる。
上記の実施例においては、一つの基板上に一つの半導体
チップを接続した場合について述べたが、一つの基板に
複数個の半導体チップを接続する場合にも、この発明を
適用することができる。
チップを接続した場合について述べたが、一つの基板に
複数個の半導体チップを接続する場合にも、この発明を
適用することができる。
以上説明したように、この発明による樹脂封止形半導体
装置においては、半導体チップと基板との間に柔軟な樹
脂からなる緩衝層を設けたので、この緩衝層が内部応力
を吸収するクッションとして働くから、半導体チップの
割れや半導体チップと基板とのはがれを防止することが
できる。
装置においては、半導体チップと基板との間に柔軟な樹
脂からなる緩衝層を設けたので、この緩衝層が内部応力
を吸収するクッションとして働くから、半導体チップの
割れや半導体チップと基板とのはがれを防止することが
できる。
第１図は従来の樹脂封止形半導体装置の一例の断面図、
第２図はこの発明の一実施例の断面図である。 図において、（１）は基板、（２）は配線膜、＋３１は
半導体チップ、（４）はバンプ、（５）は封止用樹脂、
（６）は緩衝層である。 なお、図中同一符号はそれぞれ同一または相当部分を示
す。 代理人 感 野 信 −（外１名） 第１図 第２図
第２図はこの発明の一実施例の断面図である。 図において、（１）は基板、（２）は配線膜、＋３１は
半導体チップ、（４）はバンプ、（５）は封止用樹脂、
（６）は緩衝層である。 なお、図中同一符号はそれぞれ同一または相当部分を示
す。 代理人 感 野 信 −（外１名） 第１図 第２図
Claims (1)
- 【特許請求の範囲】 （１１！１−生面上に配線膜が形成された基板、電極部
にバッグが形成されこのバンプおよび上記配線膜を介し
て上記基板に接続された半導体チップ、この半導体チッ
プと上記基板との間のすき間に柔軟な樹脂を封入して形
成した緩衝層、ならびに上記基板・上記配線膜の所要部
分、上記半導体チップ、上記バンプおよび上記緩衝層を
被覆する封止用樹脂を備えた樹脂封止形半導体装置。 （２） 柔軟な樹脂がシリコーン樹脂であることを特
徴とする特許請求の範囲第１項記載の樹脂封止形半導体
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10980181A JPS5810841A (ja) | 1981-07-13 | 1981-07-13 | 樹脂封止形半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10980181A JPS5810841A (ja) | 1981-07-13 | 1981-07-13 | 樹脂封止形半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5810841A true JPS5810841A (ja) | 1983-01-21 |
Family
ID=14519554
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10980181A Pending JPS5810841A (ja) | 1981-07-13 | 1981-07-13 | 樹脂封止形半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5810841A (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61113244A (ja) * | 1984-11-07 | 1986-05-31 | Fuji Xerox Co Ltd | 混成集積回路の実装方法 |
| JPS62250650A (ja) * | 1986-04-23 | 1987-10-31 | Nec Corp | 電子部品の実装構造 |
| US4812897A (en) * | 1985-09-27 | 1989-03-14 | Nippondenso Co., Ltd. | Semiconductor element sealing structure |
| US5194934A (en) * | 1988-07-27 | 1993-03-16 | Semiconductor Energy Laboratory Co., Ltd. | Mounting structure for a semiconductor chip having a buffer layer |
| JPH0621266A (ja) * | 1992-07-03 | 1994-01-28 | Nec Corp | 混成集積回路装置 |
| US5300459A (en) * | 1989-12-28 | 1994-04-05 | Sanken Electric Co., Ltd. | Method for reducing thermal stress in an encapsulated integrated circuit package |
| US5381599A (en) * | 1993-04-12 | 1995-01-17 | Delco Electronics Corp. | Liquid crystal polymer encapsulated electronic devices and methods of making the same |
| US5628919A (en) * | 1993-12-13 | 1997-05-13 | Matsushita Electric Industrial Co., Ltd. | Methods for producing a chip carrier and terminal electrode for a circuit substrate |
| WO2004093183A1 (ja) * | 1995-03-17 | 2004-10-28 | Atsushi Hino | フィルムキャリアおよびこれを用いた半導体装置 |
| CN111564417A (zh) * | 2020-05-22 | 2020-08-21 | 甬矽电子(宁波)股份有限公司 | 一种ic封装结构和ic封装方法 |
-
1981
- 1981-07-13 JP JP10980181A patent/JPS5810841A/ja active Pending
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61113244A (ja) * | 1984-11-07 | 1986-05-31 | Fuji Xerox Co Ltd | 混成集積回路の実装方法 |
| US4812897A (en) * | 1985-09-27 | 1989-03-14 | Nippondenso Co., Ltd. | Semiconductor element sealing structure |
| JPS62250650A (ja) * | 1986-04-23 | 1987-10-31 | Nec Corp | 電子部品の実装構造 |
| JPH053738B2 (ja) * | 1986-04-23 | 1993-01-18 | Nippon Electric Co | |
| US5194934A (en) * | 1988-07-27 | 1993-03-16 | Semiconductor Energy Laboratory Co., Ltd. | Mounting structure for a semiconductor chip having a buffer layer |
| US5300459A (en) * | 1989-12-28 | 1994-04-05 | Sanken Electric Co., Ltd. | Method for reducing thermal stress in an encapsulated integrated circuit package |
| JPH0621266A (ja) * | 1992-07-03 | 1994-01-28 | Nec Corp | 混成集積回路装置 |
| US5381599A (en) * | 1993-04-12 | 1995-01-17 | Delco Electronics Corp. | Liquid crystal polymer encapsulated electronic devices and methods of making the same |
| US5628919A (en) * | 1993-12-13 | 1997-05-13 | Matsushita Electric Industrial Co., Ltd. | Methods for producing a chip carrier and terminal electrode for a circuit substrate |
| US5640051A (en) * | 1993-12-13 | 1997-06-17 | Matsushita Electric Industrial Co., Ltd. | Chip package, a chip carrier, a terminal electrode for a circuit substrate and a chip package-mounted complex |
| WO2004093183A1 (ja) * | 1995-03-17 | 2004-10-28 | Atsushi Hino | フィルムキャリアおよびこれを用いた半導体装置 |
| CN111564417A (zh) * | 2020-05-22 | 2020-08-21 | 甬矽电子(宁波)股份有限公司 | 一种ic封装结构和ic封装方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63239827A (ja) | 半導体装置 | |
| JPS5810841A (ja) | 樹脂封止形半導体装置 | |
| JP3262728B2 (ja) | 半導体装置及びその製造方法 | |
| JPH02125454A (ja) | 樹脂封止型半導体装置 | |
| JPH0345542B2 (ja) | ||
| JPH1197569A (ja) | 半導体パッケージ | |
| JPH0526760Y2 (ja) | ||
| JPH1187572A (ja) | 樹脂封止半導体装置およびその製造方法 | |
| JP2585738B2 (ja) | 半導体記憶装置 | |
| JPS6163042A (ja) | 樹脂封止半導体装置 | |
| JP3145892B2 (ja) | 樹脂封止型半導体装置 | |
| JPH11330158A (ja) | 半導体装置およびその製造方法 | |
| JP2504465B2 (ja) | 半導体装置 | |
| JPS6224650A (ja) | 半導体装置 | |
| JPS6360533B2 (ja) | ||
| JP3220524B2 (ja) | ベアチップ | |
| JPS59145534A (ja) | 半導体デバイスの封止方法 | |
| JPS63150931A (ja) | 半導体装置 | |
| JP2001291803A (ja) | 半導体装置 | |
| JPS63310141A (ja) | 半導体装置 | |
| JP2809675B2 (ja) | 樹脂封止型半導体装置 | |
| JPS61100940A (ja) | 半導体装置 | |
| JPH1140704A (ja) | 半導体装置 | |
| JPS6269538A (ja) | 樹脂封止半導体装置 | |
| JPH08306744A (ja) | 電子部品 |