JPS6163042A - 樹脂封止半導体装置 - Google Patents
樹脂封止半導体装置Info
- Publication number
- JPS6163042A JPS6163042A JP18576184A JP18576184A JPS6163042A JP S6163042 A JPS6163042 A JP S6163042A JP 18576184 A JP18576184 A JP 18576184A JP 18576184 A JP18576184 A JP 18576184A JP S6163042 A JPS6163042 A JP S6163042A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- chip
- buffer film
- semiconductor chip
- sealed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 33
- 229920005989 resin Polymers 0.000 claims abstract description 25
- 239000011347 resin Substances 0.000 claims abstract description 25
- 229920001721 polyimide Polymers 0.000 claims abstract description 5
- 239000003822 epoxy resin Substances 0.000 claims 1
- 229920000647 polyepoxide Polymers 0.000 claims 1
- 239000009719 polyimide resin Substances 0.000 claims 1
- 229920002050 silicone resin Polymers 0.000 claims 1
- 239000000758 substrate Substances 0.000 claims 1
- 238000007789 sealing Methods 0.000 abstract description 15
- 239000000945 filler Substances 0.000 abstract description 7
- 239000004642 Polyimide Substances 0.000 abstract description 4
- 239000004593 Epoxy Substances 0.000 abstract description 3
- 238000000034 method Methods 0.000 abstract description 3
- 230000008602 contraction Effects 0.000 abstract 1
- 230000005684 electric field Effects 0.000 abstract 1
- 229910052710 silicon Inorganic materials 0.000 abstract 1
- 239000010703 silicon Substances 0.000 abstract 1
- 239000010408 film Substances 0.000 description 16
- 230000007547 defect Effects 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005336 cracking Methods 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 229910000831 Steel Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000012778 molding material Substances 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 239000010959 steel Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3135—Double encapsulation or coating and encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3178—Coating or filling in grooves made in the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は樹脂封止半導体装置に係り、特にその樹脂封
止後の封止樹脂の硬化収縮によつ°Ｃ１封止される半導
体チップの機能及び封止樹脂自体の特性が劣化するのを
緩和するための構造の改良に関するものである〇 〔従来技術−〕 従来、半導体装置の樹脂封止は、半導体チップをリード
フレームに搭載し、チップの電極とリードフレームのリ
ードとの間を全線などで結線した後、該リードフレーム
を金型にセットして樹脂封止している。低集積度の集積
回路装置（ＩＣ）やチップ寸法の小さい個別半導体素子
では、封止樹脂の硬化収縮による内部応力の問題はそれ
程顕著でなく、従来技術でその対応は可能であった。
止後の封止樹脂の硬化収縮によつ°Ｃ１封止される半導
体チップの機能及び封止樹脂自体の特性が劣化するのを
緩和するための構造の改良に関するものである〇 〔従来技術−〕 従来、半導体装置の樹脂封止は、半導体チップをリード
フレームに搭載し、チップの電極とリードフレームのリ
ードとの間を全線などで結線した後、該リードフレーム
を金型にセットして樹脂封止している。低集積度の集積
回路装置（ＩＣ）やチップ寸法の小さい個別半導体素子
では、封止樹脂の硬化収縮による内部応力の問題はそれ
程顕著でなく、従来技術でその対応は可能であった。
ところが、大規模集積回路装置（ＬＳＩ）に移行するに
つれて、アルミニタム（Ａ６）配線パターンや各種機能
素子の寸法が超微細化するのに対して、チップ寸法は逆
に大きくなるので、封止樹脂の硬化収縮によって発生す
る内部応力が急増する結果、チップの反り、割ｎまたは
、応力の集中するチップ表面の周辺の特にコーナ部での
樹脂の割れ（ミクロクラック）、界面のはく離等を生起
する。
つれて、アルミニタム（Ａ６）配線パターンや各種機能
素子の寸法が超微細化するのに対して、チップ寸法は逆
に大きくなるので、封止樹脂の硬化収縮によって発生す
る内部応力が急増する結果、チップの反り、割ｎまたは
、応力の集中するチップ表面の周辺の特にコーナ部での
樹脂の割れ（ミクロクラック）、界面のはく離等を生起
する。
第１図は従来の樹脂封止半導体装置の要部構造を示す模
式断面図で、（１）はリードフレーム、αａ）はそのリ
ード部、（２）は半導体チップ、（３）は封止樹脂、（
４）はフィラーである。図示のように封止樹脂（３）中
のフィラー（４）のエツジがチップ（２）の表面の素子
（図示省略）に接触していると、同図に、矢印で模式的
に示すように作用し、チップ（２）の表面では！２図に
矢印で示すように中心に向って働く／樹脂（３）の硬化
収縮力がフィラー（４）を介してそのエツジに集中し、
素子を圧迫してＬＳＩの誤動作等を生起する。特にチッ
プ（３）の長手方向養周辺の角部では内部応力が大きい
ので、この周辺に角ばった大きな粒子が存在するとその
影ノｌは非常に大きなものになる。
式断面図で、（１）はリードフレーム、αａ）はそのリ
ード部、（２）は半導体チップ、（３）は封止樹脂、（
４）はフィラーである。図示のように封止樹脂（３）中
のフィラー（４）のエツジがチップ（２）の表面の素子
（図示省略）に接触していると、同図に、矢印で模式的
に示すように作用し、チップ（２）の表面では！２図に
矢印で示すように中心に向って働く／樹脂（３）の硬化
収縮力がフィラー（４）を介してそのエツジに集中し、
素子を圧迫してＬＳＩの誤動作等を生起する。特にチッ
プ（３）の長手方向養周辺の角部では内部応力が大きい
ので、この周辺に角ばった大きな粒子が存在するとその
影ノｌは非常に大きなものになる。
第３図は第１図の半導体チップ（２）の長手方向の周辺
部の一部のみを示したｆｆｒ面図で、第３図Ａにチップ
（２）の表面の矢印で示す方向の樹脂（３）の候１じ収
縮による内部応力は、近傍の破線矢印で示す硬化収縮が
チップ（２）の端面（５）で拘束されているので、第３
図Ｂに示すような樹脂（３）の割れ（６）、界面のはく
離（７）を生じる。これらの割れ（６）及び界面はく離
（７）は、当然リードフレームや金線の界面または樹脂
層Ｃ３）を透過してくる水分の貯り場所となり、そのよ
うな水分中には腐食性の不純物を含有しているので、Ｍ
配線や電極バットを腐食する。また、第３図Ｂに（６）
で示すような割れが発生すると、その周囲の応力は緩和
されるが、その内側近傍のフィラー（４）のエツジに応
力の集中が移動し、そのエツジでの応力集中は更に増大
し、結果としてチップ（２）の表面素子に圧迫を加え、
装置の誤動作を生起する。
部の一部のみを示したｆｆｒ面図で、第３図Ａにチップ
（２）の表面の矢印で示す方向の樹脂（３）の候１じ収
縮による内部応力は、近傍の破線矢印で示す硬化収縮が
チップ（２）の端面（５）で拘束されているので、第３
図Ｂに示すような樹脂（３）の割れ（６）、界面のはく
離（７）を生じる。これらの割れ（６）及び界面はく離
（７）は、当然リードフレームや金線の界面または樹脂
層Ｃ３）を透過してくる水分の貯り場所となり、そのよ
うな水分中には腐食性の不純物を含有しているので、Ｍ
配線や電極バットを腐食する。また、第３図Ｂに（６）
で示すような割れが発生すると、その周囲の応力は緩和
されるが、その内側近傍のフィラー（４）のエツジに応
力の集中が移動し、そのエツジでの応力集中は更に増大
し、結果としてチップ（２）の表面素子に圧迫を加え、
装置の誤動作を生起する。
従来、耐湿特性の向上の目的で半導体チップ（２）の上
面のみにポリイミドなどの保護膜を塗布した 。
面のみにポリイミドなどの保護膜を塗布した 。
例はあるがチップ端面の封止樹脂の硬化収縮を拘束する
部分には保護膜が塗布されていないので、保護膜による
チップ表面での内部応力の緩和は余り期待できず、上述
のような欠点にやｗｉ ？）避けられ；ζ：かった。
部分には保護膜が塗布されていないので、保護膜による
チップ表面での内部応力の緩和は余り期待できず、上述
のような欠点にやｗｉ ？）避けられ；ζ：かった。
この・発明は以上のような点に鑑みてなされたもので、
樹脂封止する半導体テップの上面及び端面部に緩衝膜を
設けることによって上述の内部応力の影７１ ｅ緩和し
た高信頼性の樹脂封止半導体装置を提供するものでめる
。
樹脂封止する半導体テップの上面及び端面部に緩衝膜を
設けることによって上述の内部応力の影７１ ｅ緩和し
た高信頼性の樹脂封止半導体装置を提供するものでめる
。
第４図Ａはこの発明の一実施例の半導体チップ −の一
部の与を示す前面図で、個々のチップ（２）の上面はも
とより周囲端面にも緩衝膜（８）が形成されている。（
９）ニウェーハからチップ（２）への分割ダイ７７グ面
である。チップ（２）の角部や陵＠は丸くしてシ〈方が
応力集中の防止、緩衝膜（８）の膜厚の均一性の点で望
ましい。
部の与を示す前面図で、個々のチップ（２）の上面はも
とより周囲端面にも緩衝膜（８）が形成されている。（
９）ニウェーハからチップ（２）への分割ダイ７７グ面
である。チップ（２）の角部や陵＠は丸くしてシ〈方が
応力集中の防止、緩衝膜（８）の膜厚の均一性の点で望
ましい。
４４図Ｂはこの発明の他の実施例の半導体チップの一部
のみを示す断面図で、この場合にはチップ（２）の端面
自体には緩１両ｇ（８）は形成されず、個々のチップ（
２）の端面に近くにこれ社沿って＊ａ＊を形成し、この
溝ａｌ内に緩衝膜（８）場入り込むように形成されてい
る。この構成ではテップ１２）への分割のためのダイシ
ングラインの認識およびダイシングが容易であるう（６
）は破砕面である。
のみを示す断面図で、この場合にはチップ（２）の端面
自体には緩１両ｇ（８）は形成されず、個々のチップ（
２）の端面に近くにこれ社沿って＊ａ＊を形成し、この
溝ａｌ内に緩衝膜（８）場入り込むように形成されてい
る。この構成ではテップ１２）への分割のためのダイシ
ングラインの認識およびダイシングが容易であるう（６
）は破砕面である。
これらの緩衝膜（８）にはポリイミド、シリコーン、エ
ポキシなど封止鋼脂より弾性があり、かつ、耐熱性、純
°建の点でもすぐれた熱硬化性の高分子材料が好ましい
。勿論、電極パッド部はエツチングによって緩衝！ ＜
８）は除去される。
ポキシなど封止鋼脂より弾性があり、かつ、耐熱性、純
°建の点でもすぐれた熱硬化性の高分子材料が好ましい
。勿論、電極パッド部はエツチングによって緩衝！ ＜
８）は除去される。
いずれの実施例においても、封止樹脂の硬化収縮によっ
てチップ（２）の端面に加わる内部応力がその端面部に
ある緩衝膜（８）にょっ°Ｃ緩和されるので、その内部
応力に起因する問題点は解消し信頼性を高めることがで
きる。
てチップ（２）の端面に加わる内部応力がその端面部に
ある緩衝膜（８）にょっ°Ｃ緩和されるので、その内部
応力に起因する問題点は解消し信頼性を高めることがで
きる。
具体例１
高純度シリコーン樹脂（塩素及び９ラニウム元素の含有
堵がそれぞれ１ｐｐｂ以下）を用いて、スピンコード法
によって、第４図Ａに示したような、平均約５μｍの膜
厚の緩衝膜を形成したＬＳＩチップを製作し、通常のエ
ポキシ成形材料（フィラー含ｔエフ０重量バーセント、
フィラーの最大粒径；約２００μｍ）を用いて樹脂封止
した。この樹脂封止半導体装置は所定の高温保存試験、
ヒートサイクル、ヒートショック試験において電気的不
良は全く認められなかった。
堵がそれぞれ１ｐｐｂ以下）を用いて、スピンコード法
によって、第４図Ａに示したような、平均約５μｍの膜
厚の緩衝膜を形成したＬＳＩチップを製作し、通常のエ
ポキシ成形材料（フィラー含ｔエフ０重量バーセント、
フィラーの最大粒径；約２００μｍ）を用いて樹脂封止
した。この樹脂封止半導体装置は所定の高温保存試験、
ヒートサイクル、ヒートショック試験において電気的不
良は全く認められなかった。
具体例２
高純度ポリイミドナニスを用いて、第４図Ｂに示すよう
な平均的１０７Ｉｎの膜厚の緩衝膜を形成したＬＳＩテ
ッグを製作した以外は具体例１と同様にして樹脂封止し
た口この（封脂封止半導体装置も具体例１と同様、信頼
性試験において電気的不良は認められなかった。
な平均的１０７Ｉｎの膜厚の緩衝膜を形成したＬＳＩテ
ッグを製作した以外は具体例１と同様にして樹脂封止し
た口この（封脂封止半導体装置も具体例１と同様、信頼
性試験において電気的不良は認められなかった。
比較データ
上記具体例１および２で用いたのと同じＩ、ＳＩチップ
で（イ）緩衝膜を形成していないもの、（ロ）チップの
上面のみにエボキン樹脂で約２０μｍの厚さに保護膜を
形成したものを用意し、いずれも上記具体例と同様の樹
脂封止金した。これらの樹脂封止半導体装置はいずれも
信頼性試験において電気的不良力発生し、グツシャー戸
クツカー、テス） （ＰＣＴ）（１２１″Ｃ１１００％
ＲＨにおける）において、上記爾の場合でも約５００時
間経過後には不良で発生するのに対して、上記本発明の
具体例１および２の装置では１０００時間経過しても不
良は発生しなかった。
で（イ）緩衝膜を形成していないもの、（ロ）チップの
上面のみにエボキン樹脂で約２０μｍの厚さに保護膜を
形成したものを用意し、いずれも上記具体例と同様の樹
脂封止金した。これらの樹脂封止半導体装置はいずれも
信頼性試験において電気的不良力発生し、グツシャー戸
クツカー、テス） （ＰＣＴ）（１２１″Ｃ１１００％
ＲＨにおける）において、上記爾の場合でも約５００時
間経過後には不良で発生するのに対して、上記本発明の
具体例１および２の装置では１０００時間経過しても不
良は発生しなかった。
なお、以上の説明では緩衝膜はクエーハ製作段階で形成
し、その後にチップに分割する場合を示したが、特に、
これに限定されるものではなく、また、その形成方法も
化学的または物理的薄膜形成方法が任意に適用できる。
し、その後にチップに分割する場合を示したが、特に、
これに限定されるものではなく、また、その形成方法も
化学的または物理的薄膜形成方法が任意に適用できる。
以上説明したように、この発明になる樹脂封止半導体チ
ップの上面のみならず端面部にわたって緩衝膜を設けた
ので封止樹脂の硬化収縮による内部応力の影響は緩和さ
れ高信頼性が得られる。
ップの上面のみならず端面部にわたって緩衝膜を設けた
ので封止樹脂の硬化収縮による内部応力の影響は緩和さ
れ高信頼性が得られる。
面で働く樹脂の硬化収縮力の方向を示す図、第３図は第
１図の半導体テラ１の長手方向の周辺部での問題点を説
明するための部分断面図、第４図Ａ及びＢはこの発明の
それぞれ一実施例及び他の実施例の半導体チップの要部
のみを示す断面図である０ 図ｔこおいて（１）はリードフレーム、（２）は半導体
チップ、（３）は封止樹脂、（８）は緩衝膜、αＱは細
溝であるＯ なお、各図中同一符号は同一または相当部分を示す０
１図の半導体テラ１の長手方向の周辺部での問題点を説
明するための部分断面図、第４図Ａ及びＢはこの発明の
それぞれ一実施例及び他の実施例の半導体チップの要部
のみを示す断面図である０ 図ｔこおいて（１）はリードフレーム、（２）は半導体
チップ、（３）は封止樹脂、（８）は緩衝膜、αＱは細
溝であるＯ なお、各図中同一符号は同一または相当部分を示す０
Claims (3)
- （１）下面がリードフレーム等の基板に装着された半導
体チップを樹脂封止したものにおいて、上記半導体チッ
プの上面および端面部にわたつて上記樹脂の硬化収縮に
よる内部応力を緩和する緩衝膜を形成したことを特徴と
する樹脂封止半導体装置。 - （２）半導体チップの上面と上記半導体チップの周縁部
にこの周縁に沿つて上記上面から穿設した細溝内とにわ
たつて緩衝膜を形成したことを特徴とする特許請求の範
囲第１項記載の樹脂封止半導体装置。 - （３）緩衝膜は高純度のポリイミド樹脂、シリコーン樹
脂、およびエポキシ樹脂からなる一群中から任意に選ん
だ樹脂を使用したことを特徴とする特許請求の範囲第１
項または第２項記載の樹脂封止半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18576184A JPS6163042A (ja) | 1984-09-03 | 1984-09-03 | 樹脂封止半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18576184A JPS6163042A (ja) | 1984-09-03 | 1984-09-03 | 樹脂封止半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6163042A true JPS6163042A (ja) | 1986-04-01 |
Family
ID=16176405
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18576184A Pending JPS6163042A (ja) | 1984-09-03 | 1984-09-03 | 樹脂封止半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6163042A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH027549A (ja) * | 1988-02-24 | 1990-01-11 | Motorola Inc | 接着増進剤を有するプラスチック封止用半導体ダイ |
| WO2011084362A3 (en) * | 2009-12-21 | 2011-09-01 | Advanced Micro Devices, Inc. | Semiconductor chip device with solder diffusion protection |
| WO2015166737A1 (ja) * | 2014-04-28 | 2015-11-05 | 三菱電機株式会社 | 半導体装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5790967A (en) * | 1980-11-27 | 1982-06-05 | Nec Corp | Semiconductor device sealed with resin |
-
1984
- 1984-09-03 JP JP18576184A patent/JPS6163042A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5790967A (en) * | 1980-11-27 | 1982-06-05 | Nec Corp | Semiconductor device sealed with resin |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH027549A (ja) * | 1988-02-24 | 1990-01-11 | Motorola Inc | 接着増進剤を有するプラスチック封止用半導体ダイ |
| WO2011084362A3 (en) * | 2009-12-21 | 2011-09-01 | Advanced Micro Devices, Inc. | Semiconductor chip device with solder diffusion protection |
| US8299633B2 (en) | 2009-12-21 | 2012-10-30 | Advanced Micro Devices, Inc. | Semiconductor chip device with solder diffusion protection |
| JP2013515375A (ja) * | 2009-12-21 | 2013-05-02 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | 半田拡散保護を伴う半導体チップデバイス |
| US8759962B2 (en) | 2009-12-21 | 2014-06-24 | Advanced Micro Devices, Inc. | Semiconductor chip device with solder diffusion protection |
| WO2015166737A1 (ja) * | 2014-04-28 | 2015-11-05 | 三菱電機株式会社 | 半導体装置 |
| JP6005306B2 (ja) * | 2014-04-28 | 2016-10-12 | 三菱電機株式会社 | 半導体装置 |
| US10068825B2 (en) | 2014-04-28 | 2018-09-04 | Mitsubishi Electric Corporation | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3701542B2 (ja) | 半導体装置およびその製造方法 | |
| US9012269B2 (en) | Reducing warpage for fan-out wafer level packaging | |
| US4712129A (en) | Integrated circuit device with textured bar cover | |
| US6558981B2 (en) | Method for making an encapsulated semiconductor chip module | |
| JP3262728B2 (ja) | 半導体装置及びその製造方法 | |
| JP2000269166A (ja) | 集積回路チップの製造方法及び半導体装置 | |
| US5698904A (en) | Packaging material for electronic components | |
| JPS5810841A (ja) | 樹脂封止形半導体装置 | |
| JPS6163042A (ja) | 樹脂封止半導体装置 | |
| WO1999049512A1 (fr) | Dispositif a semi-conducteur et procede de fabrication associe | |
| TW591727B (en) | Method for producing a protection for chip edges and arrangement for the protection of chip edges | |
| JPH0345542B2 (ja) | ||
| JPS61230344A (ja) | 樹脂封止型半導体装置 | |
| JPS63293930A (ja) | 半導体装置における電極 | |
| JP2005142452A (ja) | 半導体装置及びその製造方法 | |
| JP3741670B2 (ja) | 半導体装置の製造方法 | |
| JPH08288293A (ja) | 半導体装置及びその製造方法並びにその実装構造 | |
| JPS615561A (ja) | 半導体装置 | |
| JP3468406B2 (ja) | 半導体装置の実装方法 | |
| JPS63310141A (ja) | 半導体装置 | |
| JPS5891662A (ja) | 半導体装置の製造方法 | |
| JPH0521653A (ja) | 樹脂封止型半導体装置 | |
| JPS59145534A (ja) | 半導体デバイスの封止方法 | |
| JPS60254756A (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| JP3699915B2 (ja) | 半導体装置の製造方法 |