JPS60254756A - 樹脂封止型半導体装置およびその製造方法 - Google Patents

樹脂封止型半導体装置およびその製造方法

Info

Publication number
JPS60254756A
JPS60254756A JP11125484A JP11125484A JPS60254756A JP S60254756 A JPS60254756 A JP S60254756A JP 11125484 A JP11125484 A JP 11125484A JP 11125484 A JP11125484 A JP 11125484A JP S60254756 A JPS60254756 A JP S60254756A
Authority
JP
Japan
Prior art keywords
resin
semiconductor chip
lead frame
semiconductor device
sealing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11125484A
Other languages
English (en)
Inventor
Akihiro Kubota
昭弘 窪田
Tsuyoshi Aoki
強 青木
Masao Takehiro
武広　正雄
Junichi Kasai
純一 河西
Kenichi Yamada
謙一 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP11125484A priority Critical patent/JPS60254756A/ja
Publication of JPS60254756A publication Critical patent/JPS60254756A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ＋ａ＋　産業上の利用分野 本発明は封止により半導体チップ表面に生ずるストレス
を緩和する構造の樹脂封止型半導体装置に関する。
近年集積回路の大規模化に伴い半導体チップも大型化さ
れ、その大きさが６ＩｌｌＩ１１角以上になると、樹脂
封止型半導体装置においては成形後の樹脂の収縮による
ストレスのため、半導体チップの表□面に被着されたパ
ンシベーション膜、多結晶珪素層、多層配線の場合は配
線層間の絶縁層、さらに半導体基板内部に形成された不
純物導入層にクランクを発生させる等の悪影響がでてき
た。
これに対して、集積回路の設計、組立、パッケージの面
より種々検討が行われている。
（ｂｌ　従来の技術 成形後の樹脂の収縮によるストレスを緩和するため、つ
ぎのような方法がある。
ｉ、低応力樹脂の採用 ストレスを小さくするには、概念的には樹脂の歪、即ち
熱膨張係数と、剛性率を小さくすればよい。しかし、こ
れらの値はパッケージとしての機能をはだすためには、
極端に小さくできない。
一般に封止樹脂は、エポキシ樹脂を基体とし、これにフ
ィラーとして二酸化珪素粉を７０％程度混入する。フィ
ラーを増やすと熱膨張係数は小さくなるが、剛性率は大
きくなる。そのため珪素樹脂等ゴム状のものを混入する
方法がある。
しかしパ、２ケージ材料としての要件である、成形性、
捺印性、耐湿性等をバランスよく実現する材料の選択に
は自ずと限度がある。
ｉｉ　、半導体チップの表面被覆 通常Ｊ　ＣＲ（Ｊｕｎｃｔｉｏｎ　Ｃｏａｔｉｎｇ　Ｒ
ｅ５ｉｎ）と呼ばれるゲル状の珪素樹脂を半導体チップ
表面に滴下した後に、樹脂成形を行い封止する。
この方法は工程が増え、また薄ものパンケージには適用
できない等の欠点を有する。
ｉｉｉ　、その他 ウェハ・プロセス上では、半導体チップのパッシベーシ
ョン膜の強化が検討されている。
（Ｃ）　発明が解決しようとする問題点従来の樹脂封止
型半導体装置においては、成形後の樹脂の収縮によるス
トレスにより、半導体チップ表面を損傷する点である。
ｔｄｌ　問題点を解決するための手段 上記問題点の解決は、半導体チップの上部に、孔もしく
はくぼみを有し、且つ封止樹脂より膨張係数の低い板部
材を配設してなる本発明による樹脂封止型半導体装置、
および第１のリードフレームのチップ・ステージに半導
体チップを、該半導体チップと該第１のリードフレーム
の外部リードに内部リード線をボンディングした後、孔
もしくはくぼみを有し、且つ封止樹脂より膨張係数の低
い板部材を具備する第２のリードフレームを、該半導体
チップ上を覆うように該第１のリードフレーム上に重ね
て後樹脂封止する本発明による樹脂封止型半導体装置の
製造方法により達成される。
（ｅ）　作用 前述のように材料を変えてもストレスを０にすることは
できない。そのため半導体チップ上に多数の孔の開いた
低膨張係数の金属板を板部材として設けて樹脂中に埋め
込むことにより、孔に浸入した樹脂が丁度アンカー・ボ
ルトのような役目をして、成形後の冷却によって生ずる
樹脂の収縮を抑制する。
即ち、この金属板により半導体チップ表面近傍の樹脂の
自由膨張、収縮を抑制し、従って半導体チップと樹脂間
の辷りを減らし、半導体チップに生ずるストレスを軽減
する。
ｉｆ）　実施例 以下に本発明の実施例を組立工程を含めて説明する。
第２図は本発明によるストレス抑制用筒２のリードフレ
ームの１駒分の平面図と断面図である。
図において、リードフレームは例えば４２合金（鉄−４
２％ニッケル）を用い、これに同じ材料で板部材として
ストレス抑制金属板１を具備させ、これには多数の孔ま
たは（ぼみ２を設ける。３はリードフレームの送り孔で
ある。
第３図は第１のリードフレームの１駒分の平面図である
。
図において、４はチップ・ステージでこの上に半導体チ
ップ５をソルダ付けする。６は外部り一ドで、これと半
導体チップのボンディング・パッドとに内部リード線７
をボンディングする。８はリードフレームの送り孔であ
る。
この第１のリードフレームの上に、第２のリードフレー
ムを送り孔が一致するように重ねて、鎖線で示されるよ
うに封止樹脂９を注入成形する。
つぎに外部リードを結ぶタイバー１０と、上下のリード
フレームの耳を切断除去し、外部リードをパッケージの
根本近傍より下向きに直角に近く折り曲げて組立工程を
終わる。
なお、第２のリードフレームに、内部リード線７との接
触短絡を防ぐため絶縁性樹脂を被覆する場合もをる。
第１図は上記の組立工程が終わり、完成した状態を示す
本発明による樹脂封止型半導体装置のＸ−Ｘ矢視断面図
である。
（ｇ）　発明の効果 以上詳細に説明したように本発明によれば、成形後の樹
脂の収縮によるストレスを緩和し、半導体チップ表面の
損傷を軽減できる。従って大型半導体チップの樹脂封止
が可能となる。
【図面の簡単な説明】
第１図は本発明による樹脂封止型半導体装置のＸ−Ｘ矢
視断面図、 第２図は本発明によるストレス抑制用筆２のリードフレ
ームの１駒分の平面図と断面図、第３図は第１のリード
フレームの１駒分の平面図である。 図において、 １はストレス抑制金属板、 ２は孔またはくぼみ、　３は送り孔、 ４はチップ・ステージ、５は半導体チップ、６は外部リ
ード、　７は内部リード線、８は送り孔、　９は封止樹
脂、 ＩＯはタイバー を示す。

Claims (2)

    【特許請求の範囲】
  1. （１）半導体チップの上部に、孔もしくはくぼみを有し
    、且つ封止樹脂より膨張係数の低い板部材を配設してな
    ることを特徴とする樹脂封止型半導体装置。
  2. （２）第１のリードフレームのチップ・ステージに半導
    体チップを、該半導体チップと該第１のリードフレーム
    の外部リードに内部リード線をボンディングした後、孔
    もしくはくぼみを有し、且つ封止樹脂より膨張係数の低
    い板部材を具備する第２のリードフレームを、該半導体
    チップ上を覆うように該第１のリードフレーム上に重ね
    て後、樹脂封止することを特徴とする樹脂封止型半導体
    装置の製造方法。
JP11125484A 1984-05-31 1984-05-31 樹脂封止型半導体装置およびその製造方法 Pending JPS60254756A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11125484A JPS60254756A (ja) 1984-05-31 1984-05-31 樹脂封止型半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11125484A JPS60254756A (ja) 1984-05-31 1984-05-31 樹脂封止型半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JPS60254756A true JPS60254756A (ja) 1985-12-16

Family

ID=14556519

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11125484A Pending JPS60254756A (ja) 1984-05-31 1984-05-31 樹脂封止型半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JPS60254756A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2684803A1 (fr) * 1991-12-04 1993-06-11 Gemplus Card Int Boitier a structure renforcee pour circuit integre, et carte comprenant un tel boitier.
US5901043A (en) * 1993-03-02 1999-05-04 National Semiconductor Corporation Device and method for reducing thermal cycling in a semiconductor package

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2684803A1 (fr) * 1991-12-04 1993-06-11 Gemplus Card Int Boitier a structure renforcee pour circuit integre, et carte comprenant un tel boitier.
US5901043A (en) * 1993-03-02 1999-05-04 National Semiconductor Corporation Device and method for reducing thermal cycling in a semiconductor package

Similar Documents

Publication Publication Date Title
KR100477020B1 (ko) 멀티 칩 패키지
KR100618892B1 (ko) 와이어 본딩을 통해 팬 아웃 구조를 달성하는 반도체패키지
US7224070B2 (en) Plurality of semiconductor die in an assembly
US6723585B1 (en) Leadless package
US5300461A (en) Process for fabricating sealed semiconductor chip using silicon nitride passivation film
US7115441B2 (en) Semiconductor package with semiconductor chips stacked therein and method of making the package
JP4068336B2 (ja) 半導体装置
US20030111720A1 (en) Stacked die semiconductor device
JP2001144213A (ja) 半導体装置の製造方法および半導体装置
US20060097408A1 (en) Semiconductor package device and method for fabricating the same
KR100394030B1 (ko) 적층형 반도체 패키지
JP4095123B2 (ja) ボンディングパット及び半導体装置の製造方法
KR100391094B1 (ko) 듀얼 다이 패키지와 그 제조 방법
US5102831A (en) Method of manufacturing multi-chip package
US20060017148A1 (en) Semiconductor package and method for its manufacture
JP2003124388A (ja) ウェハレベルチップスケールパッケージおよびそれを製造する方法
JPS60254756A (ja) 樹脂封止型半導体装置およびその製造方法
JPH11214448A (ja) 半導体装置および半導体装置の製造方法
KR20010061886A (ko) 적층 칩 패키지
WO2001026146A1 (en) Semiconductor device and method of manufacture thereof
JPS6370532A (ja) 半導体装置
KR20080048311A (ko) 반도체 패키지 및 그 제조방법
US20060071305A1 (en) Electrical package structure including chip with polymer thereon
JP2000091339A (ja) 半導体装置およびその製造方法
KR100891649B1 (ko) 반도체 패키지 제조방법