FR2684803A1 - Boitier a structure renforcee pour circuit integre, et carte comprenant un tel boitier. - Google Patents

Boitier a structure renforcee pour circuit integre, et carte comprenant un tel boitier. Download PDF

Info

Publication number
FR2684803A1
FR2684803A1 FR9115017A FR9115017A FR2684803A1 FR 2684803 A1 FR2684803 A1 FR 2684803A1 FR 9115017 A FR9115017 A FR 9115017A FR 9115017 A FR9115017 A FR 9115017A FR 2684803 A1 FR2684803 A1 FR 2684803A1
Authority
FR
France
Prior art keywords
integrated circuit
reinforcement
reinforcing
housing according
printed circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
FR9115017A
Other languages
English (en)
Inventor
Dupre Francois
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Gemplus SA
Original Assignee
Gemplus Card International SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Gemplus Card International SA filed Critical Gemplus Card International SA
Priority to FR9115017A priority Critical patent/FR2684803A1/fr
Publication of FR2684803A1 publication Critical patent/FR2684803A1/fr
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Credit Cards Or The Like (AREA)

Abstract

L'invention concerne la protection des circuits intégrés destinés à être montés dans des dispositifs tels que des cartes dans lesquels ils ne doivent pas faire de surépaisseur. Elle consiste a renforcer le circuit intégré (101) par au moins une armature de renforcement (107) formée d'une plaque rigide et résistante noyée dans le matériau (106) formant habituellement le boîtier du circuit intégré. Cette armature de renforcement est de préférence fabriquée à partir d'une plaquette de silicium, selon les techniques utilisées pour fabriquer les circuits intégrés. Elle permet de renforcer la protection des circuits intégrés utilisés dans les "cartes à puces" et donc d'améliorer la fiabilité de celles-ci.

Description

BOITIER A STRUCTURE RENFORCEE POUR CIRCUIT INTEGRE,
ET CARTE COMPRENANT UN TEL BOITIER.
La présente invention se rapporte aux boîtiers dans lesquels on place les circuits intégrés afin de les protéger contre les agressions extérieures. Elle concerne plus particulièrement les moyens permettant de renforcer la structure d'un tel boîtier. Elle est particulièrement utile pour les circuits intégrés destinés à être insérés dans des cartes à circuit intégré, plus connues sous le nom de "cartes à puce".
Ces cartes à puces sont maintenant bien connues et peuvent servir à de multiples usages, comme par exemple retirer de l'arguent dans un distributeur bancaire. Elles comportent un circuit intégré noyé dans 11 épaisseur de la carte à puce et réuni par des fils de connexion à des contacts, généralement formés par des pistes gravées sur un morceau de circuit imprimé. Ces contacts sont disposés de manière normalisée de façon à permettre l'usage de la carte dans des terminaux eux-même normalisés. Ces terminaux comprennent un lecteur dans lequel on introduit la carte, laquelle est éjectée vers le porteur à la fin des opérations. Les nombreux passages dans les lecteurs de ce type imposent des contraintes sévères, tant à la carte qu'au circuit intégré qui est placé à l'intérieur. En outre, compte-tenu de l'usage généralement "Grand Public de ces cartes, celles-ci sont manipulées sans précautions particulières par un grand nombre de personnes qui n'ont pas le souci d'en prendre un soin excessif. Dans ces conditions, le circuit intégré est soumis à des contraintes importantes qui risquent de le détériorer très rapidement. Pour le protéger, il est connu de le placer dans un boîtier, lequel peut en principe subir des contraintes plus importantes que le morceau de silicium formant le circuit intégré et qui est réalisé dans un matériau à la fois résistant et solide.
Toutefois, compte- tenu de l'épaisseur de la carte, qui est normalisée et qui n'excède pas le millimètre, les boîtiers utilisés ne peuvent pas être très épais et sont par exemple sans commune mesure avec les boîtiers utilisés couramment en électronique. Dans ces conditions la protection supplémentaire obtenue, même si elle est bonne par rapport à la fragilité intrinsèque de la puce formant le circuit intégré, n'est pas très forte, et il est souhaitable de pouvoir améliorer sa résistance aux contraintes extérieures.
Pour obtenir une telle amélioration, l'invention propose un boîtier à structure renforcée pour circuit intégré, du type comprenant un circuit intégré relié à un circuit imprimé et enrobé au moins d'un côté de ce circuit imprimé dans un matériau d'enrobage, principalement caractérisé en ce qu'il comporte au moins une armature de renforcement noyée dans le matériau d'enrobage et s'étendant parallèlement au plan du circuit intégré.
D'autre particularités et avantages de l'invention apparaîtront clairement dans la description suivante, faite en regard des figures annexées qui représentent:: - La figure 1, une vue en coupe d'un boîtier renforcé
selon un premier mode de réalisation de
l'invention.
- La figure 2, un deuxième mode de réalisation de
l'invention, où l'armature de renforcement est
située sous le circuit intégré; - La figure 3, une variante du mode de réalisation de
la figure 2, où l'armature de renforcement est
située sous le circuit imprimé; - La figure 4, un troisième mode de réalisation
comportant deux armatures de renforcement, l'une en
dessous et l'autre au dessus du circuit intégré; - La figure 5, une variante du mode de réalisation de
la figure 4, où l'une des armatures de renforcement
est située sous le circuit imprimé;
La figure 6, un quatrième mode de réalisation
comportant trois armatures de renforcement, l'une
au dessus du circuit intégré, une autre en dessous
du circuit intégré, et la troisième en dessous du
circuit imprimé; - La figure 7, un cinquième mode de réalisation
comportant un enrobage symétrique du circuit
intégré et une armature de renforcement située sous
le circuit imprimé; - La figure 8, un sixième mode de réalisation
comportant un enrobage symétrique du circuit
intégré et trois armatures de renforcement, l'une
collée sous le circuit imprimé, et les deux autres
noyées à distance de ce circuit intégré dans le
matériau d'enrobage;
La figure 9, un septième mode de réalisation
comprenant un enrobage symétrique du circuit
intégré et trois armatures de renforcement, l'une
collée au dessus du circuit intégré, et les deux
autres collées l'une sur autre en dessous du
circuit imprimé - La figure 10, une variante du deuxième mode de
réalisation, dans laquelle l'armature de
renforcement est composée de deux armatures
sandwichées entre elles; - La figure 11, une variante du premier mode de
réalisation, dans laquelle l'armature de
renforcement est elle aussi composée de deux
armatures sandwichées entre elles; - La figure 12, une variante du sixième mode de
réalisation, dans laquelle l'enrobage n'est situé
que d'un seul côte du circuit intégré; - La figure 13, une variante du sixième mode de
réalisation, dans laquelle l'enrobage inférieur ne
comporte aucune armature de renforcement; et - La figure 14, une variante du septième mode de
réalisation, dans laquelle l'enrobage inférieur
comprend une seule armature de renforcement de
grande taille et de grande épaisseur.
Sur la figure 1, un circuit intégré 101 est collé par une couche de colle 102 sur un circuit imprimé 103 comportant des pistes 104. Ce circuit imprimé, connu sous le nom anglo-saxon de "Lead Frame", est représenté ici de manière schématique.
La face active du circuit intégré (celle comportant les diffusions et les métallisations formant le circuit intégré proprement dit) est située du côté opposé à la couche de colle et ses connexions de sortie sont reliées aux pistes 104 à l'aide de fils 105. L'ensemble est enrobé dans un matériau d'enrobage, un plastique ou une résine polymérisable par exemple.
Selon l'invention, on a posé sur la surface supérieure du circuit intégré une armature rigide 107 qui recouvre sensiblement toute la surface de ce circuit, en laissant juste la place pour le passage des fils de connexion 105. Cette armature de renforcement est noyée à l'intérieur du matériau d'enrobage 106. Une fine couche de ce matériau vient isoler l'armature de la surface du circuit intégré, de manière à éviter toute friction entre cette armature et cette surface, friction qui risquerait d'abîmer cette partie éminemment fragile du circuit intégré. On pourrait éventuellement utiliser une couche de colle ne provoquant pas de contraintes sur la surface du circuit intégré.
Ainsi donc l'armature, qui est constituée d'un matériau beaucoup plus r-igide que le matériau d'enrobage 106, vient renforcer la résistance du circuit intégré aux différentes contraintes, de flexion par exemple, qui sont susceptible de venir le détériorer.
Les matériaux formant l'armature peuvent être de natures diverses, pourvu qu'ils soient suffisamment rigides et solides pour renforcer convenablement la résistance mécanique du circuit intégré. On utilisera toutefois de préférence du silicium, en partant par exemple d'une plaquette de même type que celle qui a servi à fabriquer le circuit intégré, mais d'une épaisseur adaptée, cette épaisseur étant éventuellement nettement plus forte que celle d'un circuit intégré.
L'usage d'un tel matériau permet d'utiliser les mêmes équipements que ceux utilisés pour fabriquer les circuits intégrés, ce qui est avantageux du point de vue économique. En outre on élimine ainsi les éventuels problèmes de dilatation thermique.
Dans un deuxième mode de réalisation, représenté sur la figure 2, on a placé cette fois-ci l'armature de renforcement 207 du côté non actif du circuit intégré 101, entre celui-ci et le circuit imprimé 103. Ceci permet d'utiliser une armature de dimensions plus grandes que le circuit intégré, ce qui augmente la tenue mécanique de l'ensemble. En outre cette armature est collée sur le circuit imprimé à l'aide d'une couche de colle 202, et le circuit intégré est lui-même collé sur l'armature à l'aide d'une couche de colle 203. On renforce ainsi la cohésion de l'ensemble, ce qui améliore encore la résistance mécanique.
Dans une variante de réalisation du dispositif de la figure 2, représentée en figure 3, on a supprimé la partie centrale du circuit imprimé et on l'a remplacée par un sandwich formé d'un film isolant 309, collé sur le circuit intégré à l'aide d'une couche de colle 308, et d'une armature de renforcement 307, collée sur la face inférieure de ce film par une couche de colle 302.
Ceci permet d'optimiser l'épaisseur de l'ensemble du boîtier en remplaçant le circuit imprimé, dont la résistance mécanique est médiocre, par l'armature de renforcement 307, dont la résistance mécanique est bien plus grande.
Dans un troisième mode de réalisation, représenté sur la figure 4, on a regroupé les moyens des deux modes de réalisation des figures 1 et 2, en plaçant simultanément une première armature de renforcement 107 au dessus du circuit intégré 101, et une deuxième armature de renforcement 207 en dessous de ce circuit intégré. Ce mode de réalisation permet donc d'additionner les actions de renforcement de la résistance obtenues dans les premier et deuxième modes de réalisation.
Une variante de réalisation du dispositif de la figure 4, représentée sur la figure 5, consiste à associer le premier mode de réalisation de la figure 1 avec la variante du deuxième mode de réalisation de la figure 3, en plaçant une armature de renforcement 107 au dessus du circuit intégré, et une armature de renforcement 307 en dessous de celui-ci à la place du circuit imprimé, en l'isolant du circuit intégré par un film mince isolant 309.
Un quatrième mode de réalisation consiste à associer le premier mode avec le deuxième mode et sa variante ou, présenté d'une autre façon, le troisième mode et sa variante. Dans ce quatrième mode, représenté sur la figure 6, le circuit intégré 101 est renforcé simultanément par une première armature 107 disposée au dessus de lui,par une deuxième armature 207 disposée en dessous et collée à lui par une couche de colle 208, et par une troisième armature 307 située à la place du circuit imprimé et fixée sur la deuxième armature 207 par l'intermédiaire de deux couches de colle 302 et 308 et d'un film isolant 309. On obtient ainsi un boîtier renforcé au maximum possible selon cette technique.
Les modes de réalisation qui ont été décrits ci-dessus sont particulièrement adaptés au cas d'un boîtier destiné à être utilisé dans une carte à puce standard dont l'épaisseur est normalisée.
L'invention s'applique aussi au cas des boîtiers destinés à d'autres usages que les cartes à puce normalisées, par exemple pour des cartes à puce spécifiques dont certains paramètres, l'épaisseur par exemple, peuvent échapper aux normes en vigueur. Dans ce cas on pourra renforcer encore plus la résistance du boîtier de la manière décrite ci-après.
Dans un cinquième mode de réalisation de l'invention, représenté sur la figure 7, on a encore un circuit intégré 101 qui est fixé par une couche de colle 702 sur un circuit imprimé 103/104 auquel il est réuni par des connexions 105. Toutefois, dans ce mode de réalisation le circuit est toujours protégé comme ci-dessus par un enrobage de matériaux élastiques, plastiques ou résines polymérisables, mais cet enrobage comporte une couche supérieure 706 venant enrober le circuit intégré et ses connexions 105 d'un côté du circuit imprimé, et une deuxième couche 806 symétrique de la première et placée de l'autre côté du circuit imprimé pour renforcer l'ensemble. L'épaisseur est donc sensiblement doublée par rapport aux modes de réalisation précédents.
Selon l'invention, on colle sur la face inférieure du circuit imprimé 103, de l'autre côté par rapport au circuit intégré 101, avec une couche de colle 802 une armature de renforcement 707. Cette armature est ainsi noyée dans la masse d'enrobage 806. Elle est de préférence réalisée avec le même matériau, du silicium de préférence, que le circuit intégré 101, et elle présente les mêmes dimensions que ce circuit intégré.
Ceci permet ainsi d'utiliser strictement le même outillage et le même matériau que pour la fabrication des circuits intégrés. On peut même utiliser à ce moment là des circuits intégrés qui se sont révélés défectueux avant le test d'assemblage, ce qui augmente encore l'économie sur le court de fabrication.
Cette armature 707 peut éventuellement être à la fois nettement plus large et nettement plus épaisse.
Ceci implique d'abandonner la symétrie de la réalisation au profit d'un renforcement supplémentaire de la résistance du boîtier. On peut aussi ne pas coller cette armature supplémentaire au circuit imprimé, de manière à laisser un certain jeu entre celui-ci et l'armature pour pallier d'éventuels problèmes de contraintes dues à la différence de taille entre le circuit intégré et l'armature de renforcement.
Dans un sixième mode de réalisation, représenté sur la figure 8, on rajoute au cinquième mode de la figure 7 deux armatures de renforcement supplémentaires 807 et 817, qui sont placées de chaque côté du circuit imprimé au dessus du circuit intégré 101 pour l'une et en dessous de la première armature de renforcement 707 pour l'autre. Ces deux armatures de renforcement sont de dimensions nettement plus grandes que le circuit intégré 101 et sa première armature de renforcement 707, et elles débordent donc largement de la périphérie de celui-ci. Elles sont situées relativement près de la surface des masses d'enrobage 706 et 806 et relativement loin du circuit intégré et de l'armature 707. Elles enferment donc en quelque sorte l'ensemble formé du circuit intégré et de sa première armature de renforcement en formant comme un boîtier sans rebords.
L'ensemble est donc particulièrement bien renforcé et protégé contre les contraintes extérieures.
Un septième mode de réalisation, représenté sur la figure 9, consiste à utiliser là aussi deux armatures de renforcement supplémentaires 907 et 917 situées l'une au dessus du circuit intégré 101 et l'autre en dessous de la première armature de renforcement 707. Toutefois, dans ce mode de réalisation, ces deux armatures supplémentaires sont collées, la première sur le circuit intégré à l'aide d'une couche de colle 902 et la seconde sur la première armature de renforcement à l'aide d'une couche de colle 912. Dans ces conditions, les deux armatures supplémentaires de renforcement peuvent être nettement plus épaisses que celles prévues dans le sixième mode de réalisation de la figure 8. Toutefois l'armature 907, fixée sur le circuit intégré, ne peut pas déborder de celui-ci à cause des fils de connexion 105 et elle donc nettement moins large que l'armature 807 du sixième mode de réalisation. Il est préférable, par un souci de symétrie utile dans la répartition des contraintes de toutes natures, de donner à l'armature 917 les mêmes dimensions, plus particulièrement la même largeur, que l'armature 907, mais on pourrait éventuellement utiliser là aussi une armature 917 qui soit à la fois plus épaisse et plus large, dont les dimensions soient comparables à celles de l'armature supplémentaire 817 du sixième mode de réalisation.
Les sept modes de réalisation décrits ci-dessus peuvent se combiner entre eux pour donner un grand nombre de variantes, au besoin en prévoyant d'autres variantes sur les moyens-utilisés.
L'une de ces variantes consiste à subdiviser certaines armatures de renforcement en formant un empilement avec des armatures plus minces. Ces armatures plus minces sont particulièrement intéressantes lorsqu'on utilise comme matériau le silicium, puisqu'on dispose plus facilement de tranches minces de ce matériau dans les procédés de fabrication des circuits intégrés. En outre un tel assemblage en sandwich permet d'obtenir un matériau composite qui reste très résistant tout en étant moins sensible aux risques de fracture.
Ainsi, dans une variante du deuxième mode de réalisation, représentée en figure 10, on a disposé entre le circuit intégré 101 et le circuit imprimé 103 deux armatures de renforcement 217 et 227 collées d'une part au circuit intégré par une couche de colle 218, d'autre part au circuit imprimé par une couche de colle 202, et enfin entre elles par une couche de colle 228.
Dans cette variante, les dimensions latérales des armatures de renforcement sont identiques à celles du circuit intégré, ce qui permet d'économiser sur le cott d'usinage, comme exposé plus haut à plusieurs reprises.
L'exemple représenté comporte seulement deux armatures de renforcement sandwichées entre elles pour faciliter la description, mais on pourrait bien entendu en utiliser un nombre nettement plus grand.
De même, dans une variante du premier mode de réalisation, représentée sur la figure 11, on utilise deux armatures de renforcement 117 et 127 collées entre elles par une couche de colle 112. L'armature inférieure est simplement posée sur la surface supérieure du circuit intégré avec interposition d'une fine couche du produit d'enrobage, ce qui évite d'abîmer la surface du circuit intégré. Là aussi on peut utiliser un plus grand nombre d'armatures sandwichées entre elles.
Cet ensemble d'armatures sandwichées pourrait aussi être collé à la surface de celui-ci en utilisant une colle adéquate n'introduisant pas de contraintes.
La variante représentée sur la figure 12 peut être considérée comme une variante du sixième mode de réalisation de la figure 8, qui concernerait non plus un boîtier enrobé des deux côtés, mais un boîtier enrobé d'un seul côté comme dans les quatre premiers modes de réalisation. En effet cette variante consiste à supprimer toute la partie de la figure 8 située en dessous du circuit imprimé 103/104. Le circuit renforcé comporte donc une armature de renforcement 807 située nettement au dessus du circuit intégré 101 muni de ses connexions 105 et de dimensions nettement plus larges que ce circuit intégré pour s'étendre en débordant largement de la périphérie de celui-ci.
La variante de la figure 13 pourrait elle aussi être considérée comme une variante du sixième mode de la figure 8, qui ne comporterait pas les deux armatures de renforcement incluses dans la masse d'enrobage inférieure 806, celle-ci étant alors monobloc et ne comprenant donc aucune armature de renforcement.
Dans ces deux variantes des figures 12 et 13, on pourrait aussi, comme dans les variantes des figures 10 et 11, utiliser pour l'armature de renforcement 807 un sandwich formé d'un ensemble d'armatures d'épaisseur plus faible collées entre elles.
Enfin, une dernière variante décrite dans ce texte, représentée en figure 14, pourrait être considérée comme une variante du septième mode de réalisation de la figure 9, dans laquelle on remplacerait les deux armatures de renforcement inférieure 707 et 917 par une armature unique 717, à la fois plus large et plus épaisse que les deux armatures qu'elle remplace. Sur la figure cette armature n'est pas elle-même collée au circuit imprimé, mais on peut utiliser éventuellement une telle fixation par collage, en fonction notamment des contraintes thermiques attendues dans l'ensemble.
L'invention s'étend encore à de nombreuses variantes non décrites mais qui découlent directement de celles décrites dans le texte ci-dessus.

Claims (15)

REVENDICATIONS
1 - Boîtier à structure renforcée pour circuit intégré, du type comprenant un circuit intégré (101) relié (105) à un circuit imprimé (103/104) et enrobé au moins d'un côté de ce circuit imprimé dans un matériau d'enrobage, caractérisé en ce qu'il comporte au moins une armature de renforcement (107) noyée dans le matériau d'enrobage et s'étendant parallèlement au plan du circuit intégré (101).
2 - Boîtier selon la revendication 1, caractérisé en ce qu'il comprend une armature de renforcement (107) placée sur la face du circuit intégré opposée à celle dirigée vers le circuit imprimé (103).
3 - Boîtier selon la revendication 1, caractérisé en ce qu'il comprend une armature de renforcement (207) collée d'une part sur le circuit imprimé (103) et d'autre part sur le circuit intégré (101).
4 - Boîtier selon la revendication 1, caractérisé en ce qu'il comprend une armature de renforcement (307) qui remplace le circuit imprimé (104) au niveau du circuit intégré (101) et qu'il comprend en outre un film isolant (309) situé entre le circuit intégré et l'armature de renforcement.
5 - Boîtier selon une quelconque des revendications 1 à 3, caractérisé en ce qu'il comprend une première armature de renforcement (107) située au dessus du circuit intégré et une deuxième armature de renforcement (207) située entre le circuit intégré (101) et le circuit imprimé (103).
6 - Boîtier selon une quelconque des revendications 1,2 et 4, caractérisé en ce qu'il comprend une première armature de renforcement (107) située au dessus du circuit intégré (101) et une deuxième armature de renforcement (307) venant prendre la place du circuit imprimé (103) au niveau du circuit intégré.
7 - Boîtier selon une quelconque des revendications 1,2,4 et 6, caractérisé en ce qu'il comprend une première armature de renforcement (107) située au dessus du circuit intégré (101), une deuxième armature de renforcement (207) située sous le circuit intégré, une troisième armature de renforcement (307) venant prendre la place du circuit imprimé au niveau du circuit intégré, et un film isolant (309) situé entre les deuxième et troisième armatures de renforcement.
8 - Boîtier selon la revendications 1, caractérisé en ce qu'il comprend un enrobage symétrique (706,806) autour du circuit imprimé (103) et une armature de renforcement (707) située dans le matériau d'enrobage de l'autre côté du circuit imprimé (103) par rapport au circuit intégré (101).
9 - Boîtier selon la revendication 8, caractérisé en ce qu'il comprend en outre deux armatures de renforcement supplémentaire (807, 817) débordant de la périphérie du circuit intégré (101) et situées des deux côtés de celui-ci dans le matériau d'enrobage à une distance déterminée du circuit intégré d'une part et de la première armature de renforcement (707) d'autre part.
10 - Boîtier selon la revendication 8, caractérisé en ce qu'il comporte en outre deux armatures supplémentaires de renforcement (907, 917) situées dans le matériau d'enrobage et placées l'une sur la surface supérieure du circuit intégré (101) et l'autre sur la surface inférieure de la première armature de renforcement (707).
11 - Boîtier selon l'une quelconque des revendications 1 à 10, caractérisé en ce que chaque armature de renforcement est constituée d'un sandwich d'armatures de renforcement identiques (217, 227) collées entre elles.
12 - Boîtier selon la revendication 1, caractérisé en ce qu'il comprend une armature de renforcement (807) débordant largement-de la périphérie du circuit intégré (101) et située dans le matériau d'enrobage à une distance déterminée du circuit intégré (101).
13 - Boîtier selon la revendication 12, caractérisé en ce qu'il comprend en outre un matériau d'enrobage (806) situé de l'autre côté du circuit imprimé (103) par rapport au circuit intégré (101) et ne comportant lui-même aucune armature de renforcement.
14 - Boîtier selon l'une quelconque des revendications 1 à 13, caractérisé en ce que au moins l'une des armatures de renforcement (107) est en silicium.
15 - Carte à circuit intégré, caractérisée en ce qu'elle comporte un boîtier selon l'une quelconque des revendication 1 à 14.
FR9115017A 1991-12-04 1991-12-04 Boitier a structure renforcee pour circuit integre, et carte comprenant un tel boitier. Pending FR2684803A1 (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
FR9115017A FR2684803A1 (fr) 1991-12-04 1991-12-04 Boitier a structure renforcee pour circuit integre, et carte comprenant un tel boitier.

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR9115017A FR2684803A1 (fr) 1991-12-04 1991-12-04 Boitier a structure renforcee pour circuit integre, et carte comprenant un tel boitier.

Publications (1)

Publication Number Publication Date
FR2684803A1 true FR2684803A1 (fr) 1993-06-11

Family

ID=9419658

Family Applications (1)

Application Number Title Priority Date Filing Date
FR9115017A Pending FR2684803A1 (fr) 1991-12-04 1991-12-04 Boitier a structure renforcee pour circuit integre, et carte comprenant un tel boitier.

Country Status (1)

Country Link
FR (1) FR2684803A1 (fr)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1994020986A1 (fr) * 1993-03-02 1994-09-15 National Semiconductor Corporation Dispositif de reduction du cyclage thermique dans un boitier a semiconducteurs
WO1995000973A1 (fr) * 1993-06-23 1995-01-05 Vlsi Technology, Inc. Boitier ameliore electriquement et thermiquement a substrat en silicium separe
US5598031A (en) * 1993-06-23 1997-01-28 Vlsi Technology, Inc. Electrically and thermally enhanced package using a separate silicon substrate
US7223631B2 (en) 1998-10-13 2007-05-29 Intel Corporation Windowed package having embedded frame
DE102006060411B3 (de) * 2006-12-20 2008-07-10 Infineon Technologies Ag Chipmodul und Verfahren zur Herstellung eines Chipmoduls

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60137042A (ja) * 1983-12-26 1985-07-20 Matsushita Electronics Corp 樹脂封止形半導体装置
JPS60254756A (ja) * 1984-05-31 1985-12-16 Fujitsu Ltd 樹脂封止型半導体装置およびその製造方法
JPS63250847A (ja) * 1987-04-08 1988-10-18 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JPH01208847A (ja) * 1988-02-17 1989-08-22 Matsushita Electric Ind Co Ltd 集積回路装置
JPH0214193A (ja) * 1988-06-30 1990-01-18 Nissha Printing Co Ltd Ｉｃカードとその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60137042A (ja) * 1983-12-26 1985-07-20 Matsushita Electronics Corp 樹脂封止形半導体装置
JPS60254756A (ja) * 1984-05-31 1985-12-16 Fujitsu Ltd 樹脂封止型半導体装置およびその製造方法
JPS63250847A (ja) * 1987-04-08 1988-10-18 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JPH01208847A (ja) * 1988-02-17 1989-08-22 Matsushita Electric Ind Co Ltd 集積回路装置
JPH0214193A (ja) * 1988-06-30 1990-01-18 Nissha Printing Co Ltd Ｉｃカードとその製造方法

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
PATENT ABSTRACTS OF JAPAN vol. 10, no. 121 (E-401)7 Mai 1986 & JP-A-60 254 756 ( FUJITSU KK ) 16 Décembre 1985 *
PATENT ABSTRACTS OF JAPAN vol. 13, no. 513 (E-847)16 Novembre 1989 & JP-A-1 208 847 ( MATSUSHITA ELECTRIC IND CO LTD ) 22 Août 1989 *
PATENT ABSTRACTS OF JAPAN vol. 13, no. 62 (E-715)13 Février 1989 & JP-A-63 250 847 ( OKI ELECTRIC IND CO LTD ) 18 Octobre 1988 *
PATENT ABSTRACTS OF JAPAN vol. 14, no. 152 (M-953)23 Mars 1990 & JP-A-2 014 193 ( NISSHA PRINTING CO LTD ) 18 Janvier 1990 *
PATENT ABSTRACTS OF JAPAN vol. 9, no. 298 (E-361)26 Novembre 1985 & JP-A-60 137 042 ( MATSUSHITA DENSHI KOGYO KK ) 20 Juillet 1985 *

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1994020986A1 (fr) * 1993-03-02 1994-09-15 National Semiconductor Corporation Dispositif de reduction du cyclage thermique dans un boitier a semiconducteurs
US5901043A (en) * 1993-03-02 1999-05-04 National Semiconductor Corporation Device and method for reducing thermal cycling in a semiconductor package
WO1995000973A1 (fr) * 1993-06-23 1995-01-05 Vlsi Technology, Inc. Boitier ameliore electriquement et thermiquement a substrat en silicium separe
US5598031A (en) * 1993-06-23 1997-01-28 Vlsi Technology, Inc. Electrically and thermally enhanced package using a separate silicon substrate
US7223631B2 (en) 1998-10-13 2007-05-29 Intel Corporation Windowed package having embedded frame
DE102006060411B3 (de) * 2006-12-20 2008-07-10 Infineon Technologies Ag Chipmodul und Verfahren zur Herstellung eines Chipmoduls
US7714454B2 (en) 2006-12-20 2010-05-11 Infineon Technologies Ag Chip module and method for producing a chip module

Similar Documents

Publication Publication Date Title
EP0584349B1 (fr) Procede d'interconnexion en trois dimensions de boitiers de composants electroniques, et dispositif obtenu par ce procede
EP1183644B1 (fr) Procede de fabrication d'une carte a puce hybride contact-sans contact avec un support d'antenne en materiau fibreux
EP0638933B1 (fr) Procédé d'interconnexion de pastilles semi-conductrices en trois dimensions, et composant en résultant
CA2360351C (fr) Procede de fabrication d'une carte a puce sans contact avec un support d'antenne en materiau fibreux
EP0094716B1 (fr) Procédé pour connecter un semi-conducteur à des éléments d'un support, notamment d'une carte portative
EP0322320A1 (fr) Structure de carte à puce
WO1998026372A1 (fr) Procede de realisation d'une carte a memoire electronique sans contact
EP0593330B1 (fr) Procédé d'interconnexion 3D de boítiers de composants électroniques, et composant 3D en résultant
EP0565391A1 (fr) Procédé et dispositif d'encapsulation en trois dimensions de pastilles semi-conductrices
EP3089211B1 (fr) Procede d'encapsulation d'un circuit electronique
WO2002009182A1 (fr) Procede de blindage et/ou de decouplage repartis pour un dispositif electronique a interconnexion en trois dimensions
FR2645681A1 (fr) Dispositif d'interconnexion verticale de pastilles de circuits integres et son procede de fabrication
FR2684803A1 (fr) Boitier a structure renforcee pour circuit integre, et carte comprenant un tel boitier.
EP2040291B1 (fr) Procédé de collage de puces sur un substrat de contrainte et procédé de mise sous contrainte d'un circuit de lecture semi-conducteur
EP1556832B1 (fr) Carte a puce comportant un composant debouchant et un procede de fabrication
EP1192593B1 (fr) Dispositif et procede de fabrication de dispositifs comprenant au moins une puce montee sur un support
CA2125266C (fr) Assemblage haute densite, haute fiabilite de circuits integres et son procede de realisation
EP1975856B1 (fr) Module électronique mince pour carte à microcircuit
FR2694139A1 (fr) Substrat d'interconnexion pour composants électroniques et son procédé de fabrication.
WO2005064533A1 (fr) Procedes de fabrication d'une carte du type sans contacts externes, et carte ainsi obtenue
EP1210690B1 (fr) Dispositif electronique comportant au moins une puce fixee sur un support et procede de fabrication d'un tel dispositif
FR2798225A1 (fr) Micromodule electronique et procede de fabrication et d'integration de tels micromodules pour la realisation de dispositifs portatifs

Legal Events

Date Code Title Description
ER Errata listed in the french official journal (bopi)

Free format text: 23/93