DE102006060411B3 - Chipmodul und Verfahren zur Herstellung eines Chipmoduls - Google Patents

Chipmodul und Verfahren zur Herstellung eines Chipmoduls Download PDF

Info

Publication number
DE102006060411B3
DE102006060411B3 DE102006060411A DE102006060411A DE102006060411B3 DE 102006060411 B3 DE102006060411 B3 DE 102006060411B3 DE 102006060411 A DE102006060411 A DE 102006060411A DE 102006060411 A DE102006060411 A DE 102006060411A DE 102006060411 B3 DE102006060411 B3 DE 102006060411B3
Authority
DE
Germany
Prior art keywords
chip
substrate
stiffening element
chip module
stiffening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102006060411A
Other languages
English (en)
Inventor
Frank PÜSCHNER
Andreas MÜLLER-HIPPER
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102006060411A priority Critical patent/DE102006060411B3/de
Priority to FR0708718A priority patent/FR2910701B1/fr
Priority to US11/959,973 priority patent/US7714454B2/en
Application granted granted Critical
Publication of DE102006060411B3 publication Critical patent/DE102006060411B3/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06KGRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07743External electrical contacts
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06KGRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/0772Physical layout of the record carrier
    • G06K19/07724Physical layout of the record carrier the record carrier being at least partially made by a molding process
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49855Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

Ein Chipmodul umfasst ein Substrat (10), einen Chip (20) auf einer Seite (11) des Substrats (10) und Leiterstrukturen (31, 32, 33) auf zumindest einer Seite (11, 12) des Substrats (10), die leitend mit dem Chip (20) verbunden sind. Ferner ist zumindest ein Versteifungselement (41, 42) auf einer Seite (11) des Substrats (10) und eine Moldkappe (60), die zumindest den Chip (20) verkapselt, vorgesehen. Zur Herstellung des Chipmoduls ist vorgesehen, ein Substrat (10) bereitzustellen und Leiterstrukturen (31, 32, 33) auf zumindest eine Seite (11, 12) des Substrats (10) aufzubringen. Zumindest ein Versteifungselement (41, 42) wird auf eine Seite (11) des Substrats (10) montiert. Ferner wird ein Chip (20) auf eine Seite (11) des Substrats (10) montiert und mit den Leiterstrukturen (31, 32, 33) verbunden. Eine Mold-Pressmasse wird auf dem Substrat (10) aufgebracht, sodass der Chip (20) bedeckt wird.

Description

  • Die Erfindung betrifft ein Chipmodul und ein Verfahren zur Herstellung solch eines Chipmoduls.
  • Chipkarten werden in einer Vielzahl von Anwendungen eingesetzt. Üblicherweise umfasst eine Chipkarte einen Kartenkörper und ein Chipmodul, das in den Kartenkörper eingesetzt ist. Die Herstellung des Chipmoduls erfolgt typischerweise, indem ein Chip mit einer integrierten Schaltung auf ein Substrat mit Leiterstrukturen montiert wird. Bei einer Chipkarte mit kontaktbasierter Schnittstelle umfassen die Leiterstrukturen Kontaktflächen, die von einem Lesegerät kontaktierbar sind. Bei einer Chipkarte mit kontaktloser Schnittstelle sind üblicherweise Kontaktbereiche zum Anschluss einer Antenne vorgesehen. Über ein elektromagnetisches Feld wird die integrierte Schaltung gespeist und Daten übertragen.
  • Bei Anwendungen mit sehr dünnen Karten oder elektronischen Dokumenten, werden so genannte ultradünne Module eingesetzt, deren Gesamtdicke typischerweise im Bereich von 200 μm oder darunter liegt. Allerdings ist auch für solche Anwendungen Robustheit und Biegesteifigkeit gefordert.
  • Dahin gehende Ansätze erreichen die Robustheit durch Verwendung eines Chips, der relativ dick ist. Solch ein Chip hat beispielsweise eine Höhe im Bereich von 150 μm. Bei Verwendung einer schützenden Verkapselung, die auf den Chip aufgebracht wird, und eines Leadframes als Substrat, dessen Dicke typischerweise im Bereich von 80 μm liegt, wird mit dieser Anordnung die oben angestrebte Modulhöhe jedoch überschritten.
  • In einer anderen Anordnung ist ein Chip derartiger Höhe in Flip-Chip-Technik montiert. Des Weiteren wird auf eine Verkapselung verzichtet, sodass die Moduldicke durch die Chipdicke dominiert wird. Auf Grund der fehlenden Verkapselung ist diese Anordnung anfällig gegen mechanische Belastungen, worunter die Qualität der entsprechenden Chipkarten leidet, da es bei der Montage und im Betrieb zu Ausfällen kommen kann.
  • In einer weiteren Anordnung ist der Chip auf einer Stahlplatte mit einer Dicke von ungefähr 120 μm montiert. Bei dieser Anordnung erfolgt die Kontaktierung der Antenne direkt auf dem Chip erfolgt, was mit einer erhöhten Gefahr von Chipbeschädigungen bei der Montage und im Betrieb einhergeht.
  • In der FR 2 799 857 A1 ist ein Chipmoduls beschrieben, welches mit einem Träger und einem Chip ausgestattet ist. Der Chip ist mittels Wire-Bond- oder Flip-Chip-Technik mit Kommunikationsschnittstellen des Chipmoduls verbindbar. Weiterhin ist ein Versteifungselement vorgesehen, welches mittels eines Klebstoffes auf dem Träger angeordnet ist. Das Versteifungselement kann hierbei in einen Hohlraum eines Kartenkörpers eingebracht sein und beispielsweise ringförmig, U-, L-, S- oder T-förmig ausgestaltet sein. Das Versteifungselement befindet sich außerhalb einer Moldkappe. Weiterhin können auf dem Chipmodul Kontakte und Antennenanschlüsse angebracht sein. Das Versteifungselement kann ein Metall bzw. eine Metalllegierung sein.
  • In der FR 2 684 803 A1 ist ebenfalls ein Chipmodul beschrieben. Hierzu wird ein Chip mittels Klebstoff auf einem Leadframe aufgebracht. Zusätzlich wird ein starres Gerüst beschrieben, welches innerhalb einer Moldkappe angeordnet ist und vorzugsweise starrer ist als die Moldkappe. Dieses starre Gerüst ist in verschiedensten Varianten in das Chipmodul eingebracht, beispielsweise zwischen Chip und Leadframe, auf einer Unterseite, zwischen Chip und Trägermaterial bzw. in Unterkombinationen auch auf der Unterseite zwischen und auf dem Chip.
  • In der Offenlegungschrift DE 196 19 310 A1 ist ein einteilig gefertigter Chipträger mit einer Chipkarte offenbart, welcher integrierte Versteifungselemente aufweist, wobei eine Moldkappe um den Chip herum vorgesehen ist, welcher den Chip schützt. Das Versteifungselement kann innerhalb und außerhalb der Moldkappe angeordnet sein, wobei es nicht aus dem Gehäuse herausragt. Das Versteifungselement kann auch unterhalb des Chips angeordnet sein.
  • Erfindungsgemäß ist ein Chipmodul mit einem Substrat, einem Chip auf einer Seite des Substrats und Leiterstrukturen auf zumindest einer Seite des Substrats, die leitend mit dem Chip verbunden sind und eine Moldkappe, die zumindest den Chip verkapselt, vorgesehen. Ferner ist zumindest ein einstückiges Versteifungselement, was eine Kavität aufweist und in der ein Chip positioniert ist, auf einer dem Chip zugewandten Seite des Substrats, beziehungsweise zumindest ein Versteifungselement auf einer dem Chip zugewandten Seite des Substrates, wobei das Versteifungselement aus zumindest zwei balkenförmigen Teilen besteht und der Chip zwischen den Teilen des Versteifungselementen auf einem inselförmigen Bereich der Leiterstruktur angeordnet ist, vorgesehen.
  • Die Kombination aus Versteifungselement und schützender Moldkappe führt dazu, dass das ultradünne Chipmodul die erforderliche Robustheit für den Einsatz in Chipkarten aufweist. Ferner ist das Chipmodul sowohl durch das Versteifungselement als auch durch die Moldkappe geschützt.
  • In einer Ausgestaltung ist das Substrat flexibel, damit Biegebelastungen der Chipkarte mit dem Chipmodul insbesondere von nicht verkapselten Randbereichen des Chipmoduls aufgefangen werden. Das Versteifungselement ist aus Stahl ausgebildet, der elastisch, aber nicht porös ist.
  • Das Versteifungselement oder eines der Versteifungselemente ist neben dem Chip oder um den Chip herum angeordnet, um eine rahmenähnliche Schutzwirkung zu erzielen. Dieser Effekt wird durch ein rahmenförmig ausgebildetes Versteifungselement optimiert.
  • Die Abschnitte der Leiterstrukturen können in einer Ausgestaltung zwischen dem Versteifungselement und dem Substrat angeordnet sein, um Kontaktbereiche zu einer Seite des Versteifungselements mit dem zur anderen des Versteifungselements positionierten Chip zu verbinden. Die Kontaktbereiche sind nicht verkapselt und dienen beispielsweise zum Anschluss einer Antenne oder zur Ausbildung einer kontaktlosen Schnittstelle. Dieses geht mit einer flacheren Ausgestaltung des Chipmoduls einher als bei Ausführungsbeispielen mit Kontaktflächen auf der vom Chip abgewandten Seite des Substrats.
  • Chipkontakte sind auf einer dem Substrat zugewandten Seite des Chips positioniert und leitend mit den Leiterstrukturen verbunden. Diese Flip-Chip-Kontaktierung ermöglicht die fla che Ausgestaltung des Chipmoduls. Aber auch andere Formen der Kontaktierung, beispielsweise durch Bonddrähte, sind denkbar.
  • In einer Ausgestaltung ist auch das Versteifungselement verkapselt, sodass die Moldkappe eine abschließende Oberseite des Chipmoduls ausbildet. Ein erster Abstand zwischen einer vom Substrat abgewandten Seite des Versteifungselements und einer Seite des Substrats ist kleiner als ein zweiter Abstand zwischen einer vom Substrat abgewandten Seite der Moldkappe und derselben Seite des Substrats, wenn die Moldkappe auch das Versteifungselement verkapselt.
  • In einer weiteren Ausgestaltung sind Bereiche zwischen der Moldkappe und dem Versteifungselement vorgesehen, die frei von Moldmaterial sind. Der zweite Abstand ist größer, sodass das Versteifungselement über die Moldkappe hinausreicht und diese vor Stoß- und Schlagbelastungen schützt.
  • Ein erfindungsgemäßes Verfahren zur Herstellung eines Ausführungsbeispiels solch eines Chipmoduls umfasst, ein Substrat bereitzustellen und Leiterstrukturen auf zumindest eine Seite des Substrats aufzubringen. Zumindest ein plattenförmiges Versteifungselement wird auf eine Seite des Substrats montiert und eine Kavität in das Versteifungselement geätzt. Anschließend wird ein Chip auf eine Seite des Substrats montiert. Der Chip wird mit den Leiterstrukturen verbunden und eine Mold-Pressmasse wird auf dem Substrat aufgebracht, sodass der Chip bedeckt ist.
  • Ein weiteres erfindungsgemäßen Verfahren zur Herstellung eines alternativen Ausführungsbeispiels solch eines Chipmoduls umfasst, ein Substrat bereitzustellen und Leiterstrukturen auf zumindest eine Seite des Substrats aufzubringen. Hierbei entsteht ein inselförmiger Bereich der Leiterstrukturen. Zumindest zwei zweite, balkenförmige Versteifungselemente werden auf einer Seite des Substrats montiert. Ferner wird ein Chip auf den inselförmigen Bereich der einen Seite des Substrats montiert. Der Chip wird mit den Leiterstrukturen verbunden und eine Mold-Pressmasse wird auf dem Substrat aufgebracht, sodass der Chip bedeckt ist
    Weitere vorteilhafte Anordnungen ergeben sich aus den abhängigen Patentansprüchen.
  • Im Folgenden wird die Erfindung unter Bezugnahme auf die Zeichnung anhand von Ausführungsbeispielen erklärt.
  • 1 zeigt ein Chipmodul im Querschnitt.
  • 2 zeigt ein Chipmodul im Querschnitt.
  • 3 zeigt ein Ablaufdiagramm eines Herstellungsverfahrens für ein Chipmodul.
  • 4 zeigt ein Ablaufdiagramm eines Herstellungsverfahrens für ein Chipmodul.
  • 5, 7, 10 und 11 zeigen jeweils ein Chipmodul im Querschnitt
  • 6, 8, 9, 12 und 13 zeigen jeweils ein Ausführungsbeispiel eines erfindungsgemäßen Chipmoduls.
  • 1 zeigt eine schematische Darstellung eines Chipmoduls im Querschnitt. Das Chipmodul umfasst ein Substrat 10, einen Chip 20 auf einer Seite des Substrats 10 und Leiterstrukturen 31 auf zumindest einer Seite des Substrats 10, die leitend mit dem Chip 20 verbunden sind. Ferner sind zumindest ein Versteifungselement 42 auf einer Seite des Substrats 10 und eine Moldkappe 60, die zumindest den Chip 20 verkapselt, vorgesehen. In dieser Darstellung verkapselt die Moldkappe 60 auch das Versteifungselement 42.
  • 2 zeigt ein weiteres Chipmodul, das sich vom vorhergehenden dadurch unterscheidet, dass das Versteifungselement 41 außerhalb der Moldkappe 60 angeordnet ist.
  • Die Darstellung in 3 veranschaulicht die wesentlichen Schritte zur Herstellung eines Chipmoduls anhand eines Ablaufdiagramms.
  • Es ist vorgesehen ein Substrat 10 bereitzustellen, was durch den Block 200 repräsentiert wird. Dann werden Leiterstrukturen 31 auf zumindest eine Seite des Substrats 10 aufgebracht, wie vom Block 210 repräsentiert. Dies kann beispielsweise durch Laminieren erfolgen. Aber auch jedes andere Verfahren, um Leiterstrukturen 31 auf das Substrat 10 aufzubringen, ist geeignet.
  • In einem Ausführungsbeispiel der Erfindung wird zumindest ein plattenförmiges Versteifungselement 41 auf eine Seite des Substrats 10 montiert und anschließend eine Kavität in das Versteifungselement 41 geätzt. Block 230 veranschaulicht, dass ein Chip 20 auf eine Seite des Substrats 10 montiert wird. Die Montage kann beispielsweise durch Kleben erfolgen. Der Chip 20 wird mit den Leiterstrukturen 31 verbunden, was durch den Block 240 repräsentiert wird. Die Verbindung kann beispielsweise in Flip-Chip-Technik oder durch Wire-Bonding erfolgen.
  • In einem weiteren Beispiel kann das Montieren des Versteifungselements 42 oder der Versteifungselemente nach der Montage und der Kontaktierung des Chips 20 erfolgen. In einem anderen Beispiel kann zunächst die Montage des Chips 20 erfolgen, dann die Montage des Versteifungselements 42 oder der Versteifungselemente und danach das Verbinden des Chips 20 mit den Leiterstrukturen 31.
  • Eine Mold-Pressmasse wird auf dem Substrat 10 aufgebracht, sodass der Chip 20 bedeckt ist, was durch den Block 250 repräsentiert wird. In einem Beispiel wird die Mold-Pressmasse so aufgebracht, dass das Versteifungselement 42 bedeckt wird, sodass das Aufbringen der Moldkappe 60 einer der abschließenden Herstellungsschritte ist.
  • Die Verkapselung erfolgt, indem eine Mold-Pressmasse im Spritzgussverfahren aufgebracht wird. Dieses erfolgt üblicherweise, indem eine Pressgussform um den Chip 20 und Bereiche des Substrats 10 herum positioniert wird, in die über Kanäle die auf ungefähr 180°C bis 190°C erhitzte Mold-Pressmasse unter Druck eingespritzt wird. Nach dem Aushärten hat das Moldmaterial die von der Pressgussform vorgegebene Moldkappenform.
  • Als Mold-Pressmasse wird beispielsweise ein gebundenes Expoxidharz verwendet, dem Siliziumoxidfiller zugesetzt werden können. Die Moldmasse hat typischerweise einen Partikelgehalt von mindestens 70%.
  • Das in 4 dargestellte Beispiel veranschaulicht eine alternative Abfolge von Herstellungsschritten, die sich von der Abfolge in 3 dadurch unterscheidet, dass zunächst das Molden erfolgt und dann das Versteifungselement 42 aufgebracht wird, sodass dem Chip 20 zugewandte Bereiche des Versteifungselements 42 oder eines der Versteifungselemente frei von Moldmaterial sind. Dieses Herstellungsverfahren ist geeignet, um das Chipmodul in 2 herzustellen.
  • 5 zeigt eine schematische Darstellung eines Chipmoduls im Querschnitt mit einem Substrat 10, das eine erste Seite 11 und eine zweite Seite 12 hat. Als Substrat 10 ist beispielsweise ein PI, Polyimide, umfassendes Material geeignet. Auf der ersten Seite 11 des Substrats 1 sind Leiterstrukturen 31 aufgebracht. Diese umfassen beispielsweise Kupfer. Aber auch andere elektrisch leitende Materialien sind geeignet.
  • Ferner ist auf der ersten Seite 11 des Substrats 10 ein Versteifungselement 41 vorgesehen, das plattenförmig ausgebildet ist. Im Beispiel ist das Versteifungselement 41 als Stahlplatte ausgebildet. Auf dem Versteifungselement 41 ist ein Chip 20 angeordnet, der über Bonddrähte 50 leitend mit den Leiterstrukturen 31 verbunden ist. Eine Moldkappe 60 verkapselt den Chip 20, die Bonddrähte 50 und Bereiche der Leiterstrukturen 31. Die anderen Bereiche der Leiterstrukturen 31 sind nicht verkapselt und sind zur Kontaktierung beispielsweise einer Spule geeignet.
  • Der Chip 20 ist auf das Versteifungselement 41 montiert, um den Chip 20 vor Biegebelastungen zu schützen. Das Versteifungselement 41 ist in einem Bereich auf einer Seite des Substrats 10 aufgebracht, der frei von Leiterstrukturen 31 ist. Auf diese Weise ist das Versteifungselement 41 direkt auf dem Substrat 10 aufgebracht und führt zu keinerlei Beschädigungen, wenn Schläge oder Stöße auftreten.
  • Es sei bemerkt, dass das Chipmodul nicht maßstäblich dargestellt ist. Typischerweise hat das Ausführungsbeispiel des Chipmoduls eine Höhe h1 von ungefähr 200 μm oder weniger. Eine zweite Höhe h2, die sich die Moldkappe 60 über die Leiterstrukturen 31 erhebt, beträgt ungefähr 150 μm. Die Leiterstrukturen 31 wie auch das Substrat 10 haben jeweils eine Dicke von ungefähr 25 μm. Das stählerne Versteifungselement 41 hat eine Dicke im Bereich von 50 μm.
  • Die Herstellung solch eines Chipmoduls erfolgt, indem auf das Substrat 10 die Leiterstrukturen 31 aufgebracht werden. Nach dem Aufbringen des Versteifungselements 41 wird auf diesem der Chip 20 montiert. Danach werden die Bonddrähte 50 durch Wire-Bonding an Anschlusspads des Chips 20 und den damit zu verbindenden Leiterstrukturen 31 angebracht.
  • 6 zeigt schematisch ein Ausführungsbeispiel eines Chipmoduls im Querschnitt. Zur Vermeidung von Wiederholungen wird lediglich auf die Unterschiede zum Beispiel in 5 eingegangen. Gleiche Bezugszeichen kennzeichnen gleiche Merkmalsanordnungen.
  • In diesem Ausführungsbeispiel ist ein Versteifungselement 41 vorgesehen, das eine Kavität 410 hat, in die der Chip 20 eingebracht ist. Das Ausbilden der Kavität 410 im Versteifungselement 41 kann beispielsweise durch Ätzen erfolgen.
  • Alternativ kann ein derartiges Versteifungselement 41 auch hergestellt werden, indem ein Versteifungsrahmen auf eine Platte, ähnlich dem Versteifungselement im vorhergehenden Ausführungsbeispiel, montiert wird oder zumindest zwei balkenförmige Seitenelemente auf eine Platte montiert werden.
  • Die Höhe solch eines Versteifungselements 40 mit Kavität 410 beträgt maximal ungefähr 100 μm.
  • 7 zeigt schematisch ein Chipmoduls im Querschnitt, das sich vom Beispiel in 5 dadurch unterscheidet, dass nunmehr sowohl ein erstes Versteifungselement 41 als auch ein zweites Versteifungselement 42 vorgesehen sind. Das erste Versteifungselement 41 ist plattenförmig ausgebildet und zwischen der ersten Seite 11 des Substrats 10 und dem Chip 20 positioniert. Das zweite Versteifungselement 42 ist als Stahlrahmen ausgebildet und um den Chip 20 herum auf der ersten Seite 11 des Substrats 10 positioniert.
  • In einem Beispiel sind statt des Versteifungsrahmens 42 mehrere zweite Versteifungselemente vorgesehen, die um den Chip herum angeordnet sind. In einem einfachen Fall sind derartige Versteifungselemente beispielsweise balkenförmig und zu beiden Seiten des Chipmoduls angeordnet. Solch ein Beispiel sieht im Querschnitt wie das Beispiel in 7 aus.
  • Das zweite Versteifungselement 42 in 7 hat beispielsweise eine Höhe von ungefähr 100 μm. Die Höhe des ersten Versteifungselements 41 ist im Bereich von 50 μm, was auch der Höhe des Chips 20 entspricht. Das zweite Versteifungselement 42 vergrößert den versteiften Bereich des Chipmoduls und schützt den Chip 20 zusätzlich vor Stoß- und Schlagbelastungen. Das zweite Versteifungselement 42 überragt den Chip 20, um die Schlag- und Stoßschutzwirkung zu verbessern.
  • 8 zeigt schematisch ein Ausführungsbeispiel eines Chipmoduls im Querschnitt. Dieses unterscheidet sich vom Ausführungsbeispiel in 7 dadurch, dass der Chip 20 nunmehr auf einem inselförmigen Bereich 32 der Leiterstrukturen auf gebracht ist. Eine derartige Anordnung ist geeignet, um dickere Chips 20, die beispielsweise eine Höhe von 70 μm haben, in ultraflachen Chipmodulen zu verwenden. Das um den Chip 20 herum angeordnete Versteifungselement 42 ist rahmenförmig.
  • Die Strukturinsel 32 wird im selben Herstellungsschritt wie die anderen Leiterstrukturen 31 aufgebracht und hat auch eine ähnliche Dicke im Bereich von 25 μm.
  • 9 zeigt schematisch ein Ausführungsbeispiel eines Chipmoduls im Querschnitt. Dieses umfasst ein Substrat 10 mit einer ersten Seite 11 und einer zweiten Seite 12. Im Substrat 10 sind von der ersten zur zweiten Seite 11, 12 durchgehende Aussparungen vorgesehen.
  • Auf der ersten Seite 11 des Substrats 10 sind erste Leiterstrukturen 31, 32 vorgesehen mit ersten Bereichen 31 in einem Außenbereich der ersten Seite 11 und zweiten Bereichen 32 in einem Innenbereich der ersten Seite 11. Auf der zweiten Seite 12 des Substrats 10 sind zweite Leiterstrukturen 33 vorgesehen. Die ersten Leiterstrukturen 31, 32 und die zweiten Leiterstrukturen 33 sind durch Durchkontaktierungen 34 leitend miteinander verbunden.
  • Der Chip 20 ist in Flip-Chip-Technik mit den zweiten Bereichen 32 der ersten Leiterstrukturen kontaktiert. Chipkontakte des Chips 20 sind dem Substrat 10 zugewandt positioniert und über Kontaktierungselemente, auch als Bumps 80 bezeichnet, mit den Leiterstrukturen 32 verbunden.
  • Auf der ersten Seite 11 des Substrats 10 ist zwischen dem ersten Bereich 31 und dem zweiten Bereich 32 der Leiterstrukturen, das rahmenförmige Versteifungselement 42 um den Chip 2 herum positioniert. Es ist auf einem von Leiterstrukturen 31, 32 freien Bereich der ersten Seite 11 des Substrats 10 angeordnet.
  • Die Moldkappe 60 verkapselt den Chip 20, das Versteifungselement 42 und die zweiten Bereiche 32 der Leiterstrukturen auf der ersten Seite 11 des Substrats 10. Die ersten Bereiche 31 der Leiterstrukturen sind unverkapselt und als Kontaktbereiche für die Kontaktierung, beispielsweise einer Antenne vorgesehen. Die Verbindung des Chips 20 mit diesen Kontaktbereichen 31 erfolgt über die Durchkontaktierungen 34 und die zweiten Leiterstrukturen 33 auf der anderen, zweiten Seite 12 des Substrats 10.
  • Die Leiterstrukturen 31, 32, 33 haben beispielhaft eine Dicke von ungefähr 25 μm. Der Chip 20 hat eine Dicke von ungefähr 50 μm und das Versteifungselement 42 hat eine Höhe von ungefähr 100 μm. Die Moldkappe erhebt sich ungefähr 125 μm über die Oberseite der ersten Leiterstruktur 31 auf der ersten Seite 11 des Substrats 10. Das Chipmodul hat eine Dicke von ungefähr 200 μm.
  • Bei der Herstellung solch eines Chipmoduls sind zusätzlich zu den bereits beschriebenen Schritten die Aussparungen im Substrat, beispielsweise durch Lasern oder Stanzen, einzubringen und mit leitfähigem Material ganz oder zumindest durchgehend im Bereich der Wandungen der Aussparungen zu füllen. Ferner sind Leiterstrukturen auf beiden Seiten des Substrats aufzubringen.
  • In einem Ausführungsbeispiel können die zweiten Leiterstrukturen auf der zweiten Seite als Kontaktflächen ausgebildet sein, sodass das Chipmodul eine kontaktbasierte Schnittstelle hat.
  • Bei den in den 6, 8 und 9 dargestellten Ausführungsbeispielen sind die Versteifungselemente 41, 42 verkapselt. Somit bildet die Verkapselung einen äußeren Abschlussbereich mit einer ebenen Oberseite, was den Einbau in die Chipkarte vereinfacht. Allerdings ist die Moldkappe 60 in Bereichen zwischen Außenseite und dem Versteifungselement 42 deutlich dünner ist als in anderen Bereichen. In diesen Bereichen kann es leichter zu Brüchen der Moldkappe 60 kommen.
  • 10 zeigt ein Chipmodul im Querschnitt. Dieses umfasst ein Substrat 1 mit einer ersten Seite 11 und einer zweiten Seite 12. Auf der ersten Seite 11 des Substrats 10 sind Leiterstrukturen 31 aufgebracht. Ferner ist ein plattenförmiges erstes Versteifungselement 41 vorgesehen, das zwischen dem Chip 20 und der ersten Seite 11 des Substrats 10 positioniert ist. Der Chip 20 ist mit den Leiterstrukturen 30 über Bonddrähte 50 verbunden. Eine Moldkappe 60 verkapselt den Chip 20, das erste Versteifungselement 42, die Bonddrähte 50 und Bereiche der Leiterstrukturen 31.
  • Ferner ist ein rahmenförmiges zweites Versteifungselement 42 vorgesehen, das auf nicht verkapselten Bereichen der Leiterstrukturen 31 positioniert ist. Das zweite Versteifungselement 42 ist nicht verkapselt, sondern vielmehr um die Moldkappe 60 herum angeordnet, sodass zwischen der Moldkappe 60 und der benachbarten Seite des zweiten Versteifungselements 42 ein Spalt 70 vorgesehen ist.
  • Der Spalt 70 ist produktionsbedingt, da zunächst der Verkapselungsschritt erfolgt und danach um die Moldkappe 60 herum das zweite Versteifungselement 42 aufgebracht wird. Durch Positionierungsungenauigkeiten beim Aufbringen des Versteifungselements 42 ist es denkbar, dass der Spalt 70 nicht umlaufend ist. Wenn das zweite Versteifungselement 42 jedoch auf Randbereichen der Moldkappe 60 aufgebracht wird, können Stoßkräfte auf die Moldkappe 60 übertragen werden und zum Moldbruch führen.
  • Es sei bemerkt, dass statt eines rahmenförmigen zweiten Versteifungselements 42 auch mehrere zweite Versteifungselemente um die Moldkappe 60 herum angeordnet sein können.
  • Das erste Versteifungselement 41 hat eine Dicke von ungefähr 50 μm, ebenso wie der Chip 20. Das Substrat 10 und die Leiterstrukturen 31 haben jeweils eine Dicke von ungefähr 25 μm. Die Gesamtdicke h1 des Chipmoduls beträgt ungefähr 200 μm. Die Moldkappe 60 erhebt sich um 150 μm über die Oberseite der Leiterstrukturen 31. Die Höhe h3 des zweiten Versteifungselements ist geringer als die Höhe h2 der Moldkappe 60.
  • 11 zeigt ein Chipmodul im Querschnitt, das sich vom vorhergehenden dadurch unterscheidet, dass das zweite Versteifungselement 42 die Oberseite der Moldkappe 60 überragt. Auf diese Weise werden Stöße aufgefangen und Moldbruch vermieden.
  • Die Höhe h3 des zweiten Versteifungselements 42 ist im Bereich von 150 μm, während die Chipmoduldicke h1 ungefähr 200 μm beträgt.
  • Bei gleicher Chipmoduldicke sowie Dicke des Substrats 1 und der Leiterstrukturen 31 hat ein Ausführungsbeispiel mit einem zweiten Versteifungselement 42, das die Moldkappe 60 über ragt, eine dünnere Moldkappe 60, als ein Ausführungsbeispiel, bei dem das zweite Versteifungselement 42 die Moldkappe 6 nicht überragt. Ersteres bietet besseren Schutz vor Moldbruch bei Stoß- oder Schlagbelastung wogegen letzteres eine robustere Moldkappe 60 hat.
  • 12 zeigt schematisch ein Ausführungsbeispiel eines Chipmoduls im Querschnitt, das sich vom Ausführungsbeispiel in 6 lediglich dadurch unterscheidet, dass anstatt des ersten Versteifungselements eine inselförmige Leiterstruktur 32 vorgesehen ist, auf die der Chip 20 aufgebracht ist. Diese Ausführung ist für höhere Chips 20, mit einer Höhe von ungefähr 70 μm, geeignet. Das Versteifungselement 42 hat eine Höhe von ungefähr 100 μm und ragt nicht über die Oberseite der Moldkappe 60.
  • 13 zeigt schematisch ein Ausführungsbeispiel eines Chipmoduls, das sich vom vorhergehenden lediglich dadurch unterscheidet, dass das zweite Versteifungselement 42 über die Oberseite der Moldkappe 60 hinaus ragt. Es hat beispielsweise eine Höhe h3 von 150 μm. Dabei übersteigt die Höhe h1 des Chipmoduls nicht 200 μm. Die Dicke der Moldkappe 60 ist reduziert, um die Gesamthöhe h1 des Chipmoduls nicht zu vergrößern.
  • Die Ausführungsbeispiele in den 10 bis 13 umfassen jeweils ein Versteifungselement 42 außerhalb der Moldkappe 60. Durch die Größe des den Moldkörper 60 umgebenden Rahmens 42 wird ein größerer Bereich des Chipmoduls geschützt als bei verkapseltem rahmenförmigem Versteifungselement.
  • Der Spalt zwischen Moldkappe 60 und dem rahmenförmigen Versteifungselement 42 ist möglichst klein zu dimensionieren, damit es nach dem Einbau in die Chipkarte nicht zu Beschädigungen durch spitze Gegenstände, beispielsweise Kugelschreiber, kommt, die im Spalt 70 hängen bleiben. Beim eingesetzten Chipmodul können im Bereich des Spalts 70 auch sichtbare Kerben in der darüber aufgebrachten Kartenschicht auftreten. Diese Effekte lassen sich vermeiden, indem beispielsweise ein Spalt füllendes Material den Spalt 70 auffüllt.
  • Es sei bemerkt, dass in weiteren Ausführungsbeispielen die Merkmale der beschriebenen Ausführungsbeispiele kombiniert sind.
  • 10
    Substrat
    11, 12
    erste, zweite Seite des Substrats
    20
    Chip
    31, 32, 33
    Leiterstrukturen
    34
    Durchkontaktierungen
    41, 42
    Versteifungselemente
    410
    Kavität
    50
    Bonddraht
    60
    Moldkappe
    70
    Spalt
    80
    Bump
    h1, h2, h3
    Höhe

Claims (25)

  1. Chipmodul mit – einem Substrat (10), – einem Chip (20) auf einer Seite (11) des Substrats (10), – zumindest einem einstückigen Versteifungselement (41), was eine Kavität aufweist und in der der Chip (20) positioniert ist, auf einer dem Chip zugewandten Seite (11) des Substrats (10), – Leiterstrukturen (31, 32, 33) auf zumindest der dem Chip (20) zugewandten Seite (11) des Substrates (10), die leitend mit dem Chip (20) verbunden sind und – einer Moldkappe (60), die zumindest den Chip (10) verkapselt.
  2. Chipmodul mit – einem Substrat (10), – einem Chip (20) auf einer Seite (11) des Substrats (10), – zumindest einem Versteifungselement (42) auf einer dem Chip (20) zugewandten Seite (11) des Substrates (10), wobei das Versteifungselement (42) aus zumindest zwei balkenförmigen Teilen besteht und der Chip (20) zwischen den Teilen des Versteifungselementen (42) auf einem inselförmigen Bereich der Leiterstruktur (32) angeordnet ist, – Leiterstrukturen (31, 32, 33) auf zumindest der dem Chip (20) zugewandten Seite (11) des Substrats (10), die leitend mit dem Chip (20) verbunden sind und – einer Moldkappe (60), die zumindest den Chip (10) verkapselt.
  3. Chipmodul nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass das Substrat (10) flexibel ist.
  4. Chipmodul nach Anspruch 1, dadurch gekennzeichnet, dass zumindest ein zweites Versteifungselement (42) auf der Seite (11) des Substrats (10) angeordnet ist und das zweite Versteifungselement (42) balkenförmig ist.
  5. Chipmodul nach Anspruch 1 bis 4, dadurch gekennzeichnet, dass die Moldkappe (60) die Versteifungselemente (41, 42) oder eines der Versteifungselemente (41, 42) verkapselt.
  6. Chipmodul nach Anspruch 1 bis 5, dadurch gekennzeichnet, dass Bereiche (70) zwischen der Moldkappe (60) und den Versteifungselementen (41, 42) oder einem der Versteifungselemente (41, 42) vorgesehen sind, die frei von Moldmaterial sind.
  7. Chipmodul nach einem der Ansprüche 2 bis 6, dadurch gekennzeichnet, dass das zweite Versteifungselement (42) oder eines der zweiten Versteifungselemente (42) neben dem Chip (20) oder um den Chip (20) herum angeordnet ist.
  8. Chipmodul nach Anspruch 2 bis 7, dadurch gekennzeichnet, dass das zweite Versteifungselement (42) oder eines der zweiten Versteifungselemente (42) rahmenförmig ausgebildet ist.
  9. Chipmodul nach einem der Ansprüche 2 bis 8, dadurch gekennzeichnet, dass Abschnitte der Leiterstrukturen (31) zwischen dem zweiten Versteifungselement (42) oder einem der zweiten Versteifungselemente (42) und dem Substrat (10) angeordnet sind.
  10. Chipmodul nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, das der Chip (20) Chipkontakte umfasst, die über Bonddrähte (50) mit den Leiterstrukturen (31) elektrisch leitend verbunden sind.
  11. Chipmodul nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, das der Chip (20) Chipkontakte umfasst, die auf einer dem Substrat (10) zugewandten Seite des Chips (20) positioniert sind.
  12. Chipmodul nach einem der Ansprüche 2 bis 11, dadurch gekennzeichnet, dass ein erster Abstand (h3) zwischen einer vom Substrat (10) abgewandten Seite des zweiten Versteifungselements (42) oder eines der zweiten Versteifungselemente (42) und einer Seite (11, 12) des Substrats (10) größer ist als ein zweiter Abstand (h2) zwischen einer vom Substrat (10) abgewandten Seite der Moldkappe (60) und derselben Seite (11, 12) des Substrats (10).
  13. Chipmodul nach einem der Ansprüche 1 bis 11, dadurch gekennzeichnet, dass ein erster Abstand (h3) zwischen einer vom Substrat (10) abgewandten Seite des Versteifungselements (41, 42) oder eines der Versteifungselemente (41, 42) und einer Seite (11, 12) des Substrats (10) kleiner ist als ein zweiter Abstand (h2) zwischen einer vom Substrat (10) abgewandten Seite der Moldkappe (60) und derselben Seite (11, 12) des Substrats (10).
  14. Chipmodul, nach einem der Ansprüche 1 bis 13, dadurch gekennzeichnet, dass das zumindest eine Versteifungselement (41, 42) aus Stahl ausgebildet ist.
  15. Chipmodul nach einem der Ansprüche 1 bis 14, dadurch gekennzeichnet, dass das Chipmodul Kontaktflächen (33) umfasst, die auf einer Seite (12) des Substrats (10) angeordnet sind.
  16. Chipmodul nach einem der Ansprüche 1 bis 15, dadurch gekennzeichnet, dass das Chipmodul eine kontaktlose Schnittstelle oder Kontakte (31) zum Anschluss einer kontaktlosen Schnittstelle umfasst.
  17. Verfahren zur Herstellung eines Chipmoduls mit den Schritten: – Bereitstellen eines Substrats (10), – Aufbringen von Leiterstrukturen (31, 32, 33) auf zumindest eine Seite (11, 12) des Substrats (10), – Montieren von zumindest einem plattenförmigen Versteifungselement (41) auf eine Seite (11) des Substrats (10), – Ätzen einer Kavität (410) in das Versteifungselement (41), – Montieren eines Chips (10) auf das Versteifungselement (41) oder eines der Versteifungselemente (41), – Verbinden des Chips (20) mit den Leiterstrukturen (31, 32, 33), – Aufbringen einer Mold-Pressmasse auf dem Substrat (10), sodass der Chip (20) bedeckt wird.
  18. Verfahren zur Herstellung eines Chipmoduls mit den Schritten: – Bereitstellen eines Substrats (10), – Aufbringen von Leiterstrukturen (31, 32, 33) auf zumindest eine Seite (11, 12) des Substrats (10), wobei ein inselförmiger Bereich 32 entsteht, – Montieren von zumindest zwei zweiten, balkenförmigen Versteifungselement (41) auf eine Seite (11) des Substrats (10), – Montieren eines Chips (10) auf den inselförmigen Bereich (32) der eine Seite (11) des Substrats (10), – Verbinden des Chips (20) mit den Leiterstrukturen (31, 32, 33), – Aufbringen einer Mold-Pressmasse auf dem Substrat (10), sodass der Chip (20) bedeckt wird.
  19. Verfahren nach Anspruch 17 oder 18, dadurch gekennzeichnet, dass die Mold-Pressmasse aufgebracht wird, sodass das Versteifungselement (41, 42) oder eines der Versteifungselemente (41, 42) bedeckt wird.
  20. Verfahren nach Anspruch 18 oder 19, dadurch gekennzeichnet, dass die Mold-Pressmasse aufgebracht wird, sodass dem Chip (20) zugewandte Bereiche (70) des zweiten Versteifungselements (42) oder eines der zweiten Versteifungselemente (42) frei von Moldmaterial bleiben.
  21. Verfahren nach einem der Ansprüche 17 bis 20, dadurch gekennzeichnet, dass das Versteifungselement (41, 42) oder eines der Versteifungselemente (41, 42) in einem Bereich auf einer Seite (11) des Substrats (10) aufgebracht wird, der frei von Leiterstrukturen (31, 32, 33) ist.
  22. Verfahren nach einem der Ansprüche 18 bis 21, dadurch gekennzeichnet, dass das zweite Versteifungselement (42) oder eines der zweiten Versteifungselemente (42) auf den Leiterstrukturen (31) aufgebracht wird.
  23. Verfahren nach einem der Ansprüche 18 bis 22, dadurch gekennzeichnet, dass das zweite Versteifungselement (42) oder eines der zweiten Versteifungselemente (42) um den Chip (20) herum angeordnet wird.
  24. Verfahren nach einem der Ansprüche 17 bis 23, dadurch gekennzeichnet, dass der Chip (20) durch Wire-Bonding elektrisch leitend mit den Leiterstrukturen (31) verbunden wird.
  25. Verfahren nach einem der Ansprüche 17 bis 23, dadurch gekennzeichnet, dass der Chip (20) in Flip-Chip-Technik montiert wird.
DE102006060411A 2006-12-20 2006-12-20 Chipmodul und Verfahren zur Herstellung eines Chipmoduls Expired - Fee Related DE102006060411B3 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102006060411A DE102006060411B3 (de) 2006-12-20 2006-12-20 Chipmodul und Verfahren zur Herstellung eines Chipmoduls
FR0708718A FR2910701B1 (fr) 2006-12-20 2007-12-14 Module de puce et son procede de production
US11/959,973 US7714454B2 (en) 2006-12-20 2007-12-19 Chip module and method for producing a chip module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102006060411A DE102006060411B3 (de) 2006-12-20 2006-12-20 Chipmodul und Verfahren zur Herstellung eines Chipmoduls

Publications (1)

Publication Number Publication Date
DE102006060411B3 true DE102006060411B3 (de) 2008-07-10

Family

ID=39477917

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102006060411A Expired - Fee Related DE102006060411B3 (de) 2006-12-20 2006-12-20 Chipmodul und Verfahren zur Herstellung eines Chipmoduls

Country Status (3)

Country Link
US (1) US7714454B2 (de)
DE (1) DE102006060411B3 (de)
FR (1) FR2910701B1 (de)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2007037055A1 (ja) * 2005-09-29 2009-04-02 日本電気株式会社 半導体パッケージ、基板、この半導体パッケージ又は基板を用いた電子機器、半導体パッケージの反り矯正方法
US9123614B2 (en) 2008-10-07 2015-09-01 Mc10, Inc. Methods and applications of non-planar imaging arrays
US9545216B2 (en) 2011-08-05 2017-01-17 Mc10, Inc. Catheter balloon methods and apparatus employing sensing elements
US8389862B2 (en) 2008-10-07 2013-03-05 Mc10, Inc. Extremely stretchable electronics
US8097926B2 (en) 2008-10-07 2012-01-17 Mc10, Inc. Systems, methods, and devices having stretchable integrated circuitry for sensing and delivering therapy
US9289132B2 (en) 2008-10-07 2016-03-22 Mc10, Inc. Catheter balloon having stretchable integrated circuitry and sensor array
US8354304B2 (en) * 2008-12-05 2013-01-15 Stats Chippac, Ltd. Semiconductor device and method of forming conductive posts embedded in photosensitive encapsulant
US9723122B2 (en) 2009-10-01 2017-08-01 Mc10, Inc. Protective cases with integrated electronics
JP2011176112A (ja) * 2010-02-24 2011-09-08 Renesas Electronics Corp 半導体集積回路及びその製造方法
JP2014523633A (ja) 2011-05-27 2014-09-11 エムシー10 インコーポレイテッド 電子的、光学的、且つ/又は機械的装置及びシステム並びにこれらの装置及びシステムを製造する方法
US9757050B2 (en) 2011-08-05 2017-09-12 Mc10, Inc. Catheter balloon employing force sensing elements
US9226402B2 (en) 2012-06-11 2015-12-29 Mc10, Inc. Strain isolation structures for stretchable electronics
JP2015521894A (ja) 2012-07-05 2015-08-03 エムシー10 インコーポレイテッドMc10,Inc. 流量センシングを含むカテーテルデバイス
US9295842B2 (en) 2012-07-05 2016-03-29 Mc10, Inc. Catheter or guidewire device including flow sensing and use thereof
KR20150072415A (ko) 2012-10-09 2015-06-29 엠씨10, 인크 의류에 집적되는 컨포멀 전자기기
US9171794B2 (en) * 2012-10-09 2015-10-27 Mc10, Inc. Embedding thin chips in polymer
DE102013104567A1 (de) * 2013-05-03 2014-11-06 Infineon Technologies Ag Chipanordnung, Chipkartenanordnung und Verfahren zum Herstellen einer Chipanordnung
WO2014182239A1 (en) 2013-05-07 2014-11-13 Smartflex Technology Pte Ltd Ultra-thin smart card modules with chip bumps disposed in susbtrate via holes and methods of fabricating the same
US9706647B2 (en) 2013-05-14 2017-07-11 Mc10, Inc. Conformal electronics including nested serpentine interconnects
KR20160040670A (ko) 2013-08-05 2016-04-14 엠씨10, 인크 곡면부착형 전자기기를 포함하는 유연한 온도 센서
KR20160065948A (ko) 2013-10-07 2016-06-09 엠씨10, 인크 감지 및 분석용 등각 센서 시스템
CN105813545A (zh) 2013-11-22 2016-07-27 Mc10股份有限公司 用于感测和分析心搏的适形传感器系统
WO2015086775A1 (en) * 2013-12-11 2015-06-18 Caretag Surgical Aps Attachment and cover for an electronic identification tag
WO2015103580A2 (en) 2014-01-06 2015-07-09 Mc10, Inc. Encapsulated conformal electronic systems and devices, and methods of making and using the same
US10485118B2 (en) 2014-03-04 2019-11-19 Mc10, Inc. Multi-part flexible encapsulation housing for electronic devices and methods of making the same
US9899330B2 (en) 2014-10-03 2018-02-20 Mc10, Inc. Flexible electronic circuits with embedded integrated circuit die
US10297572B2 (en) 2014-10-06 2019-05-21 Mc10, Inc. Discrete flexible interconnects for modules of integrated circuits
USD781270S1 (en) 2014-10-15 2017-03-14 Mc10, Inc. Electronic device having antenna
US10477354B2 (en) 2015-02-20 2019-11-12 Mc10, Inc. Automated detection and configuration of wearable devices based on on-body status, location, and/or orientation
WO2016140961A1 (en) 2015-03-02 2016-09-09 Mc10, Inc. Perspiration sensor
WO2017015000A1 (en) 2015-07-17 2017-01-26 Mc10, Inc. Conductive stiffener, method of making a conductive stiffener, and conductive adhesive and encapsulation layers
WO2017031129A1 (en) 2015-08-19 2017-02-23 Mc10, Inc. Wearable heat flux devices and methods of use
WO2017059215A1 (en) 2015-10-01 2017-04-06 Mc10, Inc. Method and system for interacting with a virtual environment
CN108289630A (zh) 2015-10-05 2018-07-17 Mc10股份有限公司 用于神经调节和刺激的方法和系统
CN108781313B (zh) 2016-02-22 2022-04-08 美谛达解决方案公司 用以贴身获取传感器信息的耦接的集线器和传感器节点的系统、装置和方法
CN115175014A (zh) 2016-02-22 2022-10-11 美谛达解决方案公司 贴身传感器系统
EP3445230B1 (de) 2016-04-19 2024-03-13 Medidata Solutions, Inc. Verfahren und system zur messung der transpiration
US10447347B2 (en) 2016-08-12 2019-10-15 Mc10, Inc. Wireless charger and high speed data off-loader
CN108198764B (zh) * 2017-12-18 2019-07-02 重庆市长寿区普爱网络科技有限公司 电子元器件制造方法
US12027493B2 (en) * 2019-11-04 2024-07-02 Xilinx, Inc. Fanout integration for stacked silicon package assembly

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2684803A1 (fr) * 1991-12-04 1993-06-11 Gemplus Card Int Boitier a structure renforcee pour circuit integre, et carte comprenant un tel boitier.
EP0766197A1 (de) * 1995-04-13 1997-04-02 Dai Nippon Printing Co., Ltd. Chipkarte und -modul
DE19619310A1 (de) * 1996-05-13 1997-05-07 Siemens Ag Einteilig gefertigter Chipträger und Chipkarte
DE19623826C2 (de) * 1996-06-14 2000-06-15 Siemens Ag Verfahren zur Herstellung eines Trägerelements für Halbleiterchips
FR2799857A1 (fr) * 1999-10-14 2001-04-20 Gemplus Card Int Procede pour le renforcement d'un module de circuit integre de carte a puce
DE19543427C2 (de) * 1995-11-21 2003-01-30 Infineon Technologies Ag Chipmodul, insbesondere zum Einbau in eine Chipkarte
DE19535989C3 (de) * 1995-09-27 2003-03-27 Siemens Ag Chipmodul

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5583377A (en) * 1992-07-15 1996-12-10 Motorola, Inc. Pad array semiconductor device having a heat sink with die receiving cavity
US5940271A (en) * 1997-05-02 1999-08-17 Lsi Logic Corporation Stiffener with integrated heat sink attachment
US5909056A (en) * 1997-06-03 1999-06-01 Lsi Logic Corporation High performance heat spreader for flip chip packages
US6246111B1 (en) * 2000-01-25 2001-06-12 Siliconware Precision Industries Co., Ltd. Universal lead frame type of quad flat non-lead package of semiconductor
JP3406270B2 (ja) * 2000-02-17 2003-05-12 沖電気工業株式会社 半導体装置及びその製造方法
US6459144B1 (en) * 2001-03-02 2002-10-01 Siliconware Precision Industries Co., Ltd. Flip chip semiconductor package
US6762509B2 (en) * 2001-12-11 2004-07-13 Celerity Research Pte. Ltd. Flip-chip packaging method that treats an interconnect substrate to control stress created at edges of fill material
US6847111B2 (en) * 2002-07-18 2005-01-25 Orient Semiconductor Electronics, Ltd. Semiconductor device with heat-dissipating capability
US6894229B1 (en) * 2002-11-06 2005-05-17 Altera Corporation Mechanically enhanced package and method of making same

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2684803A1 (fr) * 1991-12-04 1993-06-11 Gemplus Card Int Boitier a structure renforcee pour circuit integre, et carte comprenant un tel boitier.
EP0766197A1 (de) * 1995-04-13 1997-04-02 Dai Nippon Printing Co., Ltd. Chipkarte und -modul
DE19535989C3 (de) * 1995-09-27 2003-03-27 Siemens Ag Chipmodul
DE19543427C2 (de) * 1995-11-21 2003-01-30 Infineon Technologies Ag Chipmodul, insbesondere zum Einbau in eine Chipkarte
DE19619310A1 (de) * 1996-05-13 1997-05-07 Siemens Ag Einteilig gefertigter Chipträger und Chipkarte
DE19623826C2 (de) * 1996-06-14 2000-06-15 Siemens Ag Verfahren zur Herstellung eines Trägerelements für Halbleiterchips
FR2799857A1 (fr) * 1999-10-14 2001-04-20 Gemplus Card Int Procede pour le renforcement d'un module de circuit integre de carte a puce

Also Published As

Publication number Publication date
US7714454B2 (en) 2010-05-11
US20080211087A1 (en) 2008-09-04
FR2910701A1 (fr) 2008-06-27
FR2910701B1 (fr) 2014-05-09

Similar Documents

Publication Publication Date Title
DE102006060411B3 (de) Chipmodul und Verfahren zur Herstellung eines Chipmoduls
EP2422367B1 (de) Gekapselte schaltungsvorrichtung für substrate mit absorptionsschicht sowie verfahren zu herstellung derselben
DE19747105B4 (de) Bauelement mit gestapelten Halbleiterchips
DE102011053871B4 (de) Multichip-Halbleitergehäuse und deren Zusammenbau
DE10333841B4 (de) Verfahren zur Herstellung eines Nutzens mit in Zeilen und Spalten angeordneten Halbleiterbauteilpositionen und Verfahren zur Herstellung eines Halbleiterbauteils
EP0978093B1 (de) Chipkarte, verfahren zur herstellung einer chipkarte und halbleiterchip zur verwendung in einer chipkarte
DE19708617C2 (de) Chipkartenmodul und Verfahren zu seiner Herstellung sowie diesen umfassende Chipkarte
DE10045043B4 (de) Halbleiterbauteil und Verfahren zu dessen Herstellung
DD298170A5 (de) Traegerelement mit wenigstens einem integrierten schaltkreis, insbesondere zum einbau in chip-karten
DE102013107725A1 (de) Chipkartenmodul
DE102009052160A1 (de) Smartcard-Modul mit Flip-Chip montiertem Halbleiterchip
DE69805404T2 (de) Verfahren zum herstellen kontaktloser karten mit antennenverbindung durch gelötete drähte
DE10238781A1 (de) Halbleitervorrichtung
EP1122685B1 (de) Chipkarte mit Sollbiegestellen
DE19532755C1 (de) Chipmodul, insbesondere für den Einbau in Chipkarten, und Verfahren zur Herstellung eines derartigen Chipmoduls
DE19543427C2 (de) Chipmodul, insbesondere zum Einbau in eine Chipkarte
EP0976105B1 (de) Chipkarte und verfahren zur herstellung einer chipkarte
DE102016103585B4 (de) Verfahren zum Herstellen eines Package mit lötbarem elektrischen Kontakt
DE102011053856A1 (de) Verfahren und System zum Minimieren der Trägerbelastung einer Halbleitervorrichtung
DE102015114645B4 (de) Chipkarte, vorrichtung und verfahren
DE102005007643A1 (de) Verfahren und Anordnung zum Kontaktieren von Halbleiterchips auf einem metallischen Substrat
DE102007050433B4 (de) Halbleitermodul, Verfahren zum Herstellen eines Halbleitermoduls und Board mit einem Halbleitermodul
DE102013105729A1 (de) Chipkartenmodul und Verfahren zur Herstellung eines Chipkartenmoduls
DE102009029281A1 (de) Modul und Verfahren zur Herstellung eines Moduls
DE102004027074B4 (de) Verfahren zur Herstellung eines BGA (Ball Grid Array)-Bauteils mit einer dünnen metallischen Kühlfolie

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee