-
Die vorliegende Erfindung bezieht sich im Allgemeinen auf eine Halbleitervorrichtung. Die vorliegende Offenbarung bezieht sich insbesondere auf ein Verfahren und ein System zum Minimieren der Trägerbelastung einer Halbleitervorrichtung.
-
Halbleiterchips sind typischerweise auf einem metallischen Träger wie etwa einem Kupferträger durch Lot oder Klebstoff angeordnet. Die thermischen Eigenschaften zwischen den Halbleiterchips und dem metallischen Träger sind jedoch sehr unterschiedlich. Der Wärmeausdehnungskoeffizient (CTE) von Siliciumchips ist z. B. viel kleiner als der CTE von Kupfer während des Abkühlungsvorgangs. Das führt zu einer verstärkten thermomechanischen Spannung zwischen den Chips und dem Träger, die einen Bruchschaden im Silicium zur Folge hat. Der Unterschied in thermomechanischen Eigenschaften bewirkt außerdem eine starke Biegung des Trägersubstrats, die eine nachfolgende Verarbeitung des Halbleiters wie etwa Laserbohren, Laminieren, Drahtbonden usw. schwierig macht. Deswegen besteht ein Bedarf an einem Verfahren und einem System, die die Trägerbelastung einer Halbleitervorrichtung minimieren.
-
Im Folgenden wird die Erfindung anhand von Ausführungsbeispielen mit Hilfe der Figuren erläutert.
-
1 ist eine Darstellung, die eine Halbleitervorrichtung mit einer thermomechanischen Belastung nach dem Stand der Technik veranschaulicht;
-
2 ist eine Darstellung einer Draufsicht eines beispielhaften Gitternetzes zum Minimieren der Trägerbelastung einer Halbleitervorrichtung gemäß einer Ausführungsform der vorliegenden Offenbarung;
-
3 ist eine Darstellung eines Querschnitts eines beispielhaften Gitternetzes zum Minimieren der Trägerbelastung einer Halbleitervorrichtung gemäß einer Ausführungsform der vorliegenden Offenbarung;
-
4A bis 4C sind Darstellungen, die einen Vorgang zum Minimieren der Trägerbelastung einer Halbleitervorrichtung gemäß einer Ausführungsform der vorliegenden Offenbarung veranschaulichen;
-
5 ist ein Ablaufplan eines beispielhaften Vorgangs zum Minimieren der Trägerbelastung gemäß einer Ausführungsform der vorliegenden Offenbarung;
-
6A bis 6B sind Darstellungen, die einen Vorgang zum Minimieren der Trägerbelastung einer Halbleitervorrichtung gemäß einer alternativen Ausführungsform der vorliegenden Offenbarung veranschaulichen; und
-
7 ist ein Ablaufplan eines beispielhaften Vorgangs zum Minimieren der Trägerbelastung gemäß einer alternativen Ausführungsform der vorliegenden Offenbarung.
-
Die vorliegende Offenbarung stellt eine Halbleitervorrichtung mit minimierter Trägerbelastung bereit. In einer Ausführungsform weist die Halbleitervorrichtung einen Träger, der ein Gitternetz und einen metallischen Werkstoff aufweist, sowie einen Halbleiterchip, der über dem Träger angeordnet ist, auf. Das Gitternetz ist mit einem metallischen Werkstoff beschichtet.
-
Bevorzugterweise ist das Gitternetz aus einem metallischen Werkstoff hergestellt, wobei vorzugsweise der metallische Werkstoff ein Stahl oder Kupfer ist.
-
Bevorzugterweise weist das Gitternetz ein Flächenraster mit wenigstens einer Zeile und wenigstens einer Spalte auf, wobei vorzugsweise der Durchmesser der wenigstens einen Zeile oder der wenigstens einen Spalte etwa 25 Mikrometer beträgt.
-
Bevorzugterweise sind zwischen der wenigstens einen Zeile und der wenigstens einen Spalte eine Vielzahl von Hohlräumen gebildet.
-
Bevorzugterweise ist der metallische Werkstoff über dem Gitternetz angeordnet und füllt die Vielzahl von Hohlräumen oder der metallische Werkstoff ist in der Vielzahl von Hohlräumen galvanisch abgelagert.
-
Bevorzugterweise ist eine metallische Paste über dem Gitternetz aufgebracht, um die Vielzahl von Hohlräumen zu füllen.
-
Bevorzugterweise ist der Halbleiterchip durch Diffusionslöten an den Träger gelötet.
-
Bevorzugterweise ist der metallische Werkstoff Kupfer oder Silber.
-
Bevorzugterweise beträgt eine Dicke des metallischen Werkstoffs etwa 25 Mikrometer.
-
Bevorzugterweise ist der Halbleiterchip unter Verwendung eines Lötwerkstoffs mit vergoldeter Legierung an den Träger gelötet.
-
Außerdem wird ein Verfahren zum Minimieren der Trägerbelastung einer Halbleitervorrichtung bereitgestellt. Das Verfahren umfasst das Bereitstellen eines Gitternetzes, das eine Vielzahl von Hohlräumen umfasst, das Anordnen eines Halbleiterchips über dem Gitternetz und das Anordnen eines metallischen Werkstoffs über dem Gitternetz, um die Vielzahl von Hohlräumen zu füllen.
-
Bevorzugterweise weist das Bereitstellen eines eine Vielzahl von Hohlräumen aufweisenden Gitternetzes auf das Bilden eines Flächenrasters mit wenigstens einer Zeile und wenigstens einer Spalte.
-
Bevorzugterweise weist das Anordnen eines Halbleiterchips über dem Gitternetz auf das Anordnen des Halbleiterchips über dem Gitternetz bei einer hohen Temperatur.
-
Bevorzugterweise weist das Anordnen eines metallischen Werkstoffs über dem Gitternetz, um die Vielzahl von Hohlräumen zu füllen, auf das galvanische Ablagern von metallischem Werkstoff in der Vielzahl von Hohlräumen.
-
Bevorzugterweise weist das Anordnen von metallischem Werkstoff über dem Gitternetz, um die Vielzahl von Hohlräumen zu füllen, auf das Aufbringen einer metallischen Paste über dem Gitternetz, um die Vielzahl von Hohlräumen zu füllen.
-
Bevorzugterweise weist das Anordnen eines Halbleiterchips über dem Gitternetz auf das Anlöten des Halbleiters an dem Träger durch Diffusionslöten.
-
Die Erfindung stellt weiter eine Halbleitervorrichtung bereit, aufweisend einen Träger, der ein mit metallischem Werkstoff gefülltes Flächenraster aufweist und einen Halbleiterchip, der über dem Träger angeordnet ist.
-
Weiter stellt die Erfindung ein Verfahren zum Minimieren der Trägerbelastung einer Halbleitervorrichtung bereit, aufweisend das Einbetten eines Gitternetzes in einem Träger mit einem metallischen Werkstoff und das Anordnen eines Halbleiterchips über dem Träger.
-
Bevorzugterweise weist das Einbetten eines Gitternetzes in einem Träger mit einem metallischen Werkstoff auf das Bereitstellen eines Gitternetzes und das galvanische Ablagern eines metallischen Werkstoffs über dem Gitternetz.
-
Bevorzugterweise weist das Bereitstellen eines Gitternetzes auf das Beschichten des Gitternetzes mit einem Haftvermittler eines organischen Typs.
-
In der folgenden ausführlichen Beschreibung wird auf die beigefügten Zeichnungen, die einen Teil hiervon bilden, Bezug genommen, und in denen zur Erläuterung spezielle Ausführungsformen, in denen die Erfindung realisiert werden kann, gezeigt sind. Dabei wird eine Richtungsterminologie wie etwa ”obere”, ”untere”, ”vorderseitige”, ”rückseitige”, ”vordere”, ”hintere” usw. in Bezug auf die Orientierung der beschriebenen Figur bzw. Figuren verwendet. Da die Komponenten der Ausführungsformen in mehreren unterschiedlichen Orientierungen positioniert sein können, wird die Richtungsterminologie für Zwecke der Erläuterung verwendet und ist in keiner Weise einschränkend. Es sollte klar sein, dass weitere Ausführungsformen verwendet werden können und strukturelle oder logische Änderungen können vorgenommen werden, ohne vom Umfang der vorliegenden Erfindung abzuweichen. Die folgende ausführliche Beschreibung sollte deswegen nicht in einem einschränkenden Sinn aufgefasst werden, wobei der Umfang der vorliegenden Erfindung durch die angefügten Ansprüche definiert ist.
-
Es sollte klar sein, dass die Merkmale der hier beschriebenen verschiedenen beispielhaften Ausführungsformen miteinander kombiniert werden können, falls nicht speziell anders angegeben.
-
Im Folgenden werden Vorrichtungen mit Halbleiterchips beschrieben. Die Halbleiterchips können von extrem unterschiedlichen Typen sein, können durch unterschiedliche Technologien hergestellt werden und können z. B. integrierte elektrische oder optoelektrische Schaltungen oder passive Elemente oder MEMS usw. enthalten. Halbleiterchips können z. B. als Leistungstransistoren, Leistungsdioden, IGBTs (Bipolartransistoren mit isolierter Gate-Elektrode) konfiguriert sein. Halbleiterchips können eine vertikale Struktur aufweisen und können in der Weise hergestellt sein, dass elektrische Ströme in einer Richtung senkrecht zu den Hauptoberflächen der Halbleiterchips fließen. Diese Halbleiterchips können Kontaktelemente haben, die auf ihren Hauptoberflächen, die eine obere Oberfläche und eine untere Oberfläche enthalten, angeordnet sind. Beispiele von Halbleiterchips mit einer vertikalen Struktur enthalten Leistungstransistoren und Leistungsdioden. Bei Leistungstransistoren können die Source-Elektrode und die Gate-Elektrode an einer ersten Hauptoberfläche angeordnet sein, während die Drain-Elektrode an einer zweiten Hauptoberfläche angeordnet sein kann. Bei einer Leistungsdiode kann die Anoden-Elektrode an einer ersten Hauptoberfläche angeordnet sein, während die Katoden-Elektrode an einer zweiten Hauptoberfläche angeordnet sein kann.
-
Die integrierten Schaltungen können z. B. als logische integrierte Schaltungen, analoge integrierte Schaltungen, integrierte Mischsignal-Schaltungen, integrierte Leistungsschaltungen, Speicherschaltungen oder integrierte passive Elemente entworfen sein. Des Weiteren können die Halbleiterchips als MEMS (mikroelektromechanische Systeme) konfiguriert sein und können mikromechanische Strukturen wie z. B. Brücken-, Membran- oder Zungenstrukturen enthalten. Die Halbleiterchips können als Sensoren oder Aktuatoren z. B. Drucksensoren, Beschleunigungssensoren, Drehsensoren, Mikrophone usw. konfiguriert sein. Die Halbleiterchips können als Antennen und/oder diskrete passive Elemente konfiguriert sein. Die Halbleiterchips können außerdem Antennen und/oder diskrete passive Elemente enthalten. Halbleiterchips, in denen derartige funktionale Elemente eingebettet sind, enthalten im Allgemeinen elektronische Schaltungen, die zum Steuern der funktionalen Elemente oder weiterer Verarbeitungssignale, die durch die funktionalen Elemente erzeugt werden, dienen. Die Halbleiterchips müssen nicht aus einem speziellen Halbleiterwerkstoff hergestellt sein und können des Weiteren anorganische und/oder organische Werkstoffe enthalten, die keine Halbleiter sind, wie z. B. diskrete passive Elemente, Antennen, Isolatoren, Kunststoffe oder Metalle. Die Halbleiterchips können darüber hinaus gepackt oder nicht gepackt sein.
-
Die Halbleiterchips weisen Kontaktelemente auf, die ermöglichen, dass mit den Halbleiterchips ein elektrischer Kontakt hergestellt werden kann. Die Kontaktelemente können jeden gewünschten elektrisch leitenden Werkstoff z. B. ein Metall wie etwa Aluminium, Nickel, Palladium, Gold oder Kupfer, eine Metalllegierung, einen Metallstapel oder einen elektrisch leitfähigen organischen Werkstoff enthalten. Die Kontaktelemente können sich an den aktiven Hauptoberflächen der Halbleiterchips oder an anderen Oberflächen der Halbleiterchips befinden. Die aktiven oder passiven Strukturen der Halbleiterchips werden gewöhnlich unter den aktiven Hauptoberflächen angeordnet und können über die Kontaktelemente elektrisch angeschlossen werden. Bei Leistungstransistoren können die Kontaktelemente Drain-, Source- oder Gate-Elektroden sein.
-
Die im Folgenden beschriebenen Vorrichtungen können äußere Kontaktelemente enthalten, die an der Außenseite der Vorrichtungen zugänglich sind, damit von der Außenseite der Vorrichtungen ein elektrischer Kontakt hergestellt werden kann. Die äußeren Kontaktelemente können außerdem wärmeleitfähig sein und als Wärmesenken für die Wärmeableitung der Halbleiterchips dienen. Die äußeren Kontaktelemente können jeden elektrisch leitenden Werkstoff z. B. ein Metall wie Kupfer, Pd, Ni, Au usw. enthalten.
-
Die im Folgenden beschriebenen Vorrichtungen können einen Verkapselungswerkstoff, der wenigstens Teile der Halbleiterchips überdeckt, enthalten. Der Verkapselungswerkstoff ist ein elektrisch isolierender Werkstoff, der in Relation zu den elektrisch leitenden Komponenten der Vorrichtung höchstens geringfügig elektrisch leitfähig ist. Beispiele eines Verkapselungswerkstoffs enthalten einen Gießwerkstoff und einen Werkstoff auf Epoxidbasis. Der Verkapselungswerkstoff kann jeder geeignete duroplastische, thermoplastische, Laminat- (vorimprägnierter) oder wärmehärtender Werkstoff sein und kann Füllerstoffe enthalten. Verschiedene Verfahren können verwendet werden, um die Halbleiterchips mit dem Gießwerkstoff zu überdecken, z. B. Druckgießen, Laminieren oder Spritzgießen.
-
In 1 ist eine Darstellung gezeigt, die eine Halbleitervorrichtung mit thermomechanischer Belastung nach dem Stand der Technik veranschaulicht. Ein Halbleiterchip 102 ist über einem Träger 103 angeordnet. Der Halbleiterchip 102 kann aus Silicium oder anderen Typen von Halbleiterwerkstoffen hergestellt sein. Der Träger 103 kann aus Metallen wie etwa Kupfer hergestellt sein. Der Halbleiterchip 102 kann unter Verwendung von Lötwerkstoff oder Klebewerkstoff angeordnet sein.
-
Der Lötwerkstoff oder Klebewerkstoff 104 wird typischerweise auf eine hohe Temperatur erwärmt wie z. B. auf einen Wert zwischen 200 und 300°C, wenn der Halbleiterchip 102 angebracht wird. Jedoch sind während des Abkühlens des Löt- oder Klebewerkstoffs die Wärmeausdehnungskoeffizienten (CTE) des Siliciums des Halbleiterchips 102 und des Trägers 103 voneinander sehr verschieden. Der CTE von Silicium beträgt z. B. etwa 2,5 ppm/K und der CTE von Kupfer beträgt etwa 16,5 ppm/K. Das führt zu einem Bruchschaden des Siliciums in dem Halbleiterchip 102, insbesondere dann, wenn der Halbleiterchip eine Dicke kleiner als 100 Mikrometer aufweist. Der Unterschied bei den CTEs führt außerdem zum Verbiegen des Trägersubstrats 103, was die nachfolgende Verarbeitung des Halbleiterchips 102 schwierig macht und die Zuverlässigkeit der Gesamtvorrichtung verringert.
-
Die vorliegende Offenbarung stellt ein Verfahren und ein System zum Minimieren der Trägerbelastung einer Halbleitervorrichtung bereit. Ein Gitternetz wird als Teil des Trägers für den Halbleiterchip bereitgestellt. In einer Ausführungsform ist das Gitternetz in Form eines Flächenrasters angeordnet. Das Gitternetz weist eine Vielzahl von Hohlräumen auf. Nachdem der Halbleiterchip an dem Gitternetz angebracht ist, wird die Vielzahl von Hohlräumen mit einem metallischen Werkstoff gefüllt. Dadurch entsteht ein stabiles metallisches Flächenraster auf der hinteren Oberfläche des Halbleiterchips. Das Flächenraster minimiert die thermomechanische Belastung, die während des Abkühlvorgangs zwischen dem Chip und dem Träger erzeugt wird.
-
In 2 ist eine Darstellung einer Draufsicht eines beispielhaften Gitternetzes zum Minimieren der Trägerbelastung einer Halbleitervorrichtung gemäß einer Ausführungsform der vorliegenden Offenbarung gezeigt. In dieser Ausführungsform ist ein Gitternetz 200 in einem Träger wie etwa einem Träger 103 vorgesehen. Das Gitternetz 200 kann in verschiedenen Formaten gebildet sein, z. B. in einem Flächenrasterformat wie in 2 gezeigt. In einem Flächenrasterformat ist das Gitternetz 200 in einer Vielzahl von Spalten und Zeilen angeordnet. Das Gitternetz 200 kann jedoch in Formaten angeordnet sein, die von einem Flächenrasterformat verschieden sind, ohne vom Erfindungsgedanken und Umfang der vorliegenden Offenbarung abzuweichen. Das Gitternetz 200 kann z. B. in einem Netzformat mit unregelmäßigen Formen angeordnet sein. Dadurch kann die Vielzahl von Spalten und Zeilen netzähnlich mit gegenseitigen Verbindungen miteinander verwoben sein. Außerdem kann, wie in 2 gezeigt, die Vielzahl von Spalten und Zeilen in mehr als einer Lage angeordnet sein, die Vielzahl von Spalten kann z. B. über oder unter der Vielzahl von Zeilen angeordnet sein.
-
Eine Vielzahl von Hohlräumen 202 wird zwischen der Vielzahl von Zeilen und Spalten des Gitternetzes 200 gebildet. Die Hohlräume 202 werden später mit einem metallischen Werkstoff gefüllt. Des Weiteren kann das Gitternetz 200 in einer einzelnen Anwendung mit metallischem Werkstoff beschichtet sein, um die Anhaftung an dem metallischen Werkstoff des Trägers 103 zu verbessern. Das Gitternetz 200 kann z. B. mit einem Haftvermittler eines organischen Typs oder mit einer metallischen Oberflächenappretierung beschichtet sein. Auf diese Weise haftet das Gitternetz 200 besser an dem Träger 103.
-
In 3 ist eine Darstellung eines Querschnitts eines beispielhaften Gitternetzes zum Minimieren der Trägerbelastung einer Halbleitervorrichtung gemäß einer Ausführungsform der vorliegenden Offenbarung gezeigt. In 3 ist ein Querschnitt (Linie A-A') des Gitternetzes 200 von 2 gezeigt.
-
Das Gitternetz 200 weist ein Flächenraster mit wenigstens einer Zeile 302 und wenigstens einer Spalte 304 auf. Das Gitternetz 200 kann aus faserförmigem Werkstoff oder metallischen Werkstoffen wie etwa Kupfer oder Stahl hergestellt sein. Die wenigstens eine Zeile 302 und die wenigstens eine Spalte 304 können gleiche oder unterschiedliche Durchmesser aufweisen. Die Durchmesser der wenigstens einen Zeile 302 und der wenigstens einen Spalte 304 liegen vorzugsweise im Mikrometerbereich. Der Durchmesser der wenigstens einen Zeile 302 und der wenigstens einen Spalte 304 beträgt etwa 25 Mikrometer.
-
In den 4A bis 4C sind Darstellungen gezeigt, die einen Vorgang zum Minimieren der Trägerbelastung einer Halbleitervorrichtung gemäß einer Ausführungsform der vorliegenden Offenbarung veranschaulichen. In 4A ist ein Halbleiterchip 102 über dem Gitternetz 200 bei hoher Temperatur angeordnet. Der Halbleiterchip 102 wird z. B. unter Verwendung von Lötwerkstoff oder Klebewerkstoff 104 an das Gitternetz 200 bei einer Temperatur größer als 200°C gelötet oder geklebt. In einem Beispiel kann der Lötwerkstoff 104 eine vergoldete Legierung wie etwa AuSn sein. Die Halbleiterchips 102 können durch Diffusionslöten an das Gitternetz 200 gelötet sein.
-
In 4B werden der Halbleiterchip 102 und das Gitternetz 200 auf Raumtemperatur abgekühlt, nachdem der Halbleiterchip 102 angeordnet wurde. Wie in 4B gezeigt tritt infolge der Bildung des Gitternetzes keine Biegung oder Krümmung des Gitternetzes 200 während des Abkühlvorgangs auf. Das Flächenrasterformat des Gitternetzes 200 schafft z. B. eine mechanische Gitterwirkung für die Struktur.
-
In 4C ist ein metallischer Werkstoff 402 angeordnet, um das Gitternetz 200 zu beschichten und den Träger 103 zu bilden. Der metallische Werkstoff 402 kann über dem Gitternetz 200 galvanisch abgelagert sein, um die Vielzahl von Hohlräumen 202 zwischen der wenigstens einen Zeile 302 und der wenigstens einen Spalte 304 des Flächenrasters zu füllen. Alternativ kann eine metallische Paste aufgebracht werden, um die Vielzahl von Hohlräumen 202 zu füllen. Beispiele des metallischen Werkstoffs 402 enthalten Kupfer und Silber. Die Dicke D1 des abgelagerten metallischen Werkstoffs 402 liegt ebenfalls vorzugsweise im Mikrometerbereich und beträgt z. B. etwa 25 Mikrometer.
-
Der Träger 103 mit dem metallischen Werkstoff 402 schafft eine stabile metallische Struktur für eine nachfolgende Verarbeitung z. B. Laserbohren, Laminieren, Drahtbonden usw. Mit dem Gitternetz 200 und dem metallischen Werkstoff 402 ist die thermomechanische Belastung zwischen dem Halbleiterchip 102 und dem Träger 103 vermindert. Die Biegung oder Krümmung des Trägers 103 nach der Anbringung des Halbleiterchips 102 ist außerdem vermindert. Der metallische Werkstoff 402 schafft außerdem eine bessere Anhaftung an dem Halbleiterchip 102 an der Rückseite. Dadurch ist die Zuverlässigkeit der Gesamtvorrichtung bei einer minimierten Trägerbelastung verbessert.
-
In 5 ist ein Ablaufplan eines beispielhaften Vorgangs zum Minimieren der Trägerbelastung gemäß einer Ausführungsform der vorliegenden Offenbarung gezeigt. Der Vorgang 500 beginnt im Schritt 502 mit der Bereitstellung eines Gitternetzes mit einer Vielzahl von Hohlräumen. Das Gitternetz 200 ist z. B. mit einem Flächenraster versehen, das wenigstens eine Zeile 302 und wenigstens eine Spalte 304 sowie eine Vielzahl von Hohlräumen 202 zwischen der wenigstens einen Zeile 302 und der wenigstens einen Spalte 304 aufweist.
-
Anschließend setzt sich der Vorgang 500 im Schritt 504 fort, in dem ein Halbleiterchip über dem Gitternetz bei hoher Temperatur angeordnet wird. Der Halbleiterchip 102 wird z. B. unter Verwendung von Löt- oder Klebewerkstoff bei einer Temperatur größer als 200°C über dem Gitternetz 200 angeordnet. Der Vorgang 500 endet dann im Schritt 506, in dem ein metallischer Werkstoff über dem Gitternetz angeordnet wird, um die Hohlräume zu füllen. Metallischer Werkstoff 402, der aus Silber oder Kupfer hergestellt ist, wird z. B. über dem Gitternetz 200 angeordnet, um die Vielzahl von Hohlräumen 202 zu füllen und den Träger 103 zu bilden. Der metallische Werkstoff 402 kann in der Vielzahl von Hohlräumen 202 galvanisch abgelagert werden oder es kann eine metallische Paste aufgebracht werden, um die Vielzahl von Hohlräumen 202 im Gitternetz 200 zu befüllen.
-
In den 6A bis 6B sind Darstellungen gezeigt, die einen Vorgang zum Minimieren der Trägerbelastung einer Halbleitervorrichtung gemäß einer alternativen Ausführungsform der vorliegenden Offenbarung veranschaulichen. In 6A ist ein Träger 600 mit einem eingebetteten Gitternetz 602 versehen. Das Gitternetz 602 ist in dem Träger 600 mit metallischem Werkstoff 604 wie etwa Kupfer oder Silber eingebettet. Das Gitternetz 600 kann im Träger 600 durch galvanische Ablagerung eingebettet sein. Alternativ kann eine metallische Paste aufgebracht sein, um das Gitternetz 600 einzubetten.
-
In 6B wird der Halbleiterchip 102 anschließend über dem Träger 600 mit dem eingebetteten Gitternetz 602 bei hoher Temperatur angeordnet. Der Halbleiterchip 102 wird z. B. am Träger 600 mit dem eingebetteten Gitternetz 602 unter Verwendung von Löt- oder Klebewerkstoff 104 bei einer Temperatur größer als 200°C angelötet oder angeklebt. In einem Beispiel kann der Lötwerkstoff 104 eine vergoldete Legierung wie etwa AuSn sein. Die Halbleiterchips 102 können am Träger 600 mit dem eingebetteten Gitternetz 602 durch Diffusionslöten angelötet sein. Durch Bereitstellen eines Trägers mit eingebettetem Gitternetz 602 können Herstellungskosten bei einer größeren Plättchenfläche gesenkt werden.
-
In 7 ist ein Ablaufplan eines beispielhaften Vorgangs zum Minimieren der Trägerbelastung gemäß einer alternativen Ausführungsform der vorliegenden Offenbarung gezeigt. Der Vorgang 700 beginnt im Schritt 702, in dem ein Gitternetz in einem Träger unter Verwendung von metallischem Werkstoff eingebettet wird. Das Gitternetz 602 kann z. B. im Träger 600 durch galvanische Ablagerung von metallischem Werkstoff 604 über dem Gitternetz 602 eingebettet sein. Alternativ kann eine metallische Paste 604 über dem Gitternetz 602 aufgebracht werden, um es im Träger 600 einzubetten.
-
Anschließend endet der Vorgang 700 im Schritt 704, in dem ein Halbleiterchip über dem Träger bei hoher Temperatur angeordnet wird. Der Halbleiterchip 102 wird z. B. über dem Träger 600 mit dem eingebetteten Gitternetz 602 unter Verwendung von Löt- oder Klebewerkstoff bei einer Temperatur größer als etwa 200°C angeordnet.
-
Während ein bestimmtes Merkmal oder ein bestimmter Aspekt einer Ausführungsform der Erfindung in Bezug auf lediglich eine von mehreren Realisierungsmöglichkeiten offenbart wurde, kann außerdem ein derartiges Merkmal oder ein derartiger Aspekt mit einem oder mehreren anderen Merkmalen oder Aspekten der anderen Realisierungsmöglichkeiten kombiniert werden, falls dies für eine vorgegebene oder bestimmte Anwendung gewünscht oder vorteilhaft sein kann. In dem Umfang, wie die Ausdrücke ”enthalten”, ”haben”, ”mit” oder weitere Varianten davon entweder in der ausführlichen Beschreibung oder in den Ansprüchen verwendet werden, ist es des Weiteren beabsichtigt, dass diese Ausdrücke in einer ähnlichen Weise wie der Ausdruck ”umfassen” eingeschlossen sind. Die Ausdrücke ”gekoppelt” und ”verbunden” können mit deren Abwandlungen verwendet worden sein. Es sollte klar sein, dass diese Ausdrücke verwendet wurden, um anzugeben, dass zwei Elemente zusammenwirken oder miteinander wirken, unabhängig davon, ob sie sich in einem direkten physischen oder elektrischen Kontakt befinden oder keinen gegenseitigen direkten Kontakt aufweisen. Es sollte ferner klar sein, dass Ausführungsformen der Erfindung in diskreten Schaltungen, teilweise integrierten Schaltungen oder vollständig integrierten Schaltungen oder Programmiermitteln realisiert sein können. Des Weiteren ist der Ausdruck ”beispielhaft” lediglich als ein Beispiel gemeint und nicht als das Beste oder Optimale. Es sollte außerdem klar sein, dass Merkmale und/oder Elemente, die hier gezeigt sind, für den Zweck der Einfachheit und zum einfachen Verständnis mit bestimmten gegenseitigen Abmessungen dargestellt sind und dass die tatsächlichen Abmessungen von den hier dargestellten wesentlich abweichen können.
-
Obwohl hier spezifische Ausführungsformen veranschaulicht und beschrieben wurden, wird von einem Fachmann anerkannt, dass eine Vielzahl von alternativen und/oder gleichwertigen Realisierungsmöglichkeiten gegen die gezeigten und beschriebenen spezifischen Ausführungsformen ausgetauscht werden können, ohne vom Umfang der vorliegenden Erfindung abzuweichen. Es ist beabsichtigt, dass diese Anmeldung alle Adaptionen oder Variationen der hier erläuterten spezifischen Ausführungsformen abdeckt. Deswegen soll diese Erfindung lediglich durch die Ansprüche und deren Entsprechungen beschränkt werden.
