DE102012104304B4 - Verfahren zum Herstellen von Halbleiterchips und Verfahren zum Herstellen eines Via in einem Halbleiter-Substrat - Google Patents
Verfahren zum Herstellen von Halbleiterchips und Verfahren zum Herstellen eines Via in einem Halbleiter-Substrat Download PDFInfo
- Publication number
- DE102012104304B4 DE102012104304B4 DE102012104304.3A DE102012104304A DE102012104304B4 DE 102012104304 B4 DE102012104304 B4 DE 102012104304B4 DE 102012104304 A DE102012104304 A DE 102012104304A DE 102012104304 B4 DE102012104304 B4 DE 102012104304B4
- Authority
- DE
- Germany
- Prior art keywords
- semiconductor
- metal
- semiconductor substrate
- metal particles
- metal layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C4/00—Coating by spraying the coating material in the molten state, e.g. by flame, plasma or electric discharge
- C23C4/01—Selective coating, e.g. pattern coating, without pre-treatment of the material to be coated
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C4/00—Coating by spraying the coating material in the molten state, e.g. by flame, plasma or electric discharge
- C23C4/04—Coating by spraying the coating material in the molten state, e.g. by flame, plasma or electric discharge characterised by the coating material
- C23C4/06—Metallic material
- C23C4/08—Metallic material containing only metal elements
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C4/00—Coating by spraying the coating material in the molten state, e.g. by flame, plasma or electric discharge
- C23C4/12—Coating by spraying the coating material in the molten state, e.g. by flame, plasma or electric discharge characterised by the method of spraying
- C23C4/134—Plasma spraying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/27—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
- H01L24/743—Apparatus for manufacturing layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/03—Manufacturing methods
- H01L2224/033—Manufacturing methods by local deposition of the material of the bonding area
- H01L2224/0333—Manufacturing methods by local deposition of the material of the bonding area in solid form
- H01L2224/03332—Manufacturing methods by local deposition of the material of the bonding area in solid form using a powder
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/03—Manufacturing methods
- H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
- H01L2224/0343—Manufacturing methods by blanket deposition of the material of the bonding area in solid form
- H01L2224/03442—Manufacturing methods by blanket deposition of the material of the bonding area in solid form using a powder
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04026—Bonding areas specifically adapted for layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/05698—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/05798—Fillers
- H01L2224/05799—Base material
- H01L2224/058—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05817—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/05824—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/05698—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/05798—Fillers
- H01L2224/05799—Base material
- H01L2224/058—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05838—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05847—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/05698—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/05798—Fillers
- H01L2224/05899—Coating material
- H01L2224/059—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05938—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05939—Silver [Ag] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/05698—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/05798—Fillers
- H01L2224/05899—Coating material
- H01L2224/059—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05938—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05944—Gold [Au] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/05698—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/05798—Fillers
- H01L2224/05899—Coating material
- H01L2224/059—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05963—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/05966—Titanium [Ti] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/05698—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/05798—Fillers
- H01L2224/05899—Coating material
- H01L2224/059—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05963—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/05979—Niobium [Nb] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/05698—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/05798—Fillers
- H01L2224/05899—Coating material
- H01L2224/059—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05963—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/0598—Molybdenum [Mo] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/05698—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/05798—Fillers
- H01L2224/05899—Coating material
- H01L2224/059—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05963—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/05981—Tantalum [Ta] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
- H01L2224/2743—Manufacturing methods by blanket deposition of the material of the layer connector in solid form
- H01L2224/27442—Manufacturing methods by blanket deposition of the material of the layer connector in solid form using a powder
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29075—Plural core members
- H01L2224/2908—Plural core members being stacked
- H01L2224/29082—Two-layer arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29199—Material of the matrix
- H01L2224/292—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29298—Fillers
- H01L2224/29299—Base material
- H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29317—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/29324—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29298—Fillers
- H01L2224/29299—Base material
- H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/29347—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29298—Fillers
- H01L2224/29399—Coating material
- H01L2224/294—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29438—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/29439—Silver [Ag] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29298—Fillers
- H01L2224/29399—Coating material
- H01L2224/294—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29438—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/29444—Gold [Au] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29298—Fillers
- H01L2224/29399—Coating material
- H01L2224/294—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29463—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/29466—Titanium [Ti] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29298—Fillers
- H01L2224/29399—Coating material
- H01L2224/294—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29463—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/29479—Niobium [Nb] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29298—Fillers
- H01L2224/29399—Coating material
- H01L2224/294—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29463—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/2948—Molybdenum [Mo] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29298—Fillers
- H01L2224/29399—Coating material
- H01L2224/294—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29463—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/29481—Tantalum [Ta] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/83801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/83801—Soldering or alloying
- H01L2224/8382—Diffusion bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8512—Aligning
- H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
- H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
- H01L2224/8518—Translational movements
- H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/852—Applying energy for connecting
- H01L2224/85201—Compression bonding
- H01L2224/85205—Ultrasonic bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/852—Applying energy for connecting
- H01L2224/85201—Compression bonding
- H01L2224/85205—Ultrasonic bonding
- H01L2224/85207—Thermosonic bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/858—Bonding techniques
- H01L2224/85801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01023—Vanadium [V]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01041—Niobium [Nb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01073—Tantalum [Ta]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/1026—Compound semiconductors
- H01L2924/1032—III-V
- H01L2924/10329—Gallium arsenide [GaAs]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12042—LASER
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13062—Junction field-effect transistor [JFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/146—Mixed devices
- H01L2924/1461—MEMS
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Plasma & Fusion (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Organic Chemistry (AREA)
- Metallurgy (AREA)
- Mechanical Engineering (AREA)
- Materials Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
Verfahren zum Herstellen von Halbleiterchips, wobei das Verfahren umfasst:
Bereitstellen eines Halbleiter-Wafers;
Ausbilden einer Metallschicht auf dem Halbleiter-Wafer durch Plasmaabscheidung von bereits hergestellten Metallpartikeln auf dem Halbleiter-Wafer, wobei die Metallpartikel aus Kupfer und/oder Aluminium hergestellte Kerne und die Kerne umgebende Schalen umfassen, wobei die Schalen aus Silber, Gold, Palladium, Titan, Tantal und/oder Niob hergestellt sind; und
Zersägen des Halbleiter-Wafers, wodurch die Halbleiterchips getrennt werden.
Bereitstellen eines Halbleiter-Wafers;
Ausbilden einer Metallschicht auf dem Halbleiter-Wafer durch Plasmaabscheidung von bereits hergestellten Metallpartikeln auf dem Halbleiter-Wafer, wobei die Metallpartikel aus Kupfer und/oder Aluminium hergestellte Kerne und die Kerne umgebende Schalen umfassen, wobei die Schalen aus Silber, Gold, Palladium, Titan, Tantal und/oder Niob hergestellt sind; und
Zersägen des Halbleiter-Wafers, wodurch die Halbleiterchips getrennt werden.
Description
- Die vorliegende Erfindung betrifft ein Verfahren zum Herstellen einer Metallschicht auf einem Substrat. Die Erfindung betrifft weiterhin ein Bauelement mit einem Halbleiterchip und einer Metallschicht, auf einer Elektrode des Halbleiterchips aufgebracht.
- Hersteller von Halbleiter-Bauelementen streben ständig danach, die Leistung ihrer Produkte zu steigern, während ihre Herstellungskosten gesenkt werden. Bei der Herstellung von Halbleiter-Bauelementen ist ein kostenintensiver Bereich das Kapseln der Halbleiterchips. Wie der Fachmann weiß, werden integrierte Schaltungen in Wafern hergestellt, die dann vereinzelt werden, um Halbleiterchips herzustellen. Ein oder mehrere Halbleiterchips werden in einem Package platziert, um sie vor Umgebungs- und physischen Beanspruchungen zu schützen. Das Kapseln von Halbleiterchips erhöht die Kosten und die Komplexität der Herstellung von Halbleiter-Bauelementen, weil die Kapselungsdesigns nicht nur einen Schutz liefern, sondern sie auch eine Übertragung von elektrischen Signalen zu und von den Halbleiterchips und insbesondere das Abführen von den Halbleiterchips generierter Wärme gestatten. Die
EP 0 708 582 A1 zeigt ein Verfahren zum Herstellen eines Halbleiter-Bauelements, welches das Abscheiden von Metallpartikeln auf einem Halbleiter-Substrat umfasst, wobei die Metallpartikel Kerne aus einem ersten Metallmaterial und Schalen aus einem zweiten, oxidationsbeständigen Material umfassen. DieUS 2010 / 0 108 952 A1 - Um elektrischen Zugang zu den integrierten Schaltungen in den Halbleiterchips zu gestatten, werden Kupferschichten auf den Halbleiterchips abgeschieden. Die Kupferschichten können jedoch einer Oxidation unterworfen sein, was nachfolgende Herstellungsprozesse wie etwa Die-Bonden, Drahtbonden und Ausformen (Gießen), behindert. Derartige oder andere Schwierigkeiten sollen aufgabengemäß behoben werden.
- Die der Erfindung zugrundeliegende Aufgabenstellung wird durch die Merkmale der unabhängigen Ansprüche gelöst.
- Die
1A-1B zeigen schematisch eine Querschnittsansicht einer Ausführungsform eines Verfahrens zum Abscheiden einer Metallschicht auf einem Halbleiter-Substrat; -
2 zeigt schematisch eine Querschnittsansicht einer Ausführungsform eines Metallpartikels mit einem Kern und einer Schale; -
3 zeigt Bilder von verschiedenen Metallpartikeln; -
4 zeigt schematisch eine Querschnittsansicht einer Ausführungsform eines mit zwei aus Metallpartikeln hergestellten Schichten beschichteten Halbleiter-Substrats; -
5 zeigt schematisch eine Querschnittsansicht einer Ausführungsform eines Leistungshalbleiterchips mit aus Metallpartikeln hergestellten Kontaktpads; -
6 zeigt schematisch eine Querschnittsansicht einer Ausführungsform eines Halbleiter-Substrats und von direkt auf dem Halbleiter-Substrat abgeschiedenen Metallpartikeln; -
7 zeigt schematisch eine Querschnittsansicht einer Ausführungsform eines Halbleiter-Substrats und von auf dem Halbleiter-Substrat abgeschiedenen mehreren Metallschichten; -
8 zeigt schematisch eine Querschnittsansicht einer Ausführungsform eines Halbleiter-Substrats und einer auf dem Halbleiter-Substrat abgeschiedenen Lotschicht; -
9 zeigt schematisch eine Querschnittsansicht einer Plasma-Abscheidungsvorrichtung; -
10 zeigt eine Elektronenmikroskopaufnahme einer Schicht von Metallpartikeln; -
11 zeigt ein optisches Bild einer Schicht von Metallpartikeln; -
12 zeigt schematisch eine Querschnittsansicht einer Ausführungsform eines auf einem Träger montierten Halbleiter-Substrats; -
13 zeigt schematisch eine Querschnittsansicht einer Ausführungsform eines auf einem Träger montierten Halbleiter-Substrats und eines an dem Halbleiter-Substrat angebrachten Wedge-Bond (Keilbond); -
14 zeigt schematisch eine Querschnittsansicht einer Ausführungsform eines auf einem Träger montierten Halbleiter-Substrats und eines an dem Halbleiter-Substrat angebrachten Nail-Bond (Nagelbond); -
15A-15C zeigen schematisch eine Querschnittsansicht einer Ausführungsform eines Verfahrens zum Herstellen eines Kontaktloches (Via) in einem Substrat und -
16 zeigt schematisch eine Querschnittsansicht einer Ausführungsform eines Bauelements mit zwei aufeinandergestapelten Packages. - Halbleiter-Substrate mit auf einer oder mehreren oberen Oberflächen der Halbleiter-Substrate abgeschiedener Metallschichten werden unten beschrieben. Bei einer Ausführungsform sind die Halbleiter-Substrate aus Halbleitermaterial wie etwa Siliziumkristall oder einem anderen angemessenen Halbleitermaterial hergestellte Wafer. Die Halbleiter-Wafer dienen als Substrate für elektronische Bauelemente, die in und über den Halbleiter-Wafern aufgebaut werden und viele Mikrofabrikationsprozessschritte durchlaufen, wie etwa Dotieren, Ionenimplantation, Ätzen, Abscheidung verschiedener Materialien und Strukturieren. Schließlich werden die Halbleiter-Wafer zersägt, wodurch individuelle Halbleiterchips getrennt werden.
- Bei einer Ausführungsform sind die Halbleiter-Substrate Halbleiterchips. Die Halbleiterchips können von unterschiedlichen Arten sein, können durch verschiedene Technologien hergestellt werden und können beispielsweise integrierte elektrische, elektrooptische oder elektromechanische Schaltungen
oder passive Elemente enthalten. Die integrierten Schaltungen können beispielsweise als integrierte Logikschaltungen, integrierte Analogschaltungen, integrierte Mischsignalschaltungen, integrierte Leistungsschaltungen, Speicherschaltungen oder integrierte passive Elemente ausgelegt sein. Zudem können die Halbleiterchips als sogenannte MEMS (Micro-Electromechanical Systems) konfiguriert sein und können mikromechanische Strukturen wie etwa Brücken, Membrane oder Zungenstrukturen enthalten. Die Halbleiterchips können als Sensoren oder Aktuatoren, beispielsweise Drucksensoren, Beschleunigungssensoren, Rotationssensoren, Magnetfeldsensoren, Sensoren für elektromagnetische Felder, Mikrofone usw. konfiguriert sein. Die Halbleiterchips brauchen nicht aus einem spezifischen Halbleitermaterial, beispielsweise Si, SiC, SiGe, GaAs, hergestellt zu werden und können zudem anorganische und/oder organische Materialien enthalten, die keine Halbleiter sind, wie etwa beispielsweise Isolatoren, Kunststoffe
oder Metalle. Zudem können die Halbleiterchips gekapselt oder ungekapselt sein. - Insbesondere können Halbleiterchips mit einer vertikalen Struktur involviert sein, das heißt, dass die Halbleiterchips derart hergestellt werden können, dass elektrische Ströme in einer Richtung senkrecht zu den Hauptoberflächen der Halbleiterchips durch das Halbleitermaterial fließen können. Ein Halbleiterchip mit einer vertikalen Struktur kann Elektroden (oder Kontaktpads) insbesondere auf seinen beiden Hauptflächen aufweisen, d.h. auf seiner Oberseite und Unterseite. Mit anderen Worten weist ein Halbleiterchip mit einer vertikalen Struktur eine aktive Oberseite und eine aktive Unterseite auf. Insbesondere können Leistungshalbleiterchips eine vertikale Struktur besitzen. Die vertikalen Leistungshalbleiterchips können beispielsweise als MOSFETs (Metal Oxide Semiconductor Field Effect Transistors), IGBTs (Insulated Gate Bipolar Transistors), JFETs (Junction Gate Field Effect Transistors), Leistungsbipolartransistoren oder Leistungsdioden konfiguriert sein.
- Beispielhaft können sich die Source-Elektrode und die Gate-Elektrode eines Leistungs-MOSFET auf einer Hauptoberfläche befinden, während die Drain-Elektrode des Leistungs-MOSFET auf der anderen Hauptoberfläche angeordnet ist. Zudem können die unten beschriebenen Bauelemente integrierte Schaltungen zum Steuern der Leistungshalbleiterchips enthalten.
- Metallpartikel werden auf den Halbleiter-Substraten abgeschieden, um Metallschichten auszubilden. Die Metallpartikel enthalten aus einem ersten Material hergestellte Kerne und die Kerne umgebende Schalen. Die Schalen sind aus einem zweiten Metallmaterial hergestellt, das hoch oxidationsbeständig ist. Insbesondere ist das zweite Metallmaterial bis zu einer Temperatur von unter 220°C oder in einer alternativen Ausführungsform 200°C oxidationsbeständig. Insbesondere werden die Metallschichten über Elektroden der Halbleiter-Substrate ausgebildet. Somit gestatten die auf den Halbleiter-Substraten ausgebildeten Metallschichten das Herstellen eines elektrischen Kontakts mit den in den Halbleiter-Substraten enthaltenen integrierten Schaltungen. Die Metallschichten können Kontaktpads bilden, insbesondere externe Kontaktpads. Oberflächen der Metallschichten können mindestens teilweise exponiert (freiliegend) sein, d.h. nicht mit einem anderen Material bedeckt. Die exponierten (freiliegenden) Oberflächen der Metallschichten können für Drahtbonden, Die-Bonden und/oder Ausformen (Verguss) verwendet werden.
-
1A zeigt schematisch eine Querschnittsansicht eines Halbleiter-Substrats10 mit einer ersten Hauptoberfläche11 und einer zweiten Hauptoberfläche12 gegenüber der ersten Hauptoberfläche11 . Bei einer Ausführungsform ist das Halbleiter-Substrat10 ein Halbleiter-Wafer. Bei einer Ausführungsform ist das Halbleiter-Substrat10 ein Halbleiterchip, der aus einem Halbleiter-Wafer durch Zersägen des Halbleiter-Wafers hergestellt wurde. -
1B zeigt schematisch eine auf der ersten Hauptoberfläche11 des Halbleiter-Substrats10 aufgebrachte Metallschicht13 . Die Metallschicht13 wird hergestellt durch Abscheiden von Metallpartikeln14 auf dem Halbleiter-Substrat10 . Jedes der Metallpartikel14 enthält einen aus einem ersten Metallmaterial hergestellten Kern15 und eine den Kern15 umgebende Schale16 . Die Schalen16 sind aus einem zweiten Metallmaterial hergestellt, das hoch oxidationsbeständig ist. Bei einer Ausführungsform ist das zweite Metallmaterial bis zu einer Temperatur von 220°C oxidationsbeständig. Bei einer Ausführungsform ist das zweite Metallmaterial bis zu einer Temperatur von 200°C oxidationsbeständig. Bei einer Ausführungsform weist die Metallschicht13 eine Dicke d1 im Bereich von 1 µm bis 200 µm auf. Bei einer Ausführungsform ist die Dicke d1 größer als 200 µm. -
2 zeigt schematisch eine Querschnittsansicht eines der Metallpartikel14 , das für das Herstellen der in1B gezeigten Metallschicht13 verwendet wird. Das Metallpartikel14 weist einen aus einem ersten Metallmaterial hergestellten Kern15 auf, wobei das Metallmaterial beispielsweise Kupfer oder Aluminium sein kann. Der Kern15 kann ganz (vollständig) aus Kupfer oder Aluminium bestehen. Die Schale16 kann den Kern15 ganz (vollständig) umgeben. Bei einer Ausführungsform ist das zweite Metallmaterial, das für die Schale16 verwendet wird, ein Edelmetall. Bei einer Ausführungsform ist das zweite Metallmaterial Silber, Gold, Palladium, Titan, Tantal oder Niob. Da das zweite Metallmaterial korrosionsbeständig ist und das erste Metallmaterial abschirmt, ist der Kern15 durch die Schale16 vor Korrosion geschützt. - Die Metallpartikel
14 können eine beliebige geeignete Gestalt aufweisen, beispielsweise eine kugelförmige oder ungefähr kugelförmige Gestalt. Die Gestalt der Metallpartikel14 braucht keiner geometrischen Gestalt zu folgen und kann für verschiedene Metallpartikel14 variieren. Ein mittlerer Durchmesser d2 der Metallpartikel14 kann im Bereich von 300 nm bis 1 µm und insbesondere im Bereich von 500 nm bis 1 µm liegen. Bei einer Ausführungsform ist der mittlere Durchmesser d2 der Metallpartikel14 größer als 1 µm. Ein mittlerer Durchmesser d3 des Kerns15 kann im Bereich von 100 nm bis 1 µm und insbesondere im Bereich von 100 nm bis 500 nm liegen. Eine mittlere Dicke d4 der Schale16 kann im Bereich von 100 nm bis 500 nm liegen. Bei einer Ausführungsform liegt der mittlere Durchmesser d3 des Kerns15 im Bereich von 20% bis 80% des mittleren Durchmessers d2 des ganzen Metallpartikels14 . -
3 zeigt Bilder verschiedener Metallpartikel14 mit unterschiedlichen Gestalten und unterschiedlichen Abmessungen. -
4 zeigt schematisch eine Querschnittsansicht des Halbleiter-Substrats10 , wobei die Metallschicht13 auf die erste Hauptoberfläche11 aufgebracht ist und eine Metallschicht19 auf die zweite Hauptoberfläche12 des Halbleiter-Substrats10 aufgebracht ist. Beide Metallschichten13 und19 werden hergestellt durch Abscheiden der oben beschriebenen Metallpartikel14 auf dem Halbleiter-Substrat10 . Bei einer Ausführungsform weisen die Metallschichten13 und19 eine Dicke d1 und d5 im Bereich jeweils von 1 µm bis 200 µm auf. Bei einer Ausführungsform ist mindestens eine der Dicken d1 und d5 größer als 200 µm. Die Metallschichten13 und19 können eine Oberflächenrauheit im Bereich von 300 nm bis 500 nm aufweisen. Diese Oberflächenrauheit kann die Haftung einer Vergussmaterialschicht auf den Metallschichten13 und19 verbessern. - Bei einer Ausführungsform ist das Halbleiter-Substrat
10 ein aus Halbleitermaterial wie etwa einem Siliziumkristall oder einem anderen geeigneten Halbleitermaterial hergestellter Wafer. Der Flächeninhalt des Halbleiter-Wafers10 kann gemäß vorbestimmter Waferdurchmesser standardisiert sein, beispielsweise 4 Inch, 8 Inch, 10 Inch oder 12 Inch. Die Dicke des Halbleiter-Wafers10 kann innerhalb von Bereichen von in der Regel100 µm bis 1500 µm variieren, wobei diese Werte in spezifischen Anwendungen auch kleiner oder größer sein können. Der Halbleiter-Wafer10 kann beispielsweise durch Schleifen seiner Rückseite bis auf eine Dicke im Bereich von 30 µm bis 200 µm verdünnt werden. Der Halbleiter-Wafer10 dient als Substrat für elektronische Bauelemente, die in und über dem Halbleiter-Wafer10 aufgebaut werden, und durchläuft viele Mikrofabrikationsprozessschritte, wie etwa Dotieren, Ionenimplantation, Ätzen, Abscheidung verschiedener Materialien und Strukturieren. Schließlich werden die individuellen Halbleiterchips getrennt, indem der Halbleiter-Wafer10 zersägt wird. Die erste und zweite Hauptoberfläche11 ,12 , wie in4 gezeigt, können die Vorderseite bzw. Rückseite des Halbleiter-Wafers10 sein. - Der Zweck der Metallschichten
13 und19 besteht im Herstellen eines elektrischen Kontakts zu in den Halbleiter-Wafer10 eingebetteten Elektroden (oder Kontaktpads), die das Herstellen eines elektrischen Kontakts mit den in dem Halbleiter-Wafer10 enthaltenen integrierten Schaltungen gestatten. Bei einer Ausführungsform sind die Metallschichten13 und/oder19 auf den ganzen Oberflächen11 bzw.12 abgeschieden ohne jegliche weitere Strukturierung der Metallschichten13 und/oder19 . Bei einer Ausführungsform wird mindestens eine der Metallschichten13 und19 nach ihrer Abscheidung strukturiert. Das Strukturieren kann beispielsweise durch Einsatz eines fotolithografischen Prozesses erfolgen. Zu diesem Zweck wird eine Fotolackschicht auf die zu strukturierende Metallschicht13 ,19 gedruckt oder aufgeschleudert. Durch Belichtung mit einer geeigneten Wellenlänge durch eine Maske und anschließende Entwicklung werden in der Fotolackschicht Ausnehmungen ausgebildet. Danach wird der durch die Ausnehmungen exponierte (freiliegende) Abschnitt der Metallschicht13 ,19 in einem Ätzprozess entfernt. Danach wird die Fotolackschicht durch Einsatz eines entsprechenden Lösemittels abgelöst. Die strukturierten Metallschichten13 ,19 können mit beliebiger gewünschter geometrischer Gestalt hergestellt werden. - Um individuelle Halbleiterchips zu erhalten, wird der Halbleiter-Wafer
10 vereinzelt, beispielsweise durch Sägen, Laserabtragung, Schneiden, Ätzen oder eine beliebige andere geeignete Technik. -
5 zeigt schematisch eine Querschnittsansicht eines durch die oben beschriebenen Prozessschritte erhaltenen Halbleiterchips20 . Bei einer Ausführungsform ist der Halbleiterchip20 eine Leistungsdiode oder ein Leistungstransistor wie etwa ein Leistungs-MOSFET, ein IGBT, ein JFET oder ein Leistungsbipolar-Transistor. Der Halbleiterchip20 weist eine vertikale Struktur auf und besitzt eine erste Lastelektrode21 auf der ersten Hauptoberfläche11 und eine zweite Lastelektrode22 auf der zweiten Hauptoberfläche12 . Weiterhin kann der Leistungshalbleiterchip20 eine Steuerelektrode23 auf der ersten Hauptoberfläche11 aufweisen. Im Fall eines Leistungs-MOSFET, der in5 beispielhaft gezeigt ist, sind die erste und zweite Lastelektrode21 und22 die Source- bzw. Drain-Elektrode, und die Steuerelektrode23 ist eine Gate-Elektrode. Während des Betriebs können Spannungen von bis zu 5, 50, 100, 500 oder sogar 1000 V oder noch höher zwischen den Lastelektroden21 und22 angelegt werden. Die an die Steuerelektrode23 angelegte Schaltfrequenz kann im Bereich von 1 kHz bis 100 MHz liegen, kann aber auch außerhalb dieses Bereichs liegen. - Die Elektroden
21 -23 sind in das Halbleitermaterial des Halbleiterchips20 integriert. Das Halbleitermaterial kann an den Stellen der Elektroden21 -23 bis zu einem gewissen Grad dotiert sein, um elektrische Leitfähigkeit herzustellen. Die Metallschichten13 und19 einschließlich der Metallpartikel14 , wie oben in Verbindung mit2 beschrieben, sind auf der ersten und zweiten Hauptoberfläche11 bzw.12 des Halbleiterchips20 abgeschieden. Da sich zwei Elektroden21 und23 auf der ersten Hauptoberfläche11 befinden, wird die Metallschicht13 hier strukturiert. Die Metallschicht19 bedeckt die ganze zweite Hauptoberfläche12 des Halbleiterchips20 , da sich die Elektrode22 über die ganze zweite Hauptoberfläche12 erstreckt. Die Metallschichten13 und19 , wie in5 gezeigt, können als Kontaktpads dienen, um elektrischen Zugang zu den in dem Halbleiterchip20 integrierten Schaltungen bereitzustellen. -
6 zeigt schematisch eine Querschnittsansicht des Halbleiter-Substrats10 , wobei die Metallschicht13 mit den Metallpartikeln14 direkt auf dem Halbleitermaterial des Halbleiter-Substrats10 abgeschieden ist. Eine von dem Halbleiter-Substrat10 weggewandte Oberfläche25 der Metallschicht13 ist exponiert (freiliegend), das heißt, kein anderes Metall ist auf der Oberfläche25 abgeschieden. Die Oberfläche25 kann beispielsweise verwendet werden, um das Halbleiter-Substrat10 an einem Träger wie etwa einem Systemträger (Leadframe) zu befestigen oder um Bonddrähte anzubringen. -
7 zeigt schematisch eine Querschnittsansicht des Halbleiter-Substrats10 , wobei Metallschichten26 und27 zwischen dem Halbleiter-Substrat10 und der Metallschicht13 angeordnet sind. Die Metallschicht26 kann aus Aluminium oder irgendeinem anderen entsprechenden Metall oder irgendeiner anderen entsprechenden Metalllegierung bestehen und dient zum Herstellen eines elektrischen Kontakts zu den dotierten Abschnitten des Halbleiter-Substrats10 . Die Metallschicht27 fungiert als eine Diffusionsbarriere, die das Halbleitermaterial des Halbleiter-Substrats10 während eines Lötprozesses schützt. Eine weitere Funktion der Metallschicht27 kann die einer Haftschicht sein, was es der Metallschicht13 ermöglicht, an dem Halbleiter-Substrat10 zu haften. Die Metallschicht27 kann beispielsweise aus Titan, Titan-Wolfram, Titannitrid oder anderen geeigneten Metallen oder Metalllegierungen bestehen. -
8 zeigt schematisch eine Querschnittsansicht des Halbleiter-Substrats10 mit den auf der ersten Hauptoberfläche11 abgeschiedenen Metallschichten26 ,27 und13 , wie in7 gezeigt. Im Gegensatz zu der Ausführungsform von7 , wo die Oberfläche25 der Metallschicht13 exponiert ist, ist die Oberfläche25 mit einer Schicht28 aus Lotmaterial in der Ausführungsform von8 beschichtet. Das Lotmaterial kann beispielsweise aus einem oder mehreren von AuSn, AgSn, CuSn, Sn, AgIn und CuIn bestehen. - Die Metallschichten
26 -28 wie oben beschrieben und in6-8 gezeigt, können auch auf die zweite Hauptoberfläche12 des Halbleiter-Substrats10 aufgetragen werden. - Zum Abscheiden der Metallpartikel
14 , wie in2 gezeigt, auf dem Halbleiter-Substrat10 können verschiedene Techniken eingesetzt werden, beispielsweise Sprühen, Drucken oder Dispensieren. Bei einer Ausführungsform wird nach der Abscheidung Wärme und/oder Druck auf die Metallpartikel14 ausgeübt, um die mechanische Stabilität der Metallschicht13 zu verbessern. Bei einer Ausführungsform wird eine Plasma-Abscheidungsvorrichtung, wie schematisch in9 gezeigt, für die Abscheidung der Metallpartikel14 verwendet. - Die Plasma-Abscheidungsvorrichtung besteht aus einem Plasmastrahl-Generator
30 und einer Reaktionskammer31 , die in der Regel physisch von dem Plasmastrahl-Generator30 getrennt ist. - Der Plasmastrahl-Generator
30 enthält eine dielektrische Barriere32 , beispielsweise ein elektrisch isolierendes Rohr, eine Außenelektrode33 , die die dielektrische Barriere32 konzentrisch umgibt, und eine Innenelektrode34 , die mindestens teilweise in der dielektrischen Barriere32 aufgenommen ist. Der Plasmastrahl-Generator30 ist an einem Ende durch einen Plasmakopf35 komplettiert. - Wenn der Plasmastrahl-Generator
30 arbeitet, wird durch Anlegen einer entsprechenden Spannung an die beiden Elektroden33 und34 eine Glühentladung erzeugt. In der in9 durch einen Pfeil36 angegebenen Richtung wird ein Prozessgas zugeführt, wodurch ein Plasmastrahl37 entsteht. Der Plasmastrahl37 verlässt den Plasmastrahl-Generator30 über den Plasmakopf35 . - Der Plasmastrahl-Generator
30 ist über eine Öffnung38 in der Reaktionskammer31 mit der Reaktionskammer31 verbunden, damit der Plasmastrahl37 in die Reaktionskammer31 strömen kann. Die Öffnung38 kann gegenüber dem Öffnen des Plasmakopfs35 abgedichtet sein, um den Eintritt von Umgebungsluft in die Reaktionskammer31 zu vermeiden. Die Reaktionskammer31 ist physisch von der Erzeugung des Plasmastrahls37 getrennt. - Die Reaktionskammer
31 weist einen Einlass39 auf, der das Einblasen eines Trägergases40 in die Reaktionskammer31 gestattet. Das Trägergas40 wird in die Reaktionskammer31 eingeleitet und mit dem erzeugten Plasmastrahl37 gemischt, so dass das Trägergas40 aktiviert oder ein Partikelstrahl erzeugt wird. Das aktivierte Trägergas41 verlässt die Reaktionskammer31 über einen Auslass42 . Das Halbleiter-Substrat10 ist so positioniert, dass das aktivierte Trägergas41 die Oberfläche des Halbleiter-Substrats10 beschichtet. - Wie in
9 gezeigt, kann der Einlass39 für das Trägergas40 seitlich von dem Plasmastrahl37 angeordnet sein, so dass das Trägergas40 derart in die Reaktionskammer31 eingeleitet wird, dass eine Verwirbelung oder eine Ablenkung des Plasmastrahls37 bewirkt wird. - Das Trägergas
40 enthält die Metallpartikel14 , wie in2 gezeigt, damit sie auf dem Halbleiter-Substrat10 abgeschieden werden. Der Gasstrom und/oder der Partikelstrom in dem Trägergas40 wird in der Reaktionskammer31 mit dem Plasmastrahl37 gemischt. Dadurch wird ein großer Teil der Energie des Plasmastrahls37 auf den Gasstrom und/oder Partikelstrom in dem Trägergas40 übertragen. Deshalb gelangt nur ein sehr kleiner Abschnitt des Plasmastrahls37 in Kontakt mit der Oberfläche des Halbleiter-Substrats10 . - Umgebungsluft kann beispielsweise durch Anlegen eines geeigneten Drucks aus der Reaktionskammer
31 ausgeschlossen werden. Dadurch werden unerwünschte Nebenreaktionen zwischen Umgebungsluft, Plasmastrahl37 und Trägergas40 vermieden. - Das Plasma-Abscheidungsverfahren wie oben beschrieben gestattet die Herstellung der Metallschichten
13 und19 aus plasmaabgeschiedenen Metallpartikeln14 . Das Plasma-Abscheidungsverfahren wird auch als Plasma-Brushing-Verfahren bezeichnet. Wenn das oben beschriebene Plasma-Abscheidungsverfahren verwendet wird, sind die Geschwindigkeit der Metallpartikel14 und die Prozesstemperatur vergleichsweise niedrig. Die Metallpartikel14 sind derart ausgelegt, dass es während des Plasma-Abscheidungsverfahrens zu keiner Oxidation der Metallpartikel14 kommt. -
10 ist eine Elektronenmikroskopaufnahme einer mit Hilfe einer Plasmaabscheidungsvorrichtung wie oben beschrieben abgeschiedenen Schicht von Metallpartikeln. Durch eine Brennpunkt-Ionenstrahltechnologie (Focus-Ion-Beam-Technologie) wird in der Schicht aus Metallpartikeln ein Loch erzeugt. Angaben in der Figur lauten: 50, 02 µm 270, 00 Grad; Podestneigung: 45,0 Grad; 19. Okt. 2009 10:58 und Öffnung: 25,00 µm. -
11 ist ein optisches Bild eines Schnitts durch eine mit Hilfe einer Plasma-Abscheidungsvorrichtung wie oben beschrieben abgeschiedenen Schicht von Metallpartikeln. Aus den9 und10 ist ersichtlich, dass die Schicht von Metallpartikeln wegen der Plasmaabscheidung eine gewisse Porosität aufweist. -
12 zeigt schematisch eine Querschnittsansicht des Halbleiter-Substrats10 wie in1B gezeigt, mit seiner ersten Hauptoberfläche11 auf einem Träger50 montiert und wobei die Metallschicht13 dem Träger50 zugewandt ist. - Der Träger
50 kann eine beliebige Gestalt oder Größe aufweisen oder aus einem beliebigen Material sein. Weiterhin kann der Träger50 mit anderen Trägern50 verbunden sein. Die Träger50 können untereinander durch Verbindungsmittel verbunden sein, mit dem Zweck, die Träger50 im Verlauf der Fabrikation zu trennen. Die Trennung der Träger50 kann durch mechanisches Sägen, einen Laserstrahl, Schneiden, Stanzen, Fräsen, Ätzen oder ein beliebiges anderes geeignetes Verfahren ausgeführt werden. Der Träger50 kann elektrisch leitend sein. Der Träger50 kann ganz (vollständig) aus Metallen oder Metalllegierungen hergestellt sein, insbesondere Kupfer, Kupferlegierungen, Eisen-Nickel, Aluminium, Aluminiumlegierungen oder anderen geeigneten Materialien. Außerdem kann der Träger50 mit einem elektrisch leitenden Material plattiert sein, beispielsweise Kupfer, Silber, Eisen-Nickel oder Nickelphosphor. Der Träger50 kann beispielsweise ein Systemträger (Leadframe) oder Teil eines Systemträgers (Leadframe) sein. - Bei einer Ausführungsform ist das in
12 gezeigte Halbleiter-Substrat10 ein Halbleiterchip, der mit Hilfe der Metallschicht13 elektrisch an den Träger50 gekoppelt ist. - Um die Metallschicht
13 mit dem Träger50 zu verbinden, kann ein Diffusionslötprozess durchgeführt werden. Bei einer Ausführungsform wird eine Schicht aus Lotmaterial auf der Metallschicht13 abgeschieden. Der Träger50 wird durch eine Heizplatte oder in einem Ofen auf eine Temperatur über dem Schmelzpunkt des Lotmaterials erhitzt. Ein Handhabungswerkzeug wird verwendet, das das Halbleiter-Substrat10 aufgreifen und es auf dem erhitzten Träger50 platzieren kann. Während des Lötprozesses kann das Halbleiter-Substrat10 für eine geeignete Zeit im Bereich zwischen 10 und 200 ms auf den Träger50 gedrückt werden. - Während des Lötprozesses erzeugt das Lotmaterial eine metallische Fügestelle zwischen der Metallschicht
13 und dem Träger50 , die aufgrund der Tatsache, dass das Lotmaterial mit hochschmelzenden Materialien der Metallschicht13 und des Trägers50 eine mechanisch hochstabile intermetallische Phase bildet, hohen Temperaturen standhalten kann. In dem Prozess wird das niedrigschmelzende Lotmaterial vollständig umgewandelt, das heißt, es geht vollständig in die intermetallische Phase über. Der Prozess wird über Diffusion gesteuert, und seine Dauer steigt mit zunehmender Dicke der Schicht des Lotmaterials. - Bei einer Ausführungsform wird das Halbleiter-Substrat
10 durch eine Niedertemperaturfügetechnik (LTJT - Low Temperature Joining Technique) mit dem Träger50 verbunden. In diesem Fall kann das Lotmaterial entfallen, und die Metallschicht13 wird direkt auf der oberen Oberfläche des Trägers50 platziert. Es ist deshalb nicht erforderlich, die Temperatur auf die Schmelztemperatur des Lotmaterials anzuheben. Somit werden Temperaturen von unter beispielsweise 300°C zum Anbringen der Metallschicht13 an dem Träger50 verwendet. - Die korrosionsbeständigen Schalen
16 der in der Metallschicht13 enthaltenen Metallpartikel14 verhindern eine Oxidation der Kerne15 der Metallpartikel14 . Somit ist es möglich, Kupfer oder Aluminium als das Kernmaterial zu verwenden, die beide gerne eine oxidierte Oberfläche erzeugen. Die Schalen16 stellen sicher, dass die Metallschicht13 frei von unerwünschten Oxiden ist, die den Kontaktwiderstand erhöhen und somit die elektrische als auch die thermische Leitfähigkeit reduzieren würden. - Bei einer Ausführungsform weist das erste Metallmaterial der Kerne
15 der Metallpartikel14 eine größere Härte auf als das zweite Metallmaterial der Schalen16 . Beispielsweise ist das erste Metallmaterial Kupfer und das zweite Metallmaterial Silber oder Gold. Bei einer Ausführungsform weist das erste Metallmaterial eine geringere Härte auf als das zweite Metallmaterial. In diesem Fall ist beispielsweise das erste Metallmaterial Kupfer oder Aluminium und das zweite Metallmaterial Palladium, Titan, Tantal oder Niob. - Bei einer Ausführungsform weist das erste Metallmaterial der Kerne
15 einen höheren Wärmeausdehnungskoeffizienten als das zweite Metallmaterial der Schalen16 auf. Beispielsweise ist das erste Metallmaterial Aluminium und das zweite Metallmaterial Silber, Gold, Palladium, Titan, Tantal oder Niob. Alternativ ist das erste Metallmaterial Kupfer und das zweite Metallmaterial Gold, Palladium, Titan, Tantal oder Niob. Bei einer Ausführungsform weist das erste Metallmaterial der Kerne15 einen niedrigeren Wärmeausdehnungskoeffizienten als das zweite Metallmaterial der Schalen16 auf. Beispielsweise ist das erste Metallmaterial Kupfer und das zweite Metallmaterial Silber. Unterschiedliche Wärmeausdehnungskoeffizienten des ersten und zweiten Materials gestatten einen Einfluss auf die mechanische Beanspruchung zwischen dem Halbleiter-Substrat10 und dem Träger50 , die üblicherweise ebenfalls unterschiedliche Wärmeausdehnungs-Koeffzienten aufweisen, in Temperaturzyklen. Somit kann die mechanische Beanspruchung reduziert oder alternativ erhöht werden. Beispielsweise führt eine vergrößerte Beanspruchung in der Driftzone eines Leistungshalbleiterchips zu einer Reduktion beim Leistungsverlust aufgrund des Widerstands im eingeschalteten Zustand. -
13 zeigt schematisch eine Querschnittsansicht des auf dem Träger50 wie in12 gezeigt montierten Halbleiter-Substrats10 und außerdem einen Wedge-Bond51 , der an der auf der zweiten Hauptoberfläche12 des Halbleiter-Substrats10 abgeschiedenen Metallschicht19 angebracht ist (siehe auch4 ). Bei der in13 gezeigten Ausführungsform ist das Halbleiter-Substrat10 ein Halbleiterchip, insbesondere ein Leistungshalbleiterchip, und der Träger50 ist ein Systemträger (Leadframe). - Der Wedge-Bond
51 (Keilbond) wird direkt auf der Metallschicht19 angebracht. Dazu wird das Ende eines Bonddrahts unter Verwendung eines keil- oder nadelförmigen Bondwerkzeugs auf die Metallschicht19 gedrückt. Durch Verwenden eines kurzen Ultraschallimpulses wird der Bonddraht dann geschmolzen und mit der Oberfläche der Metallschicht19 verschmolzen. Die elektrische Verbindung zwischen dem Bonddraht und der Metallschicht19 wird ausgebildet. Der Keil bewegt sich dann von dem ersten Bondpunkt zu dem zweiten Bondpunkt, der sich beispielsweise auf Pins oder Zuleitungen des Trägers50 befindet. Der Bondprozess wird hier wiederholt, wobei der Bonddraht zusätzlich abgeschnitten wird. -
13 zeigt auch eine durch einen Diffusionslötprozess an der Grenzfläche zwischen dem Halbleiter-Substrat10 und dem Träger50 hergestellte intermetallische Phase52 . -
14 zeigt schematisch eine Querschnittsansicht des auf dem Träger50 montierten Halbleiter-Substrats10 ähnlich der in13 gezeigten Ausführungsform. Im Gegensatz zu13 enthält die in14 gezeigte Ausführungsform eine Nagel- oder Kugelverbindung53 , die direkt auf der Metallschicht19 angebracht ist. Für diese Art von Bondtechnik wird eine nadelartige Kapillare verwendet, durch die der Bonddraht gefädelt wird. Eine elektrische Hochspannungsladung wird an den Bonddraht angelegt. Dies schmilzt den Bonddraht an der Spitze der Kapillare. Die Spitze des Bonddrahts bildet sich wegen der Oberflächenspannung des geschmolzenen Metalls zu einem Nagel oder einer Kugel. Der Nagel oder die Kugel erhärten schnell, und die Kapillare wird auf die Oberfläche der Metallschicht19 abgesenkt, die in der Regel erhitzt ist. Die Kapillare wird dann nach unten gedrückt und Ultraschallenergie wird mit einem angebrachten Wandler ausgeübt. Die kombinierte Wärme, Druck und Ultraschallenergie erzeugen eine Schweißstelle zwischen dem Nagel oder der Kugel, die an der Spitze des Bonddrahts ausgebildet sind, und der Oberfläche der Metallschicht19 . Als nächstes wird der Bonddraht durch die Kapillare herausgeführt, und die Kapillare bewegt sich von dem ersten Bondpunkt zu dem zweiten Bondpunkt, der sich beispielsweise auf Pins oder Zuleitungen des Trägers50 befindet. Der Bondprozess wird hier wiederholt, wobei der Bonddraht zusätzlich abgeschnitten wird. - Die
15A-15C zeigen schematisch eine Querschnittsansicht einer Ausführungsform, bei welcher die Metallpartikel14 von2 zum Herstellen eines Kontaktloches (Via) in einem Substrat verwendet werden. -
15A zeigt schematisch ein Substrat60 . Bei einer Ausführungsform ist das Substrat60 ein Halbleiter-Substrat, beispielsweise ein Halbleiterchip. Bei einer Ausführungsform enthält das Halbleiter-Substrat60 einen in ein Kapselungsmaterial, beispielsweise eine Vergussmasse, ein Laminat oder einen Prepreg, eingebetteten Halbleiterchip. -
15B zeigt schematisch ein in dem Substrat60 erzeugtes Durchgangsloch61 . Das Durchgangsloch61 erstreckt sich von einer ersten Hauptoberfläche62 zu einer gegenüberliegenden zweiten Hauptoberfläche63 des Substrats60 . Das Durchgangsloch61 kann unter Einsatz von Laserabtragung, mechanischem Bohren, Ätzen oder irgendeiner anderen geeigneten Technik erzeugt werden. Falls das Substrat60 ein einen Halbleiterchip bedeckendes Kapselungsmaterial enthält, kann sich das Durchgangsloch61 ganz durch das Kapselungsmaterial erstrecken. -
15C zeigt schematisch, dass die Metallpartikel14 einschließlich Kernen15 und Schalen16 wie oben beschrieben, in das Durchgangsloch61 eingefüllt werden, um ein elektrisch leitendes Via64 auszubilden. Das Via64 erstreckt sich von der ersten Hauptoberfläche62 zu der zweiten Hauptoberfläche63 des Substrats60 . Außerdem können Kontaktpads auf der ersten Hauptoberfläche62 und/oder der zweiten Hauptoberfläche63 hergestellt werden. Verschiedene Techniken können verwendet werden, um die Metallpartikel14 in dem Durchgangsloch61 abzuscheiden, beispielsweise Sprühen, Drucken, Dispensieren oder Plasmaabscheidung, wie oben beschrieben und in9 gezeigt. -
16 zeigt schematisch eine Querschnittsansicht eines Bauelements mit zwei aufeinandergestapelten Packages70 und71 . Jedes der Packages70 und71 enthält einen oder mehrere Halbleiterchips. Die Halbleiterchips können in ein Kapselungsmaterial, beispielsweise eine Vergussmasse, ein Laminat oder ein Prepreg, eingebettet sein. Das Package71 enthält mehrere, wie oben in Verbindung mit15C beschrieben mit den Metallpartikeln14 gefüllte Vias64 . Das Package70 ist mit Hilfe von Lotkugeln72 elektrisch an die Vias64 gekoppelt. Außerdem sind Lotkugeln73 an der unteren Oberfläche des Package71 und den Vias64 angebracht. Die Lotkugeln73 gestatten das Montieren des Package71 auf einer Leiterplatte.
Claims (2)
- Verfahren zum Herstellen von Halbleiterchips, wobei das Verfahren umfasst: Bereitstellen eines Halbleiter-Wafers; Ausbilden einer Metallschicht auf dem Halbleiter-Wafer durch Plasmaabscheidung von bereits hergestellten Metallpartikeln auf dem Halbleiter-Wafer, wobei die Metallpartikel aus Kupfer und/oder Aluminium hergestellte Kerne und die Kerne umgebende Schalen umfassen, wobei die Schalen aus Silber, Gold, Palladium, Titan, Tantal und/oder Niob hergestellt sind; und Zersägen des Halbleiter-Wafers, wodurch die Halbleiterchips getrennt werden.
- Verfahren zum Herstellen eines Via in einem Halbleiter-Substrat, wobei das Verfahren umfasst: Bereitstellen eines Halbleiter-Substrats; Erzeugen eines Durchgangslochs in dem Halbleiter-Substrat und Plasmaabscheiden von bereits hergestellten Metallpartikeln in dem Durchgangsloch, wobei die Metallpartikel aus einem ersten Metallmaterial hergestellte Kerne und die Kerne umgebende Schalen umfassen, wobei die Schalen aus einem zweiten Material hergestellt sind, das mindestens bis 200°C oxidationsbeständig ist.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/110,653 US8912047B2 (en) | 2011-05-18 | 2011-05-18 | Method for producing a metal layer on a substrate and device |
US13/110,653 | 2011-05-18 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE102012104304A1 DE102012104304A1 (de) | 2012-11-22 |
DE102012104304B4 true DE102012104304B4 (de) | 2018-10-31 |
Family
ID=47088287
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102012104304.3A Active DE102012104304B4 (de) | 2011-05-18 | 2012-05-18 | Verfahren zum Herstellen von Halbleiterchips und Verfahren zum Herstellen eines Via in einem Halbleiter-Substrat |
Country Status (3)
Country | Link |
---|---|
US (1) | US8912047B2 (de) |
CN (1) | CN102789966A (de) |
DE (1) | DE102012104304B4 (de) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102008054415A1 (de) * | 2008-12-09 | 2010-06-10 | Robert Bosch Gmbh | Anordnung zweier Substrate mit einer SLID-Bondverbindung und Verfahren zur Herstellung einer solchen Anordnung |
US8932476B2 (en) * | 2013-02-07 | 2015-01-13 | Infineon Technologies Ag | Porous metal etching |
CN104374744A (zh) * | 2014-10-27 | 2015-02-25 | 李博 | 一种以贵金属为靶材制备表面等离子体共振芯片的方法 |
DE102015218842A1 (de) * | 2015-09-30 | 2017-03-30 | Siemens Aktiengesellschaft | Verfahren zur Kontaktierung einer Kontaktfläche eines Halbleiterbauteils und Elektronikmodul |
JP6663927B2 (ja) * | 2015-12-04 | 2020-03-13 | ルネサスエレクトロニクス株式会社 | 半導体チップおよび半導体装置並びに電子装置 |
CN111490028B (zh) * | 2020-04-21 | 2022-04-05 | 深圳第三代半导体研究院 | 一种低温键合铝包铜材料及其使用工艺 |
EP4369393A1 (de) * | 2022-11-10 | 2024-05-15 | Siemens Aktiengesellschaft | Halbleiteranordnung mit einem schaltbaren halbleiterelement und verfahren zur herstellung derselben |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0708582A1 (de) | 1994-10-20 | 1996-04-24 | International Business Machines Corporation | Elektrisch leitfähige Pastenmaterialien und Anwendungen |
US20100108952A1 (en) | 2006-02-24 | 2010-05-06 | Samsung Electro-Mechanics Co., Ltd. | Core-shell structure metal nanoparticles and its manufacturing method thereof |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5110906A (en) * | 1986-08-21 | 1992-05-05 | The Trustees Of Columbia University In The City Of New York | Derivatives of soluble T-4 |
US6589594B1 (en) * | 2000-08-31 | 2003-07-08 | Micron Technology, Inc. | Method for filling a wafer through-via with a conductive material |
DE10145750A1 (de) * | 2001-09-17 | 2003-04-24 | Infineon Technologies Ag | Verfahren zur Herstellung einer Metallschicht auf einem Trägerkörper und Trägerkörper mit einer Metallschicht |
JP5082187B2 (ja) * | 2003-10-06 | 2012-11-28 | 日産自動車株式会社 | 固体高分子型燃料電池用電極触媒粒子の製造方法 |
KR100764393B1 (ko) * | 2006-02-22 | 2007-10-05 | 삼성전기주식회사 | 고출력 어레이형 반도체 레이저 장치 제조방법 |
GB2436739B (en) * | 2006-03-31 | 2008-03-12 | Int Rectifier Corp | Process for fabricating a semiconductor package |
US8110906B2 (en) * | 2007-01-23 | 2012-02-07 | Infineon Technologies Ag | Semiconductor device including isolation layer |
DE102007043291A1 (de) | 2007-09-11 | 2009-04-02 | Maschinenfabrik Reinhausen Gmbh | Verfahren und Vorrichtung zur Behandlung oder Beschichtung von Oberflächen |
-
2011
- 2011-05-18 US US13/110,653 patent/US8912047B2/en active Active
-
2012
- 2012-05-18 DE DE102012104304.3A patent/DE102012104304B4/de active Active
- 2012-05-18 CN CN2012101570018A patent/CN102789966A/zh active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0708582A1 (de) | 1994-10-20 | 1996-04-24 | International Business Machines Corporation | Elektrisch leitfähige Pastenmaterialien und Anwendungen |
US20100108952A1 (en) | 2006-02-24 | 2010-05-06 | Samsung Electro-Mechanics Co., Ltd. | Core-shell structure metal nanoparticles and its manufacturing method thereof |
Also Published As
Publication number | Publication date |
---|---|
US20120292773A1 (en) | 2012-11-22 |
DE102012104304A1 (de) | 2012-11-22 |
US8912047B2 (en) | 2014-12-16 |
CN102789966A (zh) | 2012-11-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102012104304B4 (de) | Verfahren zum Herstellen von Halbleiterchips und Verfahren zum Herstellen eines Via in einem Halbleiter-Substrat | |
DE102012105929B4 (de) | Halbleiter-Bauelement mit einem Kontaktclip mit Vorsprüngen und Herstellung davon | |
DE102009018396B4 (de) | Halbleiterbauelement und Herstellung des Halbleiterbauelements | |
DE102011001556B4 (de) | Herstellungsverfahren für einen gekapselten Halbleiterchip mit externen Kontaktpads | |
DE102009032995B4 (de) | Gestapelte Halbleiterchips | |
DE102012108305B4 (de) | Sensorbauelement und Verfahren | |
DE102008025451B4 (de) | Halbleiterbauelement und Verfahren zum Platzieren von Halbleiterbauelementen | |
DE102009025570B4 (de) | Elektronische Anordnung und Verfahren zu ihrer Herstellung | |
DE102008057707B4 (de) | Verfahren zum Herstellen eines Bauelements einschließlich des Platzierens eines Halbleiterchips auf einem Substrat | |
DE102012100429B4 (de) | Verfahren zur Montage eines Halbleiterchips auf einem Träger | |
DE102015115999B4 (de) | Elektronische Komponente | |
DE102005004160A1 (de) | Halbleiterbaustein und Verfahren zum Herstellen desselben | |
DE10393441T5 (de) | Verfahren zum Beibehalten der Lötmitteldicke bei Flip-Chip-Befestigungspackaging-Verfahren | |
DE19619921A1 (de) | Verfahren zum Herstellen einer Halbleitervorrichtung | |
DE102013103140A1 (de) | Integrierte 3-D-Schaltungen und Verfahren zu deren Bildung | |
DE102005049575A1 (de) | Halbleitervorrichtung mit Aluminiumelektrode und Metallelektrode | |
DE102008045735A1 (de) | Gestapelte Halbleiterchips | |
DE102014100278A1 (de) | Chipanordnung und verfahren zur herstellung einer chipanordnung | |
DE102010000402B4 (de) | Halbleiteranordnung und Verfahren zu deren Herstellung | |
DE102013106378B4 (de) | Verfahren zur herstellung eines chipgehäuses | |
EP2313338A2 (de) | Verfahren zur herstellung eines bauelements, verfahren zur herstellung einer bauelementanordnung, bauelement und bauelementanordnung | |
DE102010061573B4 (de) | Verfahren zur Herstellung eines Halbleiterbauelements | |
DE102013102893B4 (de) | Verfahren zum Verkapseln eines elektronischen Schaltkreises | |
DE102010000518B4 (de) | Verfahren zur Herstellung einer Halbleiteranordnung | |
EP1696481B1 (de) | Verfahren zur Integration eines elektronischen Bauteils in einer Substratkavität |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R012 | Request for examination validly filed | ||
R016 | Response to examination communication | ||
R016 | Response to examination communication | ||
R018 | Grant decision by examination section/examining division | ||
R020 | Patent grant now final | ||
R082 | Change of representative |