JP3699915B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3699915B2 JP3699915B2 JP2001271437A JP2001271437A JP3699915B2 JP 3699915 B2 JP3699915 B2 JP 3699915B2 JP 2001271437 A JP2001271437 A JP 2001271437A JP 2001271437 A JP2001271437 A JP 2001271437A JP 3699915 B2 JP3699915 B2 JP 3699915B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- semiconductor
- chip
- resin
- lsi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、第１のＬＳＩを有する第１の半導体チップと、第２のＬＳＩを有する第２の半導体チップとがフェイスダウン方式で接続されてなる半導体装置及び該半導体装置の製造方法に関する。
【０００２】
【従来の技術】
近年、ＬＳＩ半導体装置の低コスト化及び小型化を図るために、互いに異なる機能を有するＬＳＩ又は互いに異なるプロセスにより形成されたＬＳＩを有する半導体チップ同士がフェイスダウン方式で接合されてなる半導体装置が提案されている。
【０００３】
以下、前記従来のＬＳＩ半導体装置について図８を参照しながら説明する。
【０００４】
まず、第１のＬＳＩを有する第１の半導体チップ１１０の上に第１の内部電極１１１及びボンディングパッド１１２が形成されていると共に、第２のＬＳＩを有する第２の半導体チップ１２０の上に第１の内部電極１２１が形成されており、第１の半導体チップ１１０の第１の内部電極１１１と第２の半導体チップ１２０の第２の内部電極１２１とは半田よりなるバンプ１２２を介して互いに電気的に接続されている。また、第１の半導体チップ１１０と第２の半導体チップ１２０との間には絶縁性樹脂１３０が充填されており、第１の半導体チップ１１０と第２の半導体チップ１２０とはバンプ１２２及び絶縁性樹脂１３０によって一体化されている。
【０００５】
第１の半導体チップ１１０はリードフレームのダイパッド１３１に樹脂により固定されていると共に、第１の半導体チップ１１０のボンディングパッド１１２とリードフレームの外部リード１３２とはボンディングワイヤ１３３を介して電気的に接続されている。第１の半導体チップ１１０、第２の半導体チップ１２０、ボンディングワイヤ１３３、ダイパッド１３１及び外部リード１３２の一部は封止用樹脂１３５によってパッケージされている。
【０００６】
以下、前記の半導体装置の製造方法について、図８及び図９を参照しながら説明する。
【０００７】
まず、図８及び図９に示すように、第１のＬＳＩを有する第１の半導体チップ１１０の上に第１の内部電極１１１及びボンディングパッド１１２を形成すると共に、第２のＬＳＩを有する第２の半導体チップ１２０の上に第２の内部電極１２１を形成した後、該第２の内部電極１２１の上に半田よりなるバンプ１２２を形成する。その後、第２の半導体チップ１２０が形成されているウエハをダイシングして、第２の半導体チップ１２０を互いに分離した後、各第２の半導体チップ１２０をウエハ状の第１の半導体チップ１１０の上に配置する。
【０００８】
次に、図９に示すように、第２の半導体チップ１２０のバンプ１２２と第１の半導体チップ１１０の第１の内部電極１１１とを接合した後、ウエハ状の第１の半導体チップ１１０をダイシングして、第１の半導体チップ１１０を互いに分離する。
【０００９】
次に、図８に示すように、第１の半導体チップ１１０と第２の半導体チップ１２０との間に絶縁性樹脂１３０を充填した後、第１の半導体チップ１１０をリードフレームのダイパッド１３１に樹脂によって固定すると共に、第１の半導体チップ１１０のボンディングパッド１１２とリードフレームの外部リード１３２とをボンディングワイヤ１３３を介して接続し、その後、第１の半導体チップ１１０、第２の半導体チップ１２０、ボンディングワイヤ１３３、ダイパッド１３１及び外部リード１３２の一部を封止用樹脂１３５によってパッケージすると、従来の半導体装置が得られる。
【００１０】
【発明が解決しようとする課題】
しかしながら、前記従来の半導体装置の製造方法によると、ウエハ状の第１の半導体チップ１１０をダイシングする際に使用する純水が第１の半導体チップ１１０と第２の半導体チップ１２０との間に侵入するので、侵入した純水をオーブン等を用いて除去する工程が必要になる。また、ウエハ状の第１の半導体チップ１１０をダイシングする際に供給する純水の水圧により、第１の半導体チップ１１０と第２の半導体チップ１２０との接合部が面内方向の剪断力を受けたり、第１の半導体チップ１１０のダイシング工程において発生したシリコンのくずが第１の半導体チップ１１０と第２の半導体チップ１２０との間に侵入したりするので、半導体装置の信頼性が損なわれると共に歩留まりが低下するという第１の問題がある。
【００１１】
ところで、第１のＬＳＩを有する第１の半導体チップ１１０と第２のＬＳＩを有する第２の半導体チップ１２０とがバンプ１２２により接続されてなる半導体装置においては、第１の半導体チップ１１０の第１の内部電極１１１の位置と第２の半導体チップ１２０の第２の内部電極１２１の位置とを一致させる必要がある。このため、第１の半導体チップ１１０の第１のＬＳＩに形成されている機能ブロックと第１の内部電極１１１とを接続する配線、又は、第２の半導体チップ１２０の第２のＬＳＩに形成されている機能ブロックと第２の内部電極１２１とを接続する配線の長さが長くなってしまうので、第１のＬＳＩ又は第２のＬＳＩにおいて信号時間の遅延が発生する。
【００１２】
そこで、第１の半導体チップ１１０の第１のＬＳＩに形成されている機能ブロックと第１の内部電極１１１とを接続する配線の長さを短くするべく、第１の内部電極１１１の位置を第１のＬＳＩに形成されている機能ブロックの位置に近づけて、図１０（ａ）に示すように、第１の半導体チップ１１０に形成される第１の内部電極１１１の位置を第１の半導体チップ１１０の中心部に対してオフセットすることを考慮した。
【００１３】
ところが、第１の内部電極１１１の位置を第１の半導体チップ１１０の中心部に対してオフセットすると、第１の半導体チップ１１０の中心部の位置と第２の半導体チップ１２０の中心部の位置とは一致しないため、第２の半導体チップ１２０の側面から封止用樹脂１３５の外面までの距離が部位によって異なることになり、第２の半導体チップ１２０の側方に存在する封止用樹脂１３５の量が部位によって異なることになる。このため、封止用樹脂１３５が硬化するときに第２の半導体チップ１２０の側面に加わる硬化収縮力が側面によって異なる。つまり、封止用樹脂１３５の量が大きい部分（図１０（ｂ）においてＡで示す部分）の硬化収縮力は、封止用樹脂１３５の量が小さい部分（図１０（ｂ）においてＢで示す部分）の硬化収縮力よりも大きい。また、半導体装置をプリント基板等に実装する際に封止用樹脂１３５の温度は上昇するが、この温度上昇に伴う封止用樹脂１３５の熱膨張によって第２の半導体チップ１２０の側面に加わる熱応力は側面によって異なる。つまり、封止用樹脂１３５の量が大きい部分（Ａ）の熱応力は封止用樹脂１３５の量が小さい部分（Ｂ）の熱応力よりも大きい。従って、第２の半導体チップ１２０における封止用樹脂１３５の量が大きい部分（Ａ）と対応する側面（ａ）に加わる硬化収縮力及び熱応力は、第２の半導体チップ１２０における封止用樹脂１３５の量が小さい部分（Ｂ）と対応する側面（ｂ）に加わる硬化収縮力及び熱応力よりも大きくなる。このため、第１の半導体チップ１１０と第２の半導体チップ１２０との接合部に、硬化収縮力の差及び熱応力の差に起因する剪断力が面内方向に加わるので、半導体装置の信頼性が損なわれると共に歩留まりが低下するという第２の問題がある。
【００１４】
前記に鑑み、本発明は、ダイシング時に第１の半導体チップと第２の半導体チップとの間に純水が侵入する事態を防止してオーブン等による純水の除去工程をなくすと共に、第１の半導体チップをダイシングする際に供給する純水の水圧が第１の半導体チップと第２の半導体チップとの接合部に加わる事態及び第１の半導体チップをダイシングする際に発生する基板のくずが第１の半導体チップと第２の半導体チップとの間に侵入する事態を防止して半導体装置の信頼性及び歩留まりを向上させることを第１の目的とし、第１の半導体チップと第２の半導体チップとの接合部に加わるパッケージの硬化収縮力及び熱応力を低減して半導体装置の信頼性及び歩留まりを向上させることを第２の目的とする。
【００１５】
【課題を解決するための手段】
前記の第２の目的を達成するため、本発明に係る半導体装置は、第１のＬＳＩを有する第１の半導体チップと、第２のＬＳＩを有すると共に第１の半導体チップよりも小さいチップサイズを有し、第１の半導体チップにフェイスダウン方式で接続された第２の半導体チップと、第１の半導体チップ及び第２の半導体チップを封止しているパッケージとを備えており、第２の半導体チップの互いに隣接する２側辺のうち同じ長さ又は短い方の長さを持つ第１の側辺が延びる第１の方向において、第１の半導体チップの中心部と第２の半導体チップの中心部とは互いにオフセットしていると共に第２の半導体チップの中心部とパッケージの中心部とはほぼ一致している。
【００１６】
本発明に係る半導体装置によると、第２の半導体チップの互いに隣接する２側辺のうち同じ長さ又は短い方の長さを持つ第１の側辺が延びる第１の方向において、第２の半導体チップの中心部とパッケージの中心部とがほぼ一致しているため、第２の半導体チップの側面からパッケージの外面までの距離はほぼ等しい。このため、第１の方向においては、パッケージが硬化する際に第２の半導体チップの各側面に加わる硬化収縮力がほぼ等しくなると共にパッケージの熱膨張に伴って第２の半導体チップの各側面に加わる熱応力もほぼ等しくなる。もっとも、第１の半導体チップにおける第１の方向の各側面に加わるパッケージの硬化収縮力及び熱応力は若干異なるが、第１の半導体チップのチップサイズが第２の半導体チップのチップサイズよりも大きいため、第１の方向において、第１の半導体チップの側面に加わるパッケージの硬化収縮力及び熱応力の差は、従来の半導体装置における第２の半導体チップの側面に加わるパッケージの硬化収縮力及び熱応力の差に比べて小さい。
【００１７】
本発明に係る半導体装置において、第２の半導体チップの互いに隣接する２側辺のうち第１の側辺と異なる第２の側辺が延びる第２の方向において、第１の半導体チップの中心部と第２の半導体チップの中心部とは互いにオフセットしていると共に第２の半導体チップの中心部とパッケージの中心部とはほぼ一致していることが好ましい。
【００１８】
このようにすると、第２の方向においても、第２の半導体チップの各側面に加わるパッケージの硬化収縮力及び熱応力はほぼ等しくなる。
【００１９】
前記の第２の目的を達成するため、本発明に係る第１の半導体装置の製造方法は、第１のＬＳＩを有する第１の半導体チップと、第２のＬＳＩを有すると共に前記第１の半導体チップよりも小さいチップサイズを有する第２の半導体チップとをフェイスダウン方式により接続するチップ接続工程と、互いに接続された第１の半導体チップ及び第２の半導体チップをパッケージにより封止するチップ封止工程とを備えており、チップ接続工程は、第２の半導体チップの互いに隣接する２側辺のうち同じ長さ又は短い方の長さを持つ第１の側辺が延びる第１の方向において、第１の半導体チップの中心部と第２の半導体チップの中心部とが互いにオフセットしていると共に第２の半導体チップの中心部とパッケージの中心部とがほぼ一致するように、第１の半導体チップと第２の半導体チップとを接続する工程を含む。
【００２０】
第１の半導体装置の製造方法によると、チップ接続工程は、第１の方向において第２の半導体チップの中心部とパッケージの中心部とがほぼ一致するように、第１の半導体チップと第２の半導体チップとを接続する工程を含むため、得られる半導体装置においては、第１の方向において、第２の半導体チップの各側面に加わるパッケージの硬化収縮力及び熱応力はほぼ等しくなる。
【００２１】
第１の半導体装置の製造方法において、チップ接続工程は、第２の半導体チップの互いに隣接する２側辺のうち第１の側辺と異なる第２の側辺が延びる第２の方向において、第１の半導体チップの中心部と第２の半導体チップの中心部とが互いにオフセットしていると共に第２の半導体チップの中心部とパッケージの中心部とがほぼ一致するように、第１の半導体チップと第２の半導体チップとを接続する工程を含むことが好ましい。
【００２２】
このようにすると、得られる半導体装置においては、第２の方向においても、第２の半導体チップの各側面に加わるパッケージの硬化収縮力及び熱応力はほぼ等しくなる。
【００２３】
前記の第１の目的を達成するため、本発明に係る第２の半導体装置の製造方法は、第１のＬＳＩを有する第１の半導体チップと、第２のＬＳＩを有すると共に第１の半導体チップよりも小さいチップサイズを有する第２の半導体チップとがフェイスダウン方式により接続されてなる半導体装置の製造方法を対象とし、複数の第２の半導体チップが形成されている半導体ウエハをダイシングして、複数の第２の半導体チップを互いに分離する第１のチップ分離工程と、互いに分離された複数の第２の半導体チップを、複数の第１の半導体チップが形成されている半導体ウエハにおける複数の第１の半導体チップにフェイスダウン方式によりそれぞれ接続するチップ接続工程と、互いに接続された複数の第１の半導体チップと複数の第２の半導体チップとの間に絶縁性樹脂をそれぞれ充填する樹脂充填工程と、複数の第１の半導体チップが形成されている半導体ウエハをダイシングして、複数の第１の半導体チップを互いに分離する第２のチップ分離工程とを備えている。
【００２４】
第２の半導体装置の製造方法によると、第１の半導体チップと第２の半導体チップとの間に絶縁性樹脂を充填した後に、第１の半導体チップが形成されている半導体ウエハをダイシングして、第１の半導体チップを互いに分離するため、ダイシング工程で使用する純水が第１の半導体チップと第２の半導体チップとの間に侵入せず、ダイシング時の水圧が第２の半導体チップに対して側方から加わっても、第１の半導体チップと第２の半導体チップとの接合部が損なわれることがなく、また、ダイシング時に発生する基板のくずが第１の半導体チップと第２の半導体チップとの間に入り込むことがない。
【００２５】
第２の半導体装置の製造方法において、樹脂充填工程と第２のチップ分離工程との間に、第２の半導体チップにおける第１の半導体チップと対向する面と反対側の面を研磨するチップ研磨工程をさらに備えていることが好ましい。
【００２６】
第２の半導体装置の製造方法において、樹脂充填工程と第２のチップ分離工程との間に、第１の半導体チップにおける第２の半導体チップと対向する面に第２の半導体チップを囲む樹脂層を形成した後、第２の半導体チップにおける第１の半導体チップと対向する面と反対側の面を研磨するチップ研磨工程をさらに備えていることが好ましい。
【００２７】
【発明の実施の形態】
（第１の実施形態）
以下、本発明の第１の実施形態に係る半導体装置の製造方法について、図１（ａ）〜（ｃ）及び図２（ａ）〜（ｃ）を参照しながら説明する。
【００２８】
まず、図１（ａ）に示すように、第１の半導体ウエハ上に形成されており、それぞれが第１のＬＳＩを有する複数の第１の半導体チップ１０の上に、アルミニウムよりなる第１の内部電極１１及びボンディングパッド１２をそれぞれ形成する。また、第２の半導体ウエハの上に形成されており、それぞれが第２のＬＳＩを有すると共に第１の半導体チップ１０よりも小さいチップサイズを有する複数の第２の半導体チップ２０の上にアルミニウムよりなる第２の内部電極２１を形成した後、各第２の内部電極２１の上に半田よりなるバンプ２２を形成する。
【００２９】
バンプ２２の材料としては、Ａｕ、Ｉｎ、Ｉｎ−Ｓｎ、Ｐｂ−Ｓｎ、Ｃｕ又はＮｉ等の金属を用いることができ、バンプ２２の大きさとしては、径が１μｍ〜１００μｍ、高さが１μｍ〜５０μｍ程度のものを用いることができる。また、アルミニウムよりなる第２の内部電極２１の上に、無電解鍍金法等によりＮｉ／Ａｕ等の図示しないバリアメタル層を形成した後、該バリアメタル層の上に、電解鍍金法、無電解鍍金法、ディッピング法又は転写法等によりバンプ２２を形成することができる。
【００３０】
また、第２の半導体チップ２０の第２の内部電極２１の上にバンプ２２を形成する代わりに、第１の半導体チップ１０の第１の内部電極１１の上にバンプを形成してもよい。
【００３１】
次に、第２の半導体チップ２０が形成されている第２の半導体ウエハをダイシングして、複数の第２の半導体チップ２０を互いに分離した後、第１の半導体チップ１０における第２の半導体チップ２０の搭載領域に、例えば紫外線硬化性のエポキシ樹脂よりなる絶縁性樹脂３０を塗布する。
【００３２】
絶縁性樹脂３０としては、紫外線硬化性のエポキシ樹脂に代えて、熱硬化性、紫外線硬化性又は常温硬化性の、エポキシ樹脂、アクリル樹脂、ポリイミド樹脂又はウレタン樹脂等を用いることができる。また、絶縁性樹脂３０の塗布方法については、ディスペンス法、印刷法又はスタンピング法等を適宜用いることができる。
【００３３】
尚、絶縁性樹脂３０を第１の半導体チップ１０における第２の半導体チップ２０の搭載領域に塗布したが、これに代えて、第２の半導体チップ２０に塗布してもよい。
【００３４】
次に、第２の半導体チップ２０をウエハ状の第１の半導体チップ１０の上に配置すると共に、第２の半導体チップ２０のバンプ２２と第１の半導体チップ１０の第１の内部電極１１とを位置合わせした後、第２の半導体チップ２０を第１の半導体チップ１０に接近させて、第２の半導体チップ２０のバンプ２２と第１の半導体チップ１０の第１の内部電極１１とを接触させる。
【００３５】
尚、第１の半導体チップ１０に絶縁性樹脂３０を塗布してから、第２の半導体チップ２０のバンプ２２と第１の半導体チップ１０の第１の内部電極１１とを接触させたが、これに代えて、第２の半導体チップ２０のバンプ２２と第１の半導体チップ１０の第１の内部電極１１とを接触させてから、第１の半導体チップ１０と第２の半導体チップ２０との間に絶縁性樹脂３０を充填してもよい。
【００３６】
次に、図１（ｂ）に示すように、加圧ツール４０により第２の半導体チップ２０を第１の半導体チップ１０に対して押圧して、第２の半導体チップ２０のバンプ２２と第１の半導体チップ１０の第１の内部電極１１とを接合させると共に、絶縁性樹脂３０を第１の半導体チップ１０と第２の半導体チップ２０との間に押し広げる。このようにすると、第１の半導体チップ１０と第２の半導体チップ２０とは絶縁性樹脂３０の粘性によって仮固定される。加圧ツール４０による加圧力は、１個のバンプ２２当たり０．１ｇ〜２０ｇの荷重が適当であって、この荷重の大きさとしては、第１の半導体チップ１０の第１の内部電極１１が損傷したり、該第１の内部電極１１の下側に形成されているトランジスタや配線の特性が変化したりしない程度に設定する。
【００３７】
次に、絶縁性樹脂３０に対して紫外線４１を第１の半導体チップ１０の周辺から照射して絶縁性樹脂３０を硬化させることにより、第１の半導体チップ１０と第２の半導体チップ２０とを一体化する。紫外線４１のエネルギー量としては、絶縁性樹脂３０の種類にもよるが、通常は、２００ｍＪ〜５０００ｍＪの照射量の紫外線４１を数秒間照射する。その後、加圧ツール４０による加圧を解除して常温又は加熱下において保持すると、絶縁性樹脂３０は硬化する。このような工程をすべての第２の半導体チップ２０に対して行なって、すべての第２の半導体チップ２０をウエハ状態の第１の半導体チップ１０と一体化する。
【００３８】
尚、絶縁性樹脂３０が熱硬化性の場合には、加圧ツール４０を介して絶縁性樹脂３０を加熱することにより絶縁性樹脂３０を硬化させる。この場合の加熱条件としては、通常、７０℃〜２５０℃程度の温度下で数秒〜数十秒間加熱した後、加圧ツール４０による加圧を解除する。
【００３９】
また、加圧ツール４０による第２の半導体チップ２０に対する加圧工程及び絶縁性樹脂３０の硬化工程については、第２の半導体チップ２０毎に加圧と硬化とを交互に行なってもよいし、複数の第２の半導体チップ２０に対して加圧を行なった後、複数の絶縁性樹脂３０を同時に硬化させてもよい。
【００４０】
次に、図１（ｃ）に示すように、第１の半導体チップ１０のボンディングパッド１２にプローバーのプローブ端子４２を接触させて、第１の半導体チップ１０の第１のＬＳＩ及び第２の半導体チップ２０の第２のＬＳＩの電気特性の検査を同時に行なう。
【００４１】
次に、図２（ａ）に示すように、ダイヤモンドホイール４３を回転させながら、複数の第２の半導体チップ２０の裏面を同時に研磨する。この場合、第２の半導体チップ２０は、ウエハ状態の第１の半導体チップ１０に対して絶縁性樹脂３０により強固に固定されており、機械的強度が大きくなっているので、当初の厚さが４００〜６８０μｍである第２の半導体チップ２０を１０μｍ程度の薄さにまで研磨することができる。
【００４２】
尚、ダイヤモンドホイール４３による研磨に代えて、アルミナによる研磨、又は、研磨領域以外の領域をレジスト若しくはワックスにより覆った状態で化学的な研磨を行なってもよい。
【００４３】
また、第２の半導体チップ２０に対する研磨に加えて、ウエハ状態の第１の半導体チップ１０に対する研磨を行なってもよい。この場合、第２の半導体チップ２０が絶縁性樹脂３０によって第１の半導体チップ１０に固定されているため、ウエハ状態の第１の半導体チップ１０の剛性が増しているので、第１の半導体チップ１０を従来よりも薄く研磨することができる。このように第１の半導体チップ１０及び第２の半導体チップ２０に対して研磨を行なうと、第１の半導体チップ１０及び第２の半導体チップ２０よりなる半導体装置の厚さを一層薄くすることができる。もっとも、第１の半導体チップ１０を余り薄く研磨し過ぎると、後に行なう第１の半導体ウエハに対するダイシング工程において、第１の半導体チップ１０が損傷する恐れがあるので、第１の半導体チップ１０に対する研磨量には限界がある。これに対して、既にダイシングにより分離されている第２の半導体チップ２０に対しては最大限まで研磨することが可能である。
【００４４】
次に、図２（ｂ）に示すように、第１の半導体チップ１０が形成されている第１の半導体ウエハに対してダイシングを行なう。
【００４５】
次に、図２（ｃ）に示すように、分離された第１の半導体チップ１０をリードフレームのダイパッド３１に樹脂によって固定すると共に、第１の半導体チップ１０のボンディングパッド１２とリードフレームの外部リード３２とをボンディングワイヤ３３を介して接続する。その後、第１の半導体チップ１０、第２の半導体チップ２０、ボンディングワイヤ３３、ダイパッド３１及び外部リード３２の一部を封止用樹脂３５によってパッケージすると、第１の半導体チップ１０と第２の半導体チップ２０とが一体化されてなるＬＳＩ半導体装置が得られる。
【００４６】
第１の実施形態に係る半導体装置の製造方法によると、第２の半導体チップ２０とウエハ状態の第１の半導体チップ１０との間に絶縁性樹脂３０を充填した後に、第１の半導体チップ１０に対してダイシングを行なうため、以下に説明するような効果が得られる。
【００４７】
まず、ダイシング工程で使用する純水が第１の半導体チップ１０と第２の半導体チップ２０との間に侵入しないため、チップ間に侵入した純水をオーブン等で蒸発させる工程を低減することができる。もっとも、第１の半導体チップ１０及び第２の半導体チップ２０に付着している純水を吹き飛ばす工程は必要であるが、純水を吹き飛ばす工程に要する時間は、１枚の半導体ウエハを切断するのに要する時間と同程度であるので、特に問題にはならない。
【００４８】
また、第１の半導体チップ１０に対するダイシング時の水圧が第２の半導体チップ２０に対して側方から加わっても、第２の半導体チップ２０はウエハ状態の第１の半導体チップ１０に絶縁性樹脂３０により固定されているため、第１の半導体チップ１０と第２の半導体チップ２０との接合部が損なわれることがないので、半導体装置の信頼性及び歩留まりが向上する。
【００４９】
また、第１の半導体チップ１０に対するダイシングにより発生するシリコンのくずが第１の半導体チップ１０と第２の半導体チップ２０との間に入り込む事態を回避することもできる。
【００５０】
また、第１の実施形態においては、第２の半導体チップ２０が第１の半導体チップ１０に接合された状態で電気特性の検査を完了しているため、検査の結果良品と判別された半導体チップのみを封止用樹脂３０によりパッケージできるので、つまり、不良の半導体チップをパッケージする必要がないので、パッケージ工程におけるコストを低減することができる。
【００５１】
また、第１の実施形態においては、ウエハ状態の第１の半導体チップ１０のボンディングパッド１２にプローブ端子４２を接触させて電気的特性の検査を行なうため、複数の半導体チップに対して同時に検査できるので、検査工程に要する時間を低減することができる。尚、電気的特性の検査は、第１の半導体チップ１０と第２の半導体チップ２０との間に絶縁性樹脂３０を充填する工程よりも前でもよいし後でもよい。
【００５２】
（第２の実施形態）
以下、本発明の第２の実施形態に係る半導体装置の製造方法について、図３（ａ）〜（ｃ）及び図４（ａ）〜（ｂ）を参照しながら説明する。
【００５３】
第１の実施形態と同様、図３（ａ）に示すように、第１のＬＳＩを有する第１の半導体チップ１０の上に第１の内部電極１１及びボンディングパッド１２を形成すると共に、第２のＬＳＩを有する第２の半導体チップ２０の上に第２の内部電極２１を形成した後、該第２の内部電極２１の上にバンプ２２を形成する。その後、第２の半導体チップ２０が形成されている第２の半導体ウエハをダイシングして、第２の半導体チップ２０を互いに分離した後、第１の半導体チップ１０における第２の半導体チップ２０の搭載領域に絶縁性樹脂３０を塗布する。その後、第２の半導体チップ２０のバンプ２２と第１の半導体チップ１０の第１の内部電極１１とを接触させる。
【００５４】
次に、図３（ｂ）に示すように、加圧ツール４０により第２の半導体チップ２０を第１の半導体チップ１０に対して押圧して、第２の半導体チップ２０のバンプ２２と第１の半導体チップ１０の第１の内部電極１１とを接合させると共に、絶縁性樹脂３０を第１の半導体チップ１０と第２の半導体チップ２０との間に押し広げる。その後、絶縁性樹脂３０に対して紫外線４１を照射して絶縁性樹脂３０を硬化させることにより、第１の半導体チップ１０と第２の半導体チップ２０とを一体化する。
【００５５】
次に、図３（ｃ）に示すように、第１の半導体チップ１０のボンディングパッド１２にプローバーのプローブ端子４２を接触させて、第１の半導体チップ１０の第１のＬＳＩ及び第２の半導体チップ２０の第２のＬＳＩの電気特性の検査を同時に行なう。
【００５６】
次に、図４（ａ）に示すように、ウエハ状の第１の半導体チップ１０の上に全面に亘ってチップ保持用樹脂４４を第２の半導体チップ２０と同程度の高さまで堆積した後、ダイヤモンドホイール４３を回転させながら、複数の第２の半導体チップ２０の裏面を同時に研磨する。この場合、第２の半導体チップ２０が絶縁性樹脂３０及びチップ保持用樹脂４４によってウエハ状態の第１の半導体チップ１０に固定されているので、第２の半導体チップ２０に対する研磨をより確実に行なうことができる。第２の半導体チップ２０に対する研磨が完了すると、チップ保持用樹脂４４を溶液により除去する。チップ保持用樹脂４４を溶液により除去する際に絶縁性樹脂３０が除去されないよう、チップ保持用樹脂４４としては絶縁性樹脂３０と異なる種類の樹脂を用いると共に、溶液としてはチップ保持用樹脂４４を溶解する一方、絶縁性樹脂３０を溶解しないようなものを用いる。
【００５７】
次に、図４（ｂ）に示すように、第１の半導体チップ１０が形成されている第１の半導体ウエハに対してダイシングを行なった後、分離された第１の半導体チップ１０をリードフレームのダイパッド３１に固定すると共に、第１の半導体チップ１０のボンディングパッド１２とリードフレームの外部リード３２とをボンディングワイヤ３３を介して接続し、その後、第１の半導体チップ１０、第２の半導体チップ２０、ボンディングワイヤ３３、ダイパッド３１及び外部リード３２の一部を封止用樹脂３５によってパッケージすると、図４（ｃ）に示すような半導体装置が得られる。
【００５８】
（第３の実施形態）
以下、本発明の第３の実施形態に係る半導体装置及びその製造方法について、図５（ａ）〜（ｃ）及び図６（ａ）、（ｂ）を参照しながら説明する。
【００５９】
第１の実施形態と同様、図５（ａ）に示すように、第１のＬＳＩを有する正方形の第１の半導体チップ１０の上に第１の内部電極１１及びボンディングパッド１２を形成すると共に、第２のＬＳＩを有すると共に第１の半導体チップ１０よりも小さいチップサイズを有する正方形の第２の半導体チップ２０の上に第２の内部電極２１を形成した後、該第２の内部電極２１の上にバンプ２２を形成する。この場合、第１のＬＳＩの機能ブロックと第１の内部電極１１との距離を短くして、第１のＬＳＩにおける信号遅延時間を短縮するべく、第１の内部電極１１は第１の半導体チップ１０の中心部に対して例えば左側にオフセットしている。
【００６０】
次に、第２の半導体チップ２０が形成されている第２の半導体ウエハをダイシングして、第２の半導体チップ２０を互いに分離した後、第１の半導体チップ１０における第２の半導体チップ２０の搭載領域に絶縁性樹脂３０を塗布する。第１の内部電極１１が第１の半導体チップ１０の中心部に対して左側にオフセットしているため、絶縁性樹脂３０の塗布領域も第１の半導体チップ１０の中心部に対して左側にオフセットしている。
【００６１】
次に、第２の半導体チップ２０をウエハ状の第１の半導体チップ１０の上に配置すると共に、第２の半導体チップ２０のバンプ２２と第１の半導体チップ１０の第１の内部電極１１とを位置合わせした後、第２の半導体チップ２０のバンプ２２と第１の半導体チップ１０の第１の内部電極１１とを接触させる。このようにすると、第２の半導体チップ２０の中心部は第１の半導体チップ１０の中心部に対して左側にオフセットしている。
【００６２】
次に、図５（ｂ）に示すように、加圧ツール４０により第２の半導体チップ２０を第１の半導体チップ１０に対して押圧して、第２の半導体チップ２０のバンプ２２と第１の半導体チップ１０の第１の内部電極１１とを接合させると共に、絶縁性樹脂３０を第１の半導体チップ１０と第２の半導体チップ２０との間に押し広げる。その後、絶縁性樹脂３０に対して紫外線４１を照射して絶縁性樹脂３０を硬化させることにより、第１の半導体チップ１０と第２の半導体チップ２０とを一体化する。
【００６３】
次に、図５（ｃ）に示すように、第１の半導体チップ１０のボンディングパッドパッド１２にプローバーのプローブ端子４２を接触させて、第１の半導体チップ１０の第１のＬＳＩ及び第２の半導体チップ２０の第２のＬＳＩの電気特性の検査を同時に行なう。その後、図示は省略しているが、複数の第２の半導体チップ２０の裏面に対して研磨を行なう。
【００６４】
次に、図６（ａ）に示すように、第１の半導体チップ１０が形成されている第１の半導体ウエハに対してダイシングを行なって、第１の半導体チップ１０を分離する。その後、分離された第１の半導体チップ１０をリードフレームのダイパッド３１に固定すると共に、第１の半導体チップ１０のボンディングパッド１２とリードフレームの外部リード３２とをボンディングワイヤ３３を介して接続する。その後、図６（ｂ）に示すように、第１の半導体チップ１０、第２の半導体チップ２０、ボンディングワイヤ３３、ダイパッド３１及び外部リード３２の一部を正方形の封止用樹脂３５によってパッケージする。この場合、第２の半導体チップ２０の中心部と封止用樹脂３５の中心部とがほぼ一致している一方、第１の半導体チップ１０の中心部は封止用樹脂３５の中心部に対して右側にオフセットするようにパッケージする。
【００６５】
尚、第１の半導体チップ１０をリードフレームのダイパッド３１に固定する方法としては、次の２つの方法を適宜選択することができる。すなわち、リードフレームのインナリードの長さを左右で異ならせて、ダイパッド３１がリードフレームの中心部に対して右側にオフセットするように設けておき、第１の半導体チップ１０を、その中心部とダイパッド３１の中心部とが一致するように載置してもよいし、図６（ｂ）に示すように、ダイパッド３１がリードフレームの中心部に位置するように設けておき、第１の半導体チップ１０を、その中心部がダイパッド３１の中心部に対して右側にオフセットするように載置してもよい。
【００６６】
第１の半導体チップ１０の中心部と封止用樹脂３５の中心部とのオフセット量については、例えば次のように設定することができる。すなわち、第１の半導体チップ１０の大きさが１０ｍｍ角、第２の半導体チップ２０の大きさが４ｍｍ角、封止用樹脂３５の大きさが１６ｍｍ角の場合、第２の半導体チップ２０の中心部を封止用樹脂３５の中心部と一致させる一方、第１の半導体チップ１０の中心部を封止用樹脂３５の中心部に対して１ｍｍオフセットさせる。このようにすると、第１の半導体チップ１０の側面から封止用樹脂３５の側面までの距離は、それぞれ２ｍｍ及び４ｍｍとなる。
【００６７】
第３の実施形態に係る半導体装置によると、第２の半導体チップ２０の中心部と封止用樹脂３５の中心部とがほぼ一致しているため、第２の半導体チップ２０の側面から封止用樹脂３５の外面までの距離は左右において等しい。このため、封止用樹脂３５が硬化するときに第２の半導体チップ２０の側面に加わる硬化収縮力は左右両側において等しくなると共に、封止用樹脂３５の熱膨張に伴って第２の半導体チップ２０の側面に加わる熱応力も左右両側において等しくなる。
【００６８】
もっとも、第１の半導体チップ１０の中心部が封止用樹脂３５の中心部に対してオフセットしているため、封止用樹脂３５が硬化するときに第１の半導体チップ１０の側面に加わる硬化収縮力は左右両側において異なると共に、封止用樹脂３５の熱膨張に伴って第１の半導体チップ１０の側面に加わる熱応力も左右両側において異なる。
【００６９】
しかしながら、第１の半導体チップ１０のチップサイズは第２の半導体チップ２０のチップサイズよりも大きいため、第１の半導体チップ１０の側方に存在する封止用樹脂３０の量は、第２の半導体チップ２０の側方に存在する封止用樹脂３０の量に比べて少ないので、第１の半導体チップ１０の左右の側面に加わる封止用樹脂３５の硬化収縮力及び熱応力の差は、図１０に示した従来の半導体装置における第２の半導体チップ１２０の左右の側面に加わる封止用樹脂１３５の硬化収縮力及び熱応力の差に比べて小さい。従って、第１の半導体チップ１０と第２の半導体チップ２０との接合部に、封止用樹脂３５の硬化収縮力及び熱応力の差に起因して第１の半導体チップ１０と第２の半導体チップ２０との接合部に面内方向から加わる剪断力は従来に比べて低減している。
【００７０】
第３の実施形態においては、第１の半導体チップ１０、第２の半導体チップ２０及び封止用樹脂３０の平面形状は、それぞれ正方形であったが、図７に示すように、矩形状であってもよい。第２の半導体チップ２０が矩形状の場合には、第２の半導体チップ２０の短辺が延びる方向において、第１の半導体チップ１０の中心部と第２の半導体チップ２０の中心部とが互いにオフセットしていると共に、第２の半導体チップ２０の中心部と封止用樹脂３０の中心部とがほぼ一致していることが好ましい。すなわち、図７におけるＸ1 とＸ2 とが等しいことが好ましい。このようにすると、第２の半導体チップ２０における図７の左右両側の側面に加わる封止用樹脂３０の硬化収縮力及び熱応力の差はなくなる。この場合には、図７におけるＹ1 とＹ2 とは異なるが、図７の上下方向に存在する封止用樹脂３０の量は図７における左右方向に存在する封止用樹脂３０の量に比べて少ないので、第２の半導体チップ２０の短辺側の側面に加わるパッケージの硬化収縮力及び熱応力の差の影響は少ない。もっとも、第２の半導体チップ２０が矩形状の場合には、第２の半導体チップ２０の長辺が延びる方向においても、第２の半導体チップ２０の中心部と封止用樹脂３０の中心部とがほぼ一致していること、つまりＹ1 とＹ2 とが等しいことが好ましいのは当然である。
【００７１】
尚、前記第１〜第３の実施形態においては、半導体装置のパッケージの型式については、特に限定されず、ＱＦＰタイプ、ＰＧＡタイプ又はＢＧＡタイプ等を適宜採用できると共に、パッケージの材料としては、封止用樹脂に代えて封止用セラミック等を適宜用いることができる。
【００７２】
【発明の効果】
本発明に係る半導体装置によると、第２の半導体チップの互いに隣接する２側辺のうち同じ長さ又は短い方の長さを持つ第１の側辺が延びる第１の方向において、第２の半導体チップの中心部とパッケージの中心部とがほぼ一致しているため、パッケージの硬化収縮力及び熱応力の差に起因して第１の半導体チップと第２の半導体チップとの接合部に面内方向から加わる剪断力は従来に比べて低減するので、半導体装置の信頼性及び歩留まりは向上する。
【００７３】
本発明に係る半導体装置において、第２の半導体チップの互いに隣接する２側辺のうち第１の側辺と異なる第２の側辺が延びる第２の方向において、第２の半導体チップの中心部とパッケージの中心部とがほぼ一致していると、第２の方向においても、第２の半導体チップの各側面に加わるパッケージの硬化収縮力及び熱応力の差が従来に比べて低減するので、半導体装置の信頼性及び歩留まりは一層向上する。
【００７４】
本発明に係る第１の半導体装置の製造方法によると、チップ接続工程が、第１の方向において、第１の半導体チップの中心部と第２の半導体チップの中心部とが互いにオフセットしていると共に第２の半導体チップの中心部とパッケージの中心部とがほぼ一致するように、第１の半導体チップと第２の半導体チップとを接続する工程を含むため、得られる半導体装置においては、第１の半導体チップと第２の半導体チップとの接合部に面内方向から加わる剪断力が従来に比べて低減するので、半導体装置の信頼性及び歩留まりは向上する。
【００７５】
第１の半導体装置の製造方法において、チップ接続工程が、第２の半導体チップの第２の側辺が延びる第２の方向において、第１の半導体チップの中心部と第２の半導体チップの中心部とが互いにオフセットしていると共に第２の半導体チップの中心部とパッケージの中心部とがほぼ一致するように、第１の半導体チップと第２の半導体チップとを接続する工程を含むと、第１の半導体チップと第２の半導体チップとの接合部に面内方向から加わる剪断力が従来に比べて一層低減するので、半導体装置の信頼性及び歩留まりは一層向上する。
【００７６】
第２の半導体装置の製造方法によると、ダイシング工程で使用する純水が第１の半導体チップと第２の半導体チップとの間に侵入しないので、第１の半導体チップと第２の半導体チップとの間に侵入した純水をオーブン等で蒸発させる工程が不要になるので、工程及びコストを低減することができる。また、ダイシング時の水圧により第１の半導体チップと第２の半導体チップとの接合部が損なわれることがないと共に、ダイシング時に発生する基板のくずが第１の半導体チップと第２の半導体チップとの間に入り込むことがないので、半導体装置の信頼性及び歩留まりは向上する。
【００７７】
第２の半導体装置の製造方法において、樹脂充填工程と第２のチップ分離工程との間に第２の半導体チップを研磨するチップ研磨工程を備えていると、第２の半導体チップは、ウエハ状態の第１の半導体チップに対して絶縁性樹脂により強固に固定された状態で研磨されるため、機械的強度が大きくなって研磨が安定すると共に、第２の半導体チップを従来に比べて薄く研磨できるので、第１の半導体チップと第２の半導体チップとが一体化されてなる超薄型のＬＳＩ半導体装置を得ることができる。
【００７８】
第２の半導体装置の製造方法において、樹脂充填工程と第２のチップ分離工程との間に、第２の半導体チップを囲む樹脂層を形成した後、第２の半導体チップを研磨するチップ研磨工程を備えていると、機械的強度が一層大きくなって研磨が一層安定すると共に、第２の半導体チップを従来に比べて一層薄く研磨できるので、一層薄いＬＳＩ半導体装置を得ることができる。
【図面の簡単な説明】
【図１】 （ａ）〜（ｃ）は、本発明の第１の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図２】 （ａ）〜（ｃ）は、前記第１の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図３】 （ａ）〜（ｃ）は、本発明の第２の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図４】 （ａ）〜（ｃ）は、前記第２の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図５】 （ａ）〜（ｃ）は、本発明の第３の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図６】 （ａ）、（ｂ）は、前記の第３の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図７】 前記第３の実施形態に係る半導体装置の製造方法により得られる半導体装置の変形例を示す平面図である。
【図８】 従来の半導体装置の断面図である。
【図９】 従来の半導体装置の一工程を示す断面図である。
【図１０】 本発明の前提となる半導体装置の断面図である。
【符号の説明】
１０ 第１の半導体チップ
１１ 第１の内部電極
１２ ボンディングパッド
２０ 第２の半導体チップ
２１ 第２の内部電極
２２ バンプ
３０ 絶縁性樹脂
３１ ダイパッド
３２ 外部リード
３３ ボンディングワイヤ
３５ 封止用樹脂
４０ 加圧ツール
４１ 紫外線
４２ プローブ端子
４３ ダイヤモンドホイール
４４ チップ保持用樹脂
【発明の属する技術分野】
本発明は、第１のＬＳＩを有する第１の半導体チップと、第２のＬＳＩを有する第２の半導体チップとがフェイスダウン方式で接続されてなる半導体装置及び該半導体装置の製造方法に関する。
【０００２】
【従来の技術】
近年、ＬＳＩ半導体装置の低コスト化及び小型化を図るために、互いに異なる機能を有するＬＳＩ又は互いに異なるプロセスにより形成されたＬＳＩを有する半導体チップ同士がフェイスダウン方式で接合されてなる半導体装置が提案されている。
【０００３】
以下、前記従来のＬＳＩ半導体装置について図８を参照しながら説明する。
【０００４】
まず、第１のＬＳＩを有する第１の半導体チップ１１０の上に第１の内部電極１１１及びボンディングパッド１１２が形成されていると共に、第２のＬＳＩを有する第２の半導体チップ１２０の上に第１の内部電極１２１が形成されており、第１の半導体チップ１１０の第１の内部電極１１１と第２の半導体チップ１２０の第２の内部電極１２１とは半田よりなるバンプ１２２を介して互いに電気的に接続されている。また、第１の半導体チップ１１０と第２の半導体チップ１２０との間には絶縁性樹脂１３０が充填されており、第１の半導体チップ１１０と第２の半導体チップ１２０とはバンプ１２２及び絶縁性樹脂１３０によって一体化されている。
【０００５】
第１の半導体チップ１１０はリードフレームのダイパッド１３１に樹脂により固定されていると共に、第１の半導体チップ１１０のボンディングパッド１１２とリードフレームの外部リード１３２とはボンディングワイヤ１３３を介して電気的に接続されている。第１の半導体チップ１１０、第２の半導体チップ１２０、ボンディングワイヤ１３３、ダイパッド１３１及び外部リード１３２の一部は封止用樹脂１３５によってパッケージされている。
【０００６】
以下、前記の半導体装置の製造方法について、図８及び図９を参照しながら説明する。
【０００７】
まず、図８及び図９に示すように、第１のＬＳＩを有する第１の半導体チップ１１０の上に第１の内部電極１１１及びボンディングパッド１１２を形成すると共に、第２のＬＳＩを有する第２の半導体チップ１２０の上に第２の内部電極１２１を形成した後、該第２の内部電極１２１の上に半田よりなるバンプ１２２を形成する。その後、第２の半導体チップ１２０が形成されているウエハをダイシングして、第２の半導体チップ１２０を互いに分離した後、各第２の半導体チップ１２０をウエハ状の第１の半導体チップ１１０の上に配置する。
【０００８】
次に、図９に示すように、第２の半導体チップ１２０のバンプ１２２と第１の半導体チップ１１０の第１の内部電極１１１とを接合した後、ウエハ状の第１の半導体チップ１１０をダイシングして、第１の半導体チップ１１０を互いに分離する。
【０００９】
次に、図８に示すように、第１の半導体チップ１１０と第２の半導体チップ１２０との間に絶縁性樹脂１３０を充填した後、第１の半導体チップ１１０をリードフレームのダイパッド１３１に樹脂によって固定すると共に、第１の半導体チップ１１０のボンディングパッド１１２とリードフレームの外部リード１３２とをボンディングワイヤ１３３を介して接続し、その後、第１の半導体チップ１１０、第２の半導体チップ１２０、ボンディングワイヤ１３３、ダイパッド１３１及び外部リード１３２の一部を封止用樹脂１３５によってパッケージすると、従来の半導体装置が得られる。
【００１０】
【発明が解決しようとする課題】
しかしながら、前記従来の半導体装置の製造方法によると、ウエハ状の第１の半導体チップ１１０をダイシングする際に使用する純水が第１の半導体チップ１１０と第２の半導体チップ１２０との間に侵入するので、侵入した純水をオーブン等を用いて除去する工程が必要になる。また、ウエハ状の第１の半導体チップ１１０をダイシングする際に供給する純水の水圧により、第１の半導体チップ１１０と第２の半導体チップ１２０との接合部が面内方向の剪断力を受けたり、第１の半導体チップ１１０のダイシング工程において発生したシリコンのくずが第１の半導体チップ１１０と第２の半導体チップ１２０との間に侵入したりするので、半導体装置の信頼性が損なわれると共に歩留まりが低下するという第１の問題がある。
【００１１】
ところで、第１のＬＳＩを有する第１の半導体チップ１１０と第２のＬＳＩを有する第２の半導体チップ１２０とがバンプ１２２により接続されてなる半導体装置においては、第１の半導体チップ１１０の第１の内部電極１１１の位置と第２の半導体チップ１２０の第２の内部電極１２１の位置とを一致させる必要がある。このため、第１の半導体チップ１１０の第１のＬＳＩに形成されている機能ブロックと第１の内部電極１１１とを接続する配線、又は、第２の半導体チップ１２０の第２のＬＳＩに形成されている機能ブロックと第２の内部電極１２１とを接続する配線の長さが長くなってしまうので、第１のＬＳＩ又は第２のＬＳＩにおいて信号時間の遅延が発生する。
【００１２】
そこで、第１の半導体チップ１１０の第１のＬＳＩに形成されている機能ブロックと第１の内部電極１１１とを接続する配線の長さを短くするべく、第１の内部電極１１１の位置を第１のＬＳＩに形成されている機能ブロックの位置に近づけて、図１０（ａ）に示すように、第１の半導体チップ１１０に形成される第１の内部電極１１１の位置を第１の半導体チップ１１０の中心部に対してオフセットすることを考慮した。
【００１３】
ところが、第１の内部電極１１１の位置を第１の半導体チップ１１０の中心部に対してオフセットすると、第１の半導体チップ１１０の中心部の位置と第２の半導体チップ１２０の中心部の位置とは一致しないため、第２の半導体チップ１２０の側面から封止用樹脂１３５の外面までの距離が部位によって異なることになり、第２の半導体チップ１２０の側方に存在する封止用樹脂１３５の量が部位によって異なることになる。このため、封止用樹脂１３５が硬化するときに第２の半導体チップ１２０の側面に加わる硬化収縮力が側面によって異なる。つまり、封止用樹脂１３５の量が大きい部分（図１０（ｂ）においてＡで示す部分）の硬化収縮力は、封止用樹脂１３５の量が小さい部分（図１０（ｂ）においてＢで示す部分）の硬化収縮力よりも大きい。また、半導体装置をプリント基板等に実装する際に封止用樹脂１３５の温度は上昇するが、この温度上昇に伴う封止用樹脂１３５の熱膨張によって第２の半導体チップ１２０の側面に加わる熱応力は側面によって異なる。つまり、封止用樹脂１３５の量が大きい部分（Ａ）の熱応力は封止用樹脂１３５の量が小さい部分（Ｂ）の熱応力よりも大きい。従って、第２の半導体チップ１２０における封止用樹脂１３５の量が大きい部分（Ａ）と対応する側面（ａ）に加わる硬化収縮力及び熱応力は、第２の半導体チップ１２０における封止用樹脂１３５の量が小さい部分（Ｂ）と対応する側面（ｂ）に加わる硬化収縮力及び熱応力よりも大きくなる。このため、第１の半導体チップ１１０と第２の半導体チップ１２０との接合部に、硬化収縮力の差及び熱応力の差に起因する剪断力が面内方向に加わるので、半導体装置の信頼性が損なわれると共に歩留まりが低下するという第２の問題がある。
【００１４】
前記に鑑み、本発明は、ダイシング時に第１の半導体チップと第２の半導体チップとの間に純水が侵入する事態を防止してオーブン等による純水の除去工程をなくすと共に、第１の半導体チップをダイシングする際に供給する純水の水圧が第１の半導体チップと第２の半導体チップとの接合部に加わる事態及び第１の半導体チップをダイシングする際に発生する基板のくずが第１の半導体チップと第２の半導体チップとの間に侵入する事態を防止して半導体装置の信頼性及び歩留まりを向上させることを第１の目的とし、第１の半導体チップと第２の半導体チップとの接合部に加わるパッケージの硬化収縮力及び熱応力を低減して半導体装置の信頼性及び歩留まりを向上させることを第２の目的とする。
【００１５】
【課題を解決するための手段】
前記の第２の目的を達成するため、本発明に係る半導体装置は、第１のＬＳＩを有する第１の半導体チップと、第２のＬＳＩを有すると共に第１の半導体チップよりも小さいチップサイズを有し、第１の半導体チップにフェイスダウン方式で接続された第２の半導体チップと、第１の半導体チップ及び第２の半導体チップを封止しているパッケージとを備えており、第２の半導体チップの互いに隣接する２側辺のうち同じ長さ又は短い方の長さを持つ第１の側辺が延びる第１の方向において、第１の半導体チップの中心部と第２の半導体チップの中心部とは互いにオフセットしていると共に第２の半導体チップの中心部とパッケージの中心部とはほぼ一致している。
【００１６】
本発明に係る半導体装置によると、第２の半導体チップの互いに隣接する２側辺のうち同じ長さ又は短い方の長さを持つ第１の側辺が延びる第１の方向において、第２の半導体チップの中心部とパッケージの中心部とがほぼ一致しているため、第２の半導体チップの側面からパッケージの外面までの距離はほぼ等しい。このため、第１の方向においては、パッケージが硬化する際に第２の半導体チップの各側面に加わる硬化収縮力がほぼ等しくなると共にパッケージの熱膨張に伴って第２の半導体チップの各側面に加わる熱応力もほぼ等しくなる。もっとも、第１の半導体チップにおける第１の方向の各側面に加わるパッケージの硬化収縮力及び熱応力は若干異なるが、第１の半導体チップのチップサイズが第２の半導体チップのチップサイズよりも大きいため、第１の方向において、第１の半導体チップの側面に加わるパッケージの硬化収縮力及び熱応力の差は、従来の半導体装置における第２の半導体チップの側面に加わるパッケージの硬化収縮力及び熱応力の差に比べて小さい。
【００１７】
本発明に係る半導体装置において、第２の半導体チップの互いに隣接する２側辺のうち第１の側辺と異なる第２の側辺が延びる第２の方向において、第１の半導体チップの中心部と第２の半導体チップの中心部とは互いにオフセットしていると共に第２の半導体チップの中心部とパッケージの中心部とはほぼ一致していることが好ましい。
【００１８】
このようにすると、第２の方向においても、第２の半導体チップの各側面に加わるパッケージの硬化収縮力及び熱応力はほぼ等しくなる。
【００１９】
前記の第２の目的を達成するため、本発明に係る第１の半導体装置の製造方法は、第１のＬＳＩを有する第１の半導体チップと、第２のＬＳＩを有すると共に前記第１の半導体チップよりも小さいチップサイズを有する第２の半導体チップとをフェイスダウン方式により接続するチップ接続工程と、互いに接続された第１の半導体チップ及び第２の半導体チップをパッケージにより封止するチップ封止工程とを備えており、チップ接続工程は、第２の半導体チップの互いに隣接する２側辺のうち同じ長さ又は短い方の長さを持つ第１の側辺が延びる第１の方向において、第１の半導体チップの中心部と第２の半導体チップの中心部とが互いにオフセットしていると共に第２の半導体チップの中心部とパッケージの中心部とがほぼ一致するように、第１の半導体チップと第２の半導体チップとを接続する工程を含む。
【００２０】
第１の半導体装置の製造方法によると、チップ接続工程は、第１の方向において第２の半導体チップの中心部とパッケージの中心部とがほぼ一致するように、第１の半導体チップと第２の半導体チップとを接続する工程を含むため、得られる半導体装置においては、第１の方向において、第２の半導体チップの各側面に加わるパッケージの硬化収縮力及び熱応力はほぼ等しくなる。
【００２１】
第１の半導体装置の製造方法において、チップ接続工程は、第２の半導体チップの互いに隣接する２側辺のうち第１の側辺と異なる第２の側辺が延びる第２の方向において、第１の半導体チップの中心部と第２の半導体チップの中心部とが互いにオフセットしていると共に第２の半導体チップの中心部とパッケージの中心部とがほぼ一致するように、第１の半導体チップと第２の半導体チップとを接続する工程を含むことが好ましい。
【００２２】
このようにすると、得られる半導体装置においては、第２の方向においても、第２の半導体チップの各側面に加わるパッケージの硬化収縮力及び熱応力はほぼ等しくなる。
【００２３】
前記の第１の目的を達成するため、本発明に係る第２の半導体装置の製造方法は、第１のＬＳＩを有する第１の半導体チップと、第２のＬＳＩを有すると共に第１の半導体チップよりも小さいチップサイズを有する第２の半導体チップとがフェイスダウン方式により接続されてなる半導体装置の製造方法を対象とし、複数の第２の半導体チップが形成されている半導体ウエハをダイシングして、複数の第２の半導体チップを互いに分離する第１のチップ分離工程と、互いに分離された複数の第２の半導体チップを、複数の第１の半導体チップが形成されている半導体ウエハにおける複数の第１の半導体チップにフェイスダウン方式によりそれぞれ接続するチップ接続工程と、互いに接続された複数の第１の半導体チップと複数の第２の半導体チップとの間に絶縁性樹脂をそれぞれ充填する樹脂充填工程と、複数の第１の半導体チップが形成されている半導体ウエハをダイシングして、複数の第１の半導体チップを互いに分離する第２のチップ分離工程とを備えている。
【００２４】
第２の半導体装置の製造方法によると、第１の半導体チップと第２の半導体チップとの間に絶縁性樹脂を充填した後に、第１の半導体チップが形成されている半導体ウエハをダイシングして、第１の半導体チップを互いに分離するため、ダイシング工程で使用する純水が第１の半導体チップと第２の半導体チップとの間に侵入せず、ダイシング時の水圧が第２の半導体チップに対して側方から加わっても、第１の半導体チップと第２の半導体チップとの接合部が損なわれることがなく、また、ダイシング時に発生する基板のくずが第１の半導体チップと第２の半導体チップとの間に入り込むことがない。
【００２５】
第２の半導体装置の製造方法において、樹脂充填工程と第２のチップ分離工程との間に、第２の半導体チップにおける第１の半導体チップと対向する面と反対側の面を研磨するチップ研磨工程をさらに備えていることが好ましい。
【００２６】
第２の半導体装置の製造方法において、樹脂充填工程と第２のチップ分離工程との間に、第１の半導体チップにおける第２の半導体チップと対向する面に第２の半導体チップを囲む樹脂層を形成した後、第２の半導体チップにおける第１の半導体チップと対向する面と反対側の面を研磨するチップ研磨工程をさらに備えていることが好ましい。
【００２７】
【発明の実施の形態】
（第１の実施形態）
以下、本発明の第１の実施形態に係る半導体装置の製造方法について、図１（ａ）〜（ｃ）及び図２（ａ）〜（ｃ）を参照しながら説明する。
【００２８】
まず、図１（ａ）に示すように、第１の半導体ウエハ上に形成されており、それぞれが第１のＬＳＩを有する複数の第１の半導体チップ１０の上に、アルミニウムよりなる第１の内部電極１１及びボンディングパッド１２をそれぞれ形成する。また、第２の半導体ウエハの上に形成されており、それぞれが第２のＬＳＩを有すると共に第１の半導体チップ１０よりも小さいチップサイズを有する複数の第２の半導体チップ２０の上にアルミニウムよりなる第２の内部電極２１を形成した後、各第２の内部電極２１の上に半田よりなるバンプ２２を形成する。
【００２９】
バンプ２２の材料としては、Ａｕ、Ｉｎ、Ｉｎ−Ｓｎ、Ｐｂ−Ｓｎ、Ｃｕ又はＮｉ等の金属を用いることができ、バンプ２２の大きさとしては、径が１μｍ〜１００μｍ、高さが１μｍ〜５０μｍ程度のものを用いることができる。また、アルミニウムよりなる第２の内部電極２１の上に、無電解鍍金法等によりＮｉ／Ａｕ等の図示しないバリアメタル層を形成した後、該バリアメタル層の上に、電解鍍金法、無電解鍍金法、ディッピング法又は転写法等によりバンプ２２を形成することができる。
【００３０】
また、第２の半導体チップ２０の第２の内部電極２１の上にバンプ２２を形成する代わりに、第１の半導体チップ１０の第１の内部電極１１の上にバンプを形成してもよい。
【００３１】
次に、第２の半導体チップ２０が形成されている第２の半導体ウエハをダイシングして、複数の第２の半導体チップ２０を互いに分離した後、第１の半導体チップ１０における第２の半導体チップ２０の搭載領域に、例えば紫外線硬化性のエポキシ樹脂よりなる絶縁性樹脂３０を塗布する。
【００３２】
絶縁性樹脂３０としては、紫外線硬化性のエポキシ樹脂に代えて、熱硬化性、紫外線硬化性又は常温硬化性の、エポキシ樹脂、アクリル樹脂、ポリイミド樹脂又はウレタン樹脂等を用いることができる。また、絶縁性樹脂３０の塗布方法については、ディスペンス法、印刷法又はスタンピング法等を適宜用いることができる。
【００３３】
尚、絶縁性樹脂３０を第１の半導体チップ１０における第２の半導体チップ２０の搭載領域に塗布したが、これに代えて、第２の半導体チップ２０に塗布してもよい。
【００３４】
次に、第２の半導体チップ２０をウエハ状の第１の半導体チップ１０の上に配置すると共に、第２の半導体チップ２０のバンプ２２と第１の半導体チップ１０の第１の内部電極１１とを位置合わせした後、第２の半導体チップ２０を第１の半導体チップ１０に接近させて、第２の半導体チップ２０のバンプ２２と第１の半導体チップ１０の第１の内部電極１１とを接触させる。
【００３５】
尚、第１の半導体チップ１０に絶縁性樹脂３０を塗布してから、第２の半導体チップ２０のバンプ２２と第１の半導体チップ１０の第１の内部電極１１とを接触させたが、これに代えて、第２の半導体チップ２０のバンプ２２と第１の半導体チップ１０の第１の内部電極１１とを接触させてから、第１の半導体チップ１０と第２の半導体チップ２０との間に絶縁性樹脂３０を充填してもよい。
【００３６】
次に、図１（ｂ）に示すように、加圧ツール４０により第２の半導体チップ２０を第１の半導体チップ１０に対して押圧して、第２の半導体チップ２０のバンプ２２と第１の半導体チップ１０の第１の内部電極１１とを接合させると共に、絶縁性樹脂３０を第１の半導体チップ１０と第２の半導体チップ２０との間に押し広げる。このようにすると、第１の半導体チップ１０と第２の半導体チップ２０とは絶縁性樹脂３０の粘性によって仮固定される。加圧ツール４０による加圧力は、１個のバンプ２２当たり０．１ｇ〜２０ｇの荷重が適当であって、この荷重の大きさとしては、第１の半導体チップ１０の第１の内部電極１１が損傷したり、該第１の内部電極１１の下側に形成されているトランジスタや配線の特性が変化したりしない程度に設定する。
【００３７】
次に、絶縁性樹脂３０に対して紫外線４１を第１の半導体チップ１０の周辺から照射して絶縁性樹脂３０を硬化させることにより、第１の半導体チップ１０と第２の半導体チップ２０とを一体化する。紫外線４１のエネルギー量としては、絶縁性樹脂３０の種類にもよるが、通常は、２００ｍＪ〜５０００ｍＪの照射量の紫外線４１を数秒間照射する。その後、加圧ツール４０による加圧を解除して常温又は加熱下において保持すると、絶縁性樹脂３０は硬化する。このような工程をすべての第２の半導体チップ２０に対して行なって、すべての第２の半導体チップ２０をウエハ状態の第１の半導体チップ１０と一体化する。
【００３８】
尚、絶縁性樹脂３０が熱硬化性の場合には、加圧ツール４０を介して絶縁性樹脂３０を加熱することにより絶縁性樹脂３０を硬化させる。この場合の加熱条件としては、通常、７０℃〜２５０℃程度の温度下で数秒〜数十秒間加熱した後、加圧ツール４０による加圧を解除する。
【００３９】
また、加圧ツール４０による第２の半導体チップ２０に対する加圧工程及び絶縁性樹脂３０の硬化工程については、第２の半導体チップ２０毎に加圧と硬化とを交互に行なってもよいし、複数の第２の半導体チップ２０に対して加圧を行なった後、複数の絶縁性樹脂３０を同時に硬化させてもよい。
【００４０】
次に、図１（ｃ）に示すように、第１の半導体チップ１０のボンディングパッド１２にプローバーのプローブ端子４２を接触させて、第１の半導体チップ１０の第１のＬＳＩ及び第２の半導体チップ２０の第２のＬＳＩの電気特性の検査を同時に行なう。
【００４１】
次に、図２（ａ）に示すように、ダイヤモンドホイール４３を回転させながら、複数の第２の半導体チップ２０の裏面を同時に研磨する。この場合、第２の半導体チップ２０は、ウエハ状態の第１の半導体チップ１０に対して絶縁性樹脂３０により強固に固定されており、機械的強度が大きくなっているので、当初の厚さが４００〜６８０μｍである第２の半導体チップ２０を１０μｍ程度の薄さにまで研磨することができる。
【００４２】
尚、ダイヤモンドホイール４３による研磨に代えて、アルミナによる研磨、又は、研磨領域以外の領域をレジスト若しくはワックスにより覆った状態で化学的な研磨を行なってもよい。
【００４３】
また、第２の半導体チップ２０に対する研磨に加えて、ウエハ状態の第１の半導体チップ１０に対する研磨を行なってもよい。この場合、第２の半導体チップ２０が絶縁性樹脂３０によって第１の半導体チップ１０に固定されているため、ウエハ状態の第１の半導体チップ１０の剛性が増しているので、第１の半導体チップ１０を従来よりも薄く研磨することができる。このように第１の半導体チップ１０及び第２の半導体チップ２０に対して研磨を行なうと、第１の半導体チップ１０及び第２の半導体チップ２０よりなる半導体装置の厚さを一層薄くすることができる。もっとも、第１の半導体チップ１０を余り薄く研磨し過ぎると、後に行なう第１の半導体ウエハに対するダイシング工程において、第１の半導体チップ１０が損傷する恐れがあるので、第１の半導体チップ１０に対する研磨量には限界がある。これに対して、既にダイシングにより分離されている第２の半導体チップ２０に対しては最大限まで研磨することが可能である。
【００４４】
次に、図２（ｂ）に示すように、第１の半導体チップ１０が形成されている第１の半導体ウエハに対してダイシングを行なう。
【００４５】
次に、図２（ｃ）に示すように、分離された第１の半導体チップ１０をリードフレームのダイパッド３１に樹脂によって固定すると共に、第１の半導体チップ１０のボンディングパッド１２とリードフレームの外部リード３２とをボンディングワイヤ３３を介して接続する。その後、第１の半導体チップ１０、第２の半導体チップ２０、ボンディングワイヤ３３、ダイパッド３１及び外部リード３２の一部を封止用樹脂３５によってパッケージすると、第１の半導体チップ１０と第２の半導体チップ２０とが一体化されてなるＬＳＩ半導体装置が得られる。
【００４６】
第１の実施形態に係る半導体装置の製造方法によると、第２の半導体チップ２０とウエハ状態の第１の半導体チップ１０との間に絶縁性樹脂３０を充填した後に、第１の半導体チップ１０に対してダイシングを行なうため、以下に説明するような効果が得られる。
【００４７】
まず、ダイシング工程で使用する純水が第１の半導体チップ１０と第２の半導体チップ２０との間に侵入しないため、チップ間に侵入した純水をオーブン等で蒸発させる工程を低減することができる。もっとも、第１の半導体チップ１０及び第２の半導体チップ２０に付着している純水を吹き飛ばす工程は必要であるが、純水を吹き飛ばす工程に要する時間は、１枚の半導体ウエハを切断するのに要する時間と同程度であるので、特に問題にはならない。
【００４８】
また、第１の半導体チップ１０に対するダイシング時の水圧が第２の半導体チップ２０に対して側方から加わっても、第２の半導体チップ２０はウエハ状態の第１の半導体チップ１０に絶縁性樹脂３０により固定されているため、第１の半導体チップ１０と第２の半導体チップ２０との接合部が損なわれることがないので、半導体装置の信頼性及び歩留まりが向上する。
【００４９】
また、第１の半導体チップ１０に対するダイシングにより発生するシリコンのくずが第１の半導体チップ１０と第２の半導体チップ２０との間に入り込む事態を回避することもできる。
【００５０】
また、第１の実施形態においては、第２の半導体チップ２０が第１の半導体チップ１０に接合された状態で電気特性の検査を完了しているため、検査の結果良品と判別された半導体チップのみを封止用樹脂３０によりパッケージできるので、つまり、不良の半導体チップをパッケージする必要がないので、パッケージ工程におけるコストを低減することができる。
【００５１】
また、第１の実施形態においては、ウエハ状態の第１の半導体チップ１０のボンディングパッド１２にプローブ端子４２を接触させて電気的特性の検査を行なうため、複数の半導体チップに対して同時に検査できるので、検査工程に要する時間を低減することができる。尚、電気的特性の検査は、第１の半導体チップ１０と第２の半導体チップ２０との間に絶縁性樹脂３０を充填する工程よりも前でもよいし後でもよい。
【００５２】
（第２の実施形態）
以下、本発明の第２の実施形態に係る半導体装置の製造方法について、図３（ａ）〜（ｃ）及び図４（ａ）〜（ｂ）を参照しながら説明する。
【００５３】
第１の実施形態と同様、図３（ａ）に示すように、第１のＬＳＩを有する第１の半導体チップ１０の上に第１の内部電極１１及びボンディングパッド１２を形成すると共に、第２のＬＳＩを有する第２の半導体チップ２０の上に第２の内部電極２１を形成した後、該第２の内部電極２１の上にバンプ２２を形成する。その後、第２の半導体チップ２０が形成されている第２の半導体ウエハをダイシングして、第２の半導体チップ２０を互いに分離した後、第１の半導体チップ１０における第２の半導体チップ２０の搭載領域に絶縁性樹脂３０を塗布する。その後、第２の半導体チップ２０のバンプ２２と第１の半導体チップ１０の第１の内部電極１１とを接触させる。
【００５４】
次に、図３（ｂ）に示すように、加圧ツール４０により第２の半導体チップ２０を第１の半導体チップ１０に対して押圧して、第２の半導体チップ２０のバンプ２２と第１の半導体チップ１０の第１の内部電極１１とを接合させると共に、絶縁性樹脂３０を第１の半導体チップ１０と第２の半導体チップ２０との間に押し広げる。その後、絶縁性樹脂３０に対して紫外線４１を照射して絶縁性樹脂３０を硬化させることにより、第１の半導体チップ１０と第２の半導体チップ２０とを一体化する。
【００５５】
次に、図３（ｃ）に示すように、第１の半導体チップ１０のボンディングパッド１２にプローバーのプローブ端子４２を接触させて、第１の半導体チップ１０の第１のＬＳＩ及び第２の半導体チップ２０の第２のＬＳＩの電気特性の検査を同時に行なう。
【００５６】
次に、図４（ａ）に示すように、ウエハ状の第１の半導体チップ１０の上に全面に亘ってチップ保持用樹脂４４を第２の半導体チップ２０と同程度の高さまで堆積した後、ダイヤモンドホイール４３を回転させながら、複数の第２の半導体チップ２０の裏面を同時に研磨する。この場合、第２の半導体チップ２０が絶縁性樹脂３０及びチップ保持用樹脂４４によってウエハ状態の第１の半導体チップ１０に固定されているので、第２の半導体チップ２０に対する研磨をより確実に行なうことができる。第２の半導体チップ２０に対する研磨が完了すると、チップ保持用樹脂４４を溶液により除去する。チップ保持用樹脂４４を溶液により除去する際に絶縁性樹脂３０が除去されないよう、チップ保持用樹脂４４としては絶縁性樹脂３０と異なる種類の樹脂を用いると共に、溶液としてはチップ保持用樹脂４４を溶解する一方、絶縁性樹脂３０を溶解しないようなものを用いる。
【００５７】
次に、図４（ｂ）に示すように、第１の半導体チップ１０が形成されている第１の半導体ウエハに対してダイシングを行なった後、分離された第１の半導体チップ１０をリードフレームのダイパッド３１に固定すると共に、第１の半導体チップ１０のボンディングパッド１２とリードフレームの外部リード３２とをボンディングワイヤ３３を介して接続し、その後、第１の半導体チップ１０、第２の半導体チップ２０、ボンディングワイヤ３３、ダイパッド３１及び外部リード３２の一部を封止用樹脂３５によってパッケージすると、図４（ｃ）に示すような半導体装置が得られる。
【００５８】
（第３の実施形態）
以下、本発明の第３の実施形態に係る半導体装置及びその製造方法について、図５（ａ）〜（ｃ）及び図６（ａ）、（ｂ）を参照しながら説明する。
【００５９】
第１の実施形態と同様、図５（ａ）に示すように、第１のＬＳＩを有する正方形の第１の半導体チップ１０の上に第１の内部電極１１及びボンディングパッド１２を形成すると共に、第２のＬＳＩを有すると共に第１の半導体チップ１０よりも小さいチップサイズを有する正方形の第２の半導体チップ２０の上に第２の内部電極２１を形成した後、該第２の内部電極２１の上にバンプ２２を形成する。この場合、第１のＬＳＩの機能ブロックと第１の内部電極１１との距離を短くして、第１のＬＳＩにおける信号遅延時間を短縮するべく、第１の内部電極１１は第１の半導体チップ１０の中心部に対して例えば左側にオフセットしている。
【００６０】
次に、第２の半導体チップ２０が形成されている第２の半導体ウエハをダイシングして、第２の半導体チップ２０を互いに分離した後、第１の半導体チップ１０における第２の半導体チップ２０の搭載領域に絶縁性樹脂３０を塗布する。第１の内部電極１１が第１の半導体チップ１０の中心部に対して左側にオフセットしているため、絶縁性樹脂３０の塗布領域も第１の半導体チップ１０の中心部に対して左側にオフセットしている。
【００６１】
次に、第２の半導体チップ２０をウエハ状の第１の半導体チップ１０の上に配置すると共に、第２の半導体チップ２０のバンプ２２と第１の半導体チップ１０の第１の内部電極１１とを位置合わせした後、第２の半導体チップ２０のバンプ２２と第１の半導体チップ１０の第１の内部電極１１とを接触させる。このようにすると、第２の半導体チップ２０の中心部は第１の半導体チップ１０の中心部に対して左側にオフセットしている。
【００６２】
次に、図５（ｂ）に示すように、加圧ツール４０により第２の半導体チップ２０を第１の半導体チップ１０に対して押圧して、第２の半導体チップ２０のバンプ２２と第１の半導体チップ１０の第１の内部電極１１とを接合させると共に、絶縁性樹脂３０を第１の半導体チップ１０と第２の半導体チップ２０との間に押し広げる。その後、絶縁性樹脂３０に対して紫外線４１を照射して絶縁性樹脂３０を硬化させることにより、第１の半導体チップ１０と第２の半導体チップ２０とを一体化する。
【００６３】
次に、図５（ｃ）に示すように、第１の半導体チップ１０のボンディングパッドパッド１２にプローバーのプローブ端子４２を接触させて、第１の半導体チップ１０の第１のＬＳＩ及び第２の半導体チップ２０の第２のＬＳＩの電気特性の検査を同時に行なう。その後、図示は省略しているが、複数の第２の半導体チップ２０の裏面に対して研磨を行なう。
【００６４】
次に、図６（ａ）に示すように、第１の半導体チップ１０が形成されている第１の半導体ウエハに対してダイシングを行なって、第１の半導体チップ１０を分離する。その後、分離された第１の半導体チップ１０をリードフレームのダイパッド３１に固定すると共に、第１の半導体チップ１０のボンディングパッド１２とリードフレームの外部リード３２とをボンディングワイヤ３３を介して接続する。その後、図６（ｂ）に示すように、第１の半導体チップ１０、第２の半導体チップ２０、ボンディングワイヤ３３、ダイパッド３１及び外部リード３２の一部を正方形の封止用樹脂３５によってパッケージする。この場合、第２の半導体チップ２０の中心部と封止用樹脂３５の中心部とがほぼ一致している一方、第１の半導体チップ１０の中心部は封止用樹脂３５の中心部に対して右側にオフセットするようにパッケージする。
【００６５】
尚、第１の半導体チップ１０をリードフレームのダイパッド３１に固定する方法としては、次の２つの方法を適宜選択することができる。すなわち、リードフレームのインナリードの長さを左右で異ならせて、ダイパッド３１がリードフレームの中心部に対して右側にオフセットするように設けておき、第１の半導体チップ１０を、その中心部とダイパッド３１の中心部とが一致するように載置してもよいし、図６（ｂ）に示すように、ダイパッド３１がリードフレームの中心部に位置するように設けておき、第１の半導体チップ１０を、その中心部がダイパッド３１の中心部に対して右側にオフセットするように載置してもよい。
【００６６】
第１の半導体チップ１０の中心部と封止用樹脂３５の中心部とのオフセット量については、例えば次のように設定することができる。すなわち、第１の半導体チップ１０の大きさが１０ｍｍ角、第２の半導体チップ２０の大きさが４ｍｍ角、封止用樹脂３５の大きさが１６ｍｍ角の場合、第２の半導体チップ２０の中心部を封止用樹脂３５の中心部と一致させる一方、第１の半導体チップ１０の中心部を封止用樹脂３５の中心部に対して１ｍｍオフセットさせる。このようにすると、第１の半導体チップ１０の側面から封止用樹脂３５の側面までの距離は、それぞれ２ｍｍ及び４ｍｍとなる。
【００６７】
第３の実施形態に係る半導体装置によると、第２の半導体チップ２０の中心部と封止用樹脂３５の中心部とがほぼ一致しているため、第２の半導体チップ２０の側面から封止用樹脂３５の外面までの距離は左右において等しい。このため、封止用樹脂３５が硬化するときに第２の半導体チップ２０の側面に加わる硬化収縮力は左右両側において等しくなると共に、封止用樹脂３５の熱膨張に伴って第２の半導体チップ２０の側面に加わる熱応力も左右両側において等しくなる。
【００６８】
もっとも、第１の半導体チップ１０の中心部が封止用樹脂３５の中心部に対してオフセットしているため、封止用樹脂３５が硬化するときに第１の半導体チップ１０の側面に加わる硬化収縮力は左右両側において異なると共に、封止用樹脂３５の熱膨張に伴って第１の半導体チップ１０の側面に加わる熱応力も左右両側において異なる。
【００６９】
しかしながら、第１の半導体チップ１０のチップサイズは第２の半導体チップ２０のチップサイズよりも大きいため、第１の半導体チップ１０の側方に存在する封止用樹脂３０の量は、第２の半導体チップ２０の側方に存在する封止用樹脂３０の量に比べて少ないので、第１の半導体チップ１０の左右の側面に加わる封止用樹脂３５の硬化収縮力及び熱応力の差は、図１０に示した従来の半導体装置における第２の半導体チップ１２０の左右の側面に加わる封止用樹脂１３５の硬化収縮力及び熱応力の差に比べて小さい。従って、第１の半導体チップ１０と第２の半導体チップ２０との接合部に、封止用樹脂３５の硬化収縮力及び熱応力の差に起因して第１の半導体チップ１０と第２の半導体チップ２０との接合部に面内方向から加わる剪断力は従来に比べて低減している。
【００７０】
第３の実施形態においては、第１の半導体チップ１０、第２の半導体チップ２０及び封止用樹脂３０の平面形状は、それぞれ正方形であったが、図７に示すように、矩形状であってもよい。第２の半導体チップ２０が矩形状の場合には、第２の半導体チップ２０の短辺が延びる方向において、第１の半導体チップ１０の中心部と第２の半導体チップ２０の中心部とが互いにオフセットしていると共に、第２の半導体チップ２０の中心部と封止用樹脂３０の中心部とがほぼ一致していることが好ましい。すなわち、図７におけるＸ1 とＸ2 とが等しいことが好ましい。このようにすると、第２の半導体チップ２０における図７の左右両側の側面に加わる封止用樹脂３０の硬化収縮力及び熱応力の差はなくなる。この場合には、図７におけるＹ1 とＹ2 とは異なるが、図７の上下方向に存在する封止用樹脂３０の量は図７における左右方向に存在する封止用樹脂３０の量に比べて少ないので、第２の半導体チップ２０の短辺側の側面に加わるパッケージの硬化収縮力及び熱応力の差の影響は少ない。もっとも、第２の半導体チップ２０が矩形状の場合には、第２の半導体チップ２０の長辺が延びる方向においても、第２の半導体チップ２０の中心部と封止用樹脂３０の中心部とがほぼ一致していること、つまりＹ1 とＹ2 とが等しいことが好ましいのは当然である。
【００７１】
尚、前記第１〜第３の実施形態においては、半導体装置のパッケージの型式については、特に限定されず、ＱＦＰタイプ、ＰＧＡタイプ又はＢＧＡタイプ等を適宜採用できると共に、パッケージの材料としては、封止用樹脂に代えて封止用セラミック等を適宜用いることができる。
【００７２】
【発明の効果】
本発明に係る半導体装置によると、第２の半導体チップの互いに隣接する２側辺のうち同じ長さ又は短い方の長さを持つ第１の側辺が延びる第１の方向において、第２の半導体チップの中心部とパッケージの中心部とがほぼ一致しているため、パッケージの硬化収縮力及び熱応力の差に起因して第１の半導体チップと第２の半導体チップとの接合部に面内方向から加わる剪断力は従来に比べて低減するので、半導体装置の信頼性及び歩留まりは向上する。
【００７３】
本発明に係る半導体装置において、第２の半導体チップの互いに隣接する２側辺のうち第１の側辺と異なる第２の側辺が延びる第２の方向において、第２の半導体チップの中心部とパッケージの中心部とがほぼ一致していると、第２の方向においても、第２の半導体チップの各側面に加わるパッケージの硬化収縮力及び熱応力の差が従来に比べて低減するので、半導体装置の信頼性及び歩留まりは一層向上する。
【００７４】
本発明に係る第１の半導体装置の製造方法によると、チップ接続工程が、第１の方向において、第１の半導体チップの中心部と第２の半導体チップの中心部とが互いにオフセットしていると共に第２の半導体チップの中心部とパッケージの中心部とがほぼ一致するように、第１の半導体チップと第２の半導体チップとを接続する工程を含むため、得られる半導体装置においては、第１の半導体チップと第２の半導体チップとの接合部に面内方向から加わる剪断力が従来に比べて低減するので、半導体装置の信頼性及び歩留まりは向上する。
【００７５】
第１の半導体装置の製造方法において、チップ接続工程が、第２の半導体チップの第２の側辺が延びる第２の方向において、第１の半導体チップの中心部と第２の半導体チップの中心部とが互いにオフセットしていると共に第２の半導体チップの中心部とパッケージの中心部とがほぼ一致するように、第１の半導体チップと第２の半導体チップとを接続する工程を含むと、第１の半導体チップと第２の半導体チップとの接合部に面内方向から加わる剪断力が従来に比べて一層低減するので、半導体装置の信頼性及び歩留まりは一層向上する。
【００７６】
第２の半導体装置の製造方法によると、ダイシング工程で使用する純水が第１の半導体チップと第２の半導体チップとの間に侵入しないので、第１の半導体チップと第２の半導体チップとの間に侵入した純水をオーブン等で蒸発させる工程が不要になるので、工程及びコストを低減することができる。また、ダイシング時の水圧により第１の半導体チップと第２の半導体チップとの接合部が損なわれることがないと共に、ダイシング時に発生する基板のくずが第１の半導体チップと第２の半導体チップとの間に入り込むことがないので、半導体装置の信頼性及び歩留まりは向上する。
【００７７】
第２の半導体装置の製造方法において、樹脂充填工程と第２のチップ分離工程との間に第２の半導体チップを研磨するチップ研磨工程を備えていると、第２の半導体チップは、ウエハ状態の第１の半導体チップに対して絶縁性樹脂により強固に固定された状態で研磨されるため、機械的強度が大きくなって研磨が安定すると共に、第２の半導体チップを従来に比べて薄く研磨できるので、第１の半導体チップと第２の半導体チップとが一体化されてなる超薄型のＬＳＩ半導体装置を得ることができる。
【００７８】
第２の半導体装置の製造方法において、樹脂充填工程と第２のチップ分離工程との間に、第２の半導体チップを囲む樹脂層を形成した後、第２の半導体チップを研磨するチップ研磨工程を備えていると、機械的強度が一層大きくなって研磨が一層安定すると共に、第２の半導体チップを従来に比べて一層薄く研磨できるので、一層薄いＬＳＩ半導体装置を得ることができる。
【図面の簡単な説明】
【図１】 （ａ）〜（ｃ）は、本発明の第１の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図２】 （ａ）〜（ｃ）は、前記第１の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図３】 （ａ）〜（ｃ）は、本発明の第２の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図４】 （ａ）〜（ｃ）は、前記第２の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図５】 （ａ）〜（ｃ）は、本発明の第３の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図６】 （ａ）、（ｂ）は、前記の第３の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図７】 前記第３の実施形態に係る半導体装置の製造方法により得られる半導体装置の変形例を示す平面図である。
【図８】 従来の半導体装置の断面図である。
【図９】 従来の半導体装置の一工程を示す断面図である。
【図１０】 本発明の前提となる半導体装置の断面図である。
【符号の説明】
１０ 第１の半導体チップ
１１ 第１の内部電極
１２ ボンディングパッド
２０ 第２の半導体チップ
２１ 第２の内部電極
２２ バンプ
３０ 絶縁性樹脂
３１ ダイパッド
３２ 外部リード
３３ ボンディングワイヤ
３５ 封止用樹脂
４０ 加圧ツール
４１ 紫外線
４２ プローブ端子
４３ ダイヤモンドホイール
４４ チップ保持用樹脂
Claims (6)
- それぞれが第１のＬＳＩを有する複数の第１の半導体チップが形成されている半導体ウエハの前記複数の第１の半導体チップに、それぞれが第２のＬＳＩを有すると共に前記第１の半導体チップよりも小さいチップサイズを有する複数の第２の半導体チップをフェイスダウン方式によりそれぞれ接続するチップ接続工程と、
互いに接続された前記複数の第１の半導体チップと前記複数の第２の半導体チップとの間に絶縁性樹脂をそれぞれ充填する樹脂充填工程と、
前記樹脂充填工程の後に、前記複数の第１の半導体チップが形成されている前記半導体ウエハをダイシングして、前記複数の第１の半導体チップを互いに分離するチップ分離工程とを備えていることを特徴とする半導体装置の製造方法。 - 前記樹脂充填工程と前記チップ分離工程との間に、前記第２の半導体チップにおける前記第１の半導体チップと対向する面と反対側の面を研磨するチップ研磨工程をさらに備えていることを特徴とする請求項１に記載の半導体装置の製造方法。
- 前記樹脂充填工程と前記チップ分離工程との間に、前記第１の半導体チップにおける前記第２の半導体チップと対向する面に前記第２の半導体チップを囲む樹脂層を形成した後、前記第２の半導体チップにおける前記第１の半導体チップと対向する面と反対側の面を研磨するチップ研磨工程をさらに備えていることを特徴とする請求項１に記載の半導体装置の製造方法。
- それぞれが第１のＬＳＩを有する複数の第１の半導体チップが形成されている半導体ウエハの前記複数の第１の半導体チップの上に絶縁性樹脂を塗布する樹脂塗布工程と、
前記半導体ウエハの前記複数の第１の半導体チップの上に前記絶縁性樹脂を介して、それぞれが第２のＬＳＩを有すると共に前記第１の半導体チップよりも小さいチップサイズを有する複数の第２の半導体チップをフェイスダウン方式によりそれぞれ接続するチップ接続工程と、
前記チップ接続工程の後に、前記複数の第１の半導体チップが形成されている前記半導体ウエハをダイシングして、前記複数の第１の半導体チップを互いに分離するチップ分離工程とを備えていることを特徴とする半導体装置の製造方法。 - 前記チップ接続工程と前記チップ分離工程との間に、前記第２の半導体チップにおける前記第１の半導体チップと対向する面と反対側の面を研磨するチップ研磨工程をさらに備えていることを特徴とする請求項４に記載の半導体装置の製造方法。
- 前記チップ接続工程と前記チップ分離工程との間に、前記第１の半導体チップにおける前記第２の半導体チップと対向する面に前記第２の半導体チップを囲む樹脂層を形成した後、前記第２の半導体チップにおける前記第１の半導体チップと対向する面と反対側の面を研磨するチップ研磨工程をさらに備えていることを特徴とする請求項４に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001271437A JP3699915B2 (ja) | 1996-02-19 | 2001-09-07 | 半導体装置の製造方法 |
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3030196 | 1996-02-19 | ||
| JP11758896 | 1996-05-13 | ||
| JP8-30301 | 1996-05-13 | ||
| JP8-117588 | 1996-05-13 | ||
| JP2001271437A JP3699915B2 (ja) | 1996-02-19 | 2001-09-07 | 半導体装置の製造方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1378097A Division JP3262728B2 (ja) | 1996-02-19 | 1997-01-28 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002134686A JP2002134686A (ja) | 2002-05-10 |
| JP3699915B2 true JP3699915B2 (ja) | 2005-09-28 |
Family
ID=27286914
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001271437A Expired - Fee Related JP3699915B2 (ja) | 1996-02-19 | 2001-09-07 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3699915B2 (ja) |
-
2001
- 2001-09-07 JP JP2001271437A patent/JP3699915B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002134686A (ja) | 2002-05-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5773896A (en) | Semiconductor device having offsetchips | |
| US6001493A (en) | Substrate for transferring bumps and method of use | |
| US7459774B2 (en) | Stacked chip package using photosensitive polymer and manufacturing method thereof | |
| JP3759689B2 (ja) | 半導体パッケージの製造方法 | |
| US6653218B2 (en) | Method of fabricating resin-encapsulated semiconductor device | |
| CN115224013A (zh) | 芯片封装结构 | |
| JP3207738B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JP3262728B2 (ja) | 半導体装置及びその製造方法 | |
| US10797008B2 (en) | Semiconductor package and manufacturing method thereof | |
| JP2001320013A (ja) | 半導体装置およびその製造方法 | |
| US20080122087A1 (en) | Semiconductor device with no base member and method of manufacturing the same | |
| JPH0897217A (ja) | 半導体装置及びその製造方法 | |
| JP2002319647A (ja) | 半導体装置の製造方法 | |
| US6841884B2 (en) | Semiconductor device | |
| US9425177B2 (en) | Method of manufacturing semiconductor device including grinding semiconductor wafer | |
| US20090206480A1 (en) | Fabricating low cost solder bumps on integrated circuit wafers | |
| JP3892774B2 (ja) | 半導体装置の製造方法 | |
| US20050212129A1 (en) | Semiconductor package with build-up structure and method for fabricating the same | |
| US20110316157A1 (en) | Semiconductor device and a method for manufacturing the same | |
| US20040259290A1 (en) | Method for improving the mechanical properties of BOC module arrangements | |
| JP3496569B2 (ja) | 半導体装置及びその製造方法並びにその実装構造 | |
| JP3699915B2 (ja) | 半導体装置の製造方法 | |
| JP2003031768A (ja) | 半導体装置およびその製造方法 | |
| JP3741670B2 (ja) | 半導体装置の製造方法 | |
| JP2002261192A (ja) | ウエハレベルｃｓｐ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040514 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041005 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041111 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050125 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050209 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050628 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050711 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090715 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090715 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100715 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110715 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110715 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120715 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |