JP3741670B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3741670B2 JP3741670B2 JP2002138528A JP2002138528A JP3741670B2 JP 3741670 B2 JP3741670 B2 JP 3741670B2 JP 2002138528 A JP2002138528 A JP 2002138528A JP 2002138528 A JP2002138528 A JP 2002138528A JP 3741670 B2 JP3741670 B2 JP 3741670B2
- Authority
- JP
- Japan
- Prior art keywords
- resin
- interposer
- semiconductor
- semiconductor device
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、小型化、薄型化、軽量化、低価格化の要求に応じた半導体集積回路等の半導体装置の製造方法に関する。
【０００２】
【従来の技術】
図７及び図８に従来の半導体装置を示す。図７は、一般に広く利用されているリードフレームに半導体チップを搭載し、樹脂封止した構造の半導体装置の断面図である。半導体チップ１は、先ずリードフレーム１２にダイボンドされ、半導体チップ１上に形成されたボンディングパッドとリードフレーム１２の各リードとは金線１３でワイヤボンド接続され、その後、樹脂６により封止される。このような構造の半導体装置は、ワイヤボンディングエリアが必要なため、小型化、薄型化、軽量化の妨げとなっていた。
【０００３】
小型化、薄型化、軽量化を実現したものとして図８に示すような半導体装置がある。これは、半導体チップ１を、セラミック基板、有機材料基板やフィルムテープ等のインターポーザ３にバンプ２により接続し、樹脂封止したものである。バンプ接続を行っているため、ワイヤボンディングエリアが不要となり、半導体装置を小型化等することができる。
【０００４】
このような構造の半導体装置は、半導体チップ１の表面電極にバンプ電極２を形成した面を下にして、インターポーザ３上に形成された回路配線（図示せず）とバンプ電極２とを接続した後、樹脂封止される。ここで樹脂封止は、以下に示すようなアンダーフィル封止工程とオーバーコート封止工程との２工程により行われている。
【０００５】
樹脂封止工程は、まず、半導体チップ１とインターポーザ３との隙間に、両者の熱膨張差による歪みの弊害を避けるため、ディスペンサ等を用いてアンダーフィル樹脂６Ａを充填し、アンダーフィル封止する。ここで、アンダーフィル樹脂には、狭い隙間に進入させるためシリカ等の微細なフィラーを含有するアンダーフィル樹脂が用いられる。次に、半導体チップ表面の外力による損傷や光被曝等を防ぐため、半導体チップ全体をオーバーコート樹脂６Ｂにて封止する。
【０００６】
【発明が解決しようとする課題】
図８に示す従来の半導体装置の製造方法においては、アンダーフィル封止を行う際に、毛管現象を利用するため、半導体チップ１個毎にエッジに沿って樹脂を塗布する必要があり、ニードルが通る間隔を確保するため、チップ間隔を狭くすることができず、一つのインターポーザ当たりの取れ個数が少なくなり、半導体装置のコストが高くなってしまっていた。さらに、アンダーフィル封止とオーバーコート封止の２工程が必要なため、樹脂封止工程が長くなり、製造コストが高くなってしまっていた。
【０００７】
このように、２ステップの樹脂封止は、工数面、材料面で不利な問題を抱えており、コスト高が避けられないものにしていた。本発明は、上記問題点を解消し、コストダウンが可能な半導体装置の製造方法を提供するものである。
【０００８】
【課題を解決するための手段】
上記目的を達成するため、請求項１に係る発明は、複数の半導体チップを、該半導体チップの一主面に形成された金属突起電極を介してインターポーザ上に設けられた回路配線にそれぞれ接続する第１工程と、大気圧下で液状樹脂をチップ上方に塗布し、減圧下で脱泡を行い、気泡を除去し、前記半導体チップと前記インターポーザとの間隙に前記液状樹脂を流入させた後、加熱処理を行い、樹脂を硬化させ、複数の前記半導体チップを前記インターポーザ上に一括封止する第２工程と、前記インターポーザ及び前記封止樹脂を切断し、個々の半導体装置に個片化する第３工程とを有することを特徴とするものである。
【０００９】
また、請求項２に係る発明は、請求項１に係る発明において、前記液状樹脂が、２５℃における粘度が１０〜２００Pa・s であることを特徴とするものである。
【００１０】
【発明の実施の形態】
以下、本発明の製造方法の一実施例について、インターポーザ３（寸法：５９×９１×０．２ｍｍ）に多数個の半導体チップ１（寸法：０．８×０．８×０．２ｍｍ）を接続して、多数個の半導体装置（寸法：１．０×１．０×０．６ｍｍ）を製造する場合を例にとり、図１〜図６を用い、工程順に説明する。
【００１１】
先ず、インターポーザ３上にバンプ２（金属突起電極）を能動面に設けた半導体チップ１を所定の間隔で配置し、各バンプとそれに対応するインターポーザ３上の回路配線（図示せず）とを接続する（図１）。ここで、半導体チップと隣接する半導体チップとの間の寸法は、樹脂封止後に行うダイシングの切りしろ４に、半導体チップ１から切りしろ４までの樹脂距離５（半導体装置の樹脂厚に相当）の２倍の寸法を加えた値に設定する。また、インターポーザ３と半導体チップ１の能動面までの隙間は、５μｍ以上に設定する。
【００１２】
具体的に、切りしろ４は、従来通り１６５μｍとし、樹脂距離５は、従来３５０μｍとしていたものを、本実施例では１００μｍとした。これは本発明の製造方法では、ディスペンサのニードル等を用いて行うアンダーフィル封止が不要であるため、半導体チップ間隔を狭く設定できるからである。
【００１３】
次に、インターポーザ３と半導体チップ１との隙間及び半導体チップ１の表面全体を樹脂６で封止する（図２）。ここで封止には、フィラーとして粒径１〜２０μｍ、平均粒径４μｍのシリカを含み、２５℃における粘度１００Pa・s の一液性無溶剤の液状樹脂を用いた。大気圧下で印刷工法により樹脂をチップ上方に塗布した後、６６５Ｐａ以下の減圧下で２０分間の脱泡を行い、樹脂塗布時に巻き込んだ気泡やインターポーザ３と半導体チップ１との隙間に閉じ込められた気泡を除去し、隙間に樹脂を流入させる。
【００１４】
次に、１００℃で１時間、１５０℃で２時間の加熱処理を行い、樹脂を硬化させる。なお、樹脂の塗布方法は、ディスペンサを用いたポッティング工法でもよい。
【００１５】
以下、封止樹脂面に、印刷工法又はレーザー工法によりマーキングを行い、マーク７を付ける（図３）。次に、封止樹脂面にダイシングテープ８を貼り付け、ダイシングブレード９によりインターポーザ３側からダイシングする（図４）。本実施例では、サイズ５９×９１ｍｍのインターポーザより、２２個×１６個を１ブロックとして８ブロック、計２８１６個の半導体装置が得られる。
【００１６】
各個片化された半導体装置をテープ８に貼り付けた状態で、次工程の電気的試験を行う（図５）。電気的試験はテストプローブ１０を用いて行うが、多数個を同時に試験することも可能である。次に、外観検査を行い、梱包材１１に収納する（図６）。
【００１７】
以上が、本発明の一実施例の概要である。本発明では、特別のアンダーフィル封止を行うことなく単一の液状樹脂で全体の封止を行うようにしたので、樹脂封止工程を短縮できるという利点がある。
【００１８】
また上述の実施例では、樹脂距離５を従来の３５０μｍから１００μｍに縮小することができ、半導体装置は、従来品の１．５ｍｍ□から１．０ｍｍ□に小型化することができた。
【００１９】
なお、実施例では樹脂として、２５℃における粘度１００Pa・s の液状樹脂用いたが、２５℃における粘度が２００Pa・s 以下、１０Pa・s 以上の液状樹脂であれば、同様に利用可能である。また、これらの粘度の液状樹脂を用いた場合も、インターポーザと半導体チップとの隙間に入り込む粒径のフィラーを含む樹脂を用いることで、隙間に樹脂を流入させることができる。なおフィラーの粒径は、インターポーザ３と半導体チップ１の能動面までの隙間の寸法に応じて、適宜選択すればよい。
【００２０】
【発明の効果】
以上説明したように、本発明の製造方法では、樹脂封止の工程において、半導体チップ表面及び該半導体チップとインターポーザとの隙間を含め、単一液状樹脂を用いて封止するため、樹脂封止工程を短縮することができる。また、アンダーフィルを充填するためのディスペンサのニードルを使用する必要もないので、半導体チップ間隔を狭くすることができ、半導体装置の小型化や、取れ個数の増加により製造コストの低減を図ることができる。
【図面の簡単な説明】
【図１】 本発明の一実施例説明図である。
【図２】 本発明の一実施例の説明図である。
【図３】 本発明の一実施例の説明図である。
【図４】 本発明の一実施例の説明図である。
【図５】 本発明の一実施例の説明図である。
【図６】 本発明の一実施例の説明図である。
【図７】 従来の半導体装置の説明図である。
【図８】 従来の別の半導体装置の説明図である。
【符号の説明】
１：半導体チップ、２：バンプ、３：インターポーザ、４：切りしろ、５：樹脂距離、６：樹脂、６Ａ：アンダーフィル樹脂、６Ｂ：オーバーコート樹脂、７：マーク、８：ダイシングテープ、９：ダイシングブレード、１０：テストプローブ、１１：梱包材、１２：リードフレーム、１３：金線。
【発明の属する技術分野】
本発明は、小型化、薄型化、軽量化、低価格化の要求に応じた半導体集積回路等の半導体装置の製造方法に関する。
【０００２】
【従来の技術】
図７及び図８に従来の半導体装置を示す。図７は、一般に広く利用されているリードフレームに半導体チップを搭載し、樹脂封止した構造の半導体装置の断面図である。半導体チップ１は、先ずリードフレーム１２にダイボンドされ、半導体チップ１上に形成されたボンディングパッドとリードフレーム１２の各リードとは金線１３でワイヤボンド接続され、その後、樹脂６により封止される。このような構造の半導体装置は、ワイヤボンディングエリアが必要なため、小型化、薄型化、軽量化の妨げとなっていた。
【０００３】
小型化、薄型化、軽量化を実現したものとして図８に示すような半導体装置がある。これは、半導体チップ１を、セラミック基板、有機材料基板やフィルムテープ等のインターポーザ３にバンプ２により接続し、樹脂封止したものである。バンプ接続を行っているため、ワイヤボンディングエリアが不要となり、半導体装置を小型化等することができる。
【０００４】
このような構造の半導体装置は、半導体チップ１の表面電極にバンプ電極２を形成した面を下にして、インターポーザ３上に形成された回路配線（図示せず）とバンプ電極２とを接続した後、樹脂封止される。ここで樹脂封止は、以下に示すようなアンダーフィル封止工程とオーバーコート封止工程との２工程により行われている。
【０００５】
樹脂封止工程は、まず、半導体チップ１とインターポーザ３との隙間に、両者の熱膨張差による歪みの弊害を避けるため、ディスペンサ等を用いてアンダーフィル樹脂６Ａを充填し、アンダーフィル封止する。ここで、アンダーフィル樹脂には、狭い隙間に進入させるためシリカ等の微細なフィラーを含有するアンダーフィル樹脂が用いられる。次に、半導体チップ表面の外力による損傷や光被曝等を防ぐため、半導体チップ全体をオーバーコート樹脂６Ｂにて封止する。
【０００６】
【発明が解決しようとする課題】
図８に示す従来の半導体装置の製造方法においては、アンダーフィル封止を行う際に、毛管現象を利用するため、半導体チップ１個毎にエッジに沿って樹脂を塗布する必要があり、ニードルが通る間隔を確保するため、チップ間隔を狭くすることができず、一つのインターポーザ当たりの取れ個数が少なくなり、半導体装置のコストが高くなってしまっていた。さらに、アンダーフィル封止とオーバーコート封止の２工程が必要なため、樹脂封止工程が長くなり、製造コストが高くなってしまっていた。
【０００７】
このように、２ステップの樹脂封止は、工数面、材料面で不利な問題を抱えており、コスト高が避けられないものにしていた。本発明は、上記問題点を解消し、コストダウンが可能な半導体装置の製造方法を提供するものである。
【０００８】
【課題を解決するための手段】
上記目的を達成するため、請求項１に係る発明は、複数の半導体チップを、該半導体チップの一主面に形成された金属突起電極を介してインターポーザ上に設けられた回路配線にそれぞれ接続する第１工程と、大気圧下で液状樹脂をチップ上方に塗布し、減圧下で脱泡を行い、気泡を除去し、前記半導体チップと前記インターポーザとの間隙に前記液状樹脂を流入させた後、加熱処理を行い、樹脂を硬化させ、複数の前記半導体チップを前記インターポーザ上に一括封止する第２工程と、前記インターポーザ及び前記封止樹脂を切断し、個々の半導体装置に個片化する第３工程とを有することを特徴とするものである。
【０００９】
また、請求項２に係る発明は、請求項１に係る発明において、前記液状樹脂が、２５℃における粘度が１０〜２００Pa・s であることを特徴とするものである。
【００１０】
【発明の実施の形態】
以下、本発明の製造方法の一実施例について、インターポーザ３（寸法：５９×９１×０．２ｍｍ）に多数個の半導体チップ１（寸法：０．８×０．８×０．２ｍｍ）を接続して、多数個の半導体装置（寸法：１．０×１．０×０．６ｍｍ）を製造する場合を例にとり、図１〜図６を用い、工程順に説明する。
【００１１】
先ず、インターポーザ３上にバンプ２（金属突起電極）を能動面に設けた半導体チップ１を所定の間隔で配置し、各バンプとそれに対応するインターポーザ３上の回路配線（図示せず）とを接続する（図１）。ここで、半導体チップと隣接する半導体チップとの間の寸法は、樹脂封止後に行うダイシングの切りしろ４に、半導体チップ１から切りしろ４までの樹脂距離５（半導体装置の樹脂厚に相当）の２倍の寸法を加えた値に設定する。また、インターポーザ３と半導体チップ１の能動面までの隙間は、５μｍ以上に設定する。
【００１２】
具体的に、切りしろ４は、従来通り１６５μｍとし、樹脂距離５は、従来３５０μｍとしていたものを、本実施例では１００μｍとした。これは本発明の製造方法では、ディスペンサのニードル等を用いて行うアンダーフィル封止が不要であるため、半導体チップ間隔を狭く設定できるからである。
【００１３】
次に、インターポーザ３と半導体チップ１との隙間及び半導体チップ１の表面全体を樹脂６で封止する（図２）。ここで封止には、フィラーとして粒径１〜２０μｍ、平均粒径４μｍのシリカを含み、２５℃における粘度１００Pa・s の一液性無溶剤の液状樹脂を用いた。大気圧下で印刷工法により樹脂をチップ上方に塗布した後、６６５Ｐａ以下の減圧下で２０分間の脱泡を行い、樹脂塗布時に巻き込んだ気泡やインターポーザ３と半導体チップ１との隙間に閉じ込められた気泡を除去し、隙間に樹脂を流入させる。
【００１４】
次に、１００℃で１時間、１５０℃で２時間の加熱処理を行い、樹脂を硬化させる。なお、樹脂の塗布方法は、ディスペンサを用いたポッティング工法でもよい。
【００１５】
以下、封止樹脂面に、印刷工法又はレーザー工法によりマーキングを行い、マーク７を付ける（図３）。次に、封止樹脂面にダイシングテープ８を貼り付け、ダイシングブレード９によりインターポーザ３側からダイシングする（図４）。本実施例では、サイズ５９×９１ｍｍのインターポーザより、２２個×１６個を１ブロックとして８ブロック、計２８１６個の半導体装置が得られる。
【００１６】
各個片化された半導体装置をテープ８に貼り付けた状態で、次工程の電気的試験を行う（図５）。電気的試験はテストプローブ１０を用いて行うが、多数個を同時に試験することも可能である。次に、外観検査を行い、梱包材１１に収納する（図６）。
【００１７】
以上が、本発明の一実施例の概要である。本発明では、特別のアンダーフィル封止を行うことなく単一の液状樹脂で全体の封止を行うようにしたので、樹脂封止工程を短縮できるという利点がある。
【００１８】
また上述の実施例では、樹脂距離５を従来の３５０μｍから１００μｍに縮小することができ、半導体装置は、従来品の１．５ｍｍ□から１．０ｍｍ□に小型化することができた。
【００１９】
なお、実施例では樹脂として、２５℃における粘度１００Pa・s の液状樹脂用いたが、２５℃における粘度が２００Pa・s 以下、１０Pa・s 以上の液状樹脂であれば、同様に利用可能である。また、これらの粘度の液状樹脂を用いた場合も、インターポーザと半導体チップとの隙間に入り込む粒径のフィラーを含む樹脂を用いることで、隙間に樹脂を流入させることができる。なおフィラーの粒径は、インターポーザ３と半導体チップ１の能動面までの隙間の寸法に応じて、適宜選択すればよい。
【００２０】
【発明の効果】
以上説明したように、本発明の製造方法では、樹脂封止の工程において、半導体チップ表面及び該半導体チップとインターポーザとの隙間を含め、単一液状樹脂を用いて封止するため、樹脂封止工程を短縮することができる。また、アンダーフィルを充填するためのディスペンサのニードルを使用する必要もないので、半導体チップ間隔を狭くすることができ、半導体装置の小型化や、取れ個数の増加により製造コストの低減を図ることができる。
【図面の簡単な説明】
【図１】 本発明の一実施例説明図である。
【図２】 本発明の一実施例の説明図である。
【図３】 本発明の一実施例の説明図である。
【図４】 本発明の一実施例の説明図である。
【図５】 本発明の一実施例の説明図である。
【図６】 本発明の一実施例の説明図である。
【図７】 従来の半導体装置の説明図である。
【図８】 従来の別の半導体装置の説明図である。
【符号の説明】
１：半導体チップ、２：バンプ、３：インターポーザ、４：切りしろ、５：樹脂距離、６：樹脂、６Ａ：アンダーフィル樹脂、６Ｂ：オーバーコート樹脂、７：マーク、８：ダイシングテープ、９：ダイシングブレード、１０：テストプローブ、１１：梱包材、１２：リードフレーム、１３：金線。
Claims (2)
- 複数の半導体チップを、該半導体チップの一主面に形成された金属突起電極を介してインターポーザ上に設けられた回路配線にそれぞれ接続する第１工程と、
大気圧下で液状樹脂をチップ上方に塗布し、減圧下で脱泡を行い、気泡を除去し、前記半導体チップと前記インターポーザとの間隙に前記液状樹脂を流入させた後、加熱処理を行い、樹脂を硬化させ、複数の前記半導体チップを前記インターポーザ上に一括封止する第２工程と、
前記インターポーザ及び前記封止樹脂を切断し、個々の半導体装置に個片化する第３工程とを有することを特徴とする半導体装置の製造方法。 - 前記液状樹脂が、２５℃における粘度が１０〜２００Pa・s であることを特徴とする請求項１記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002138528A JP3741670B2 (ja) | 2002-05-14 | 2002-05-14 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002138528A JP3741670B2 (ja) | 2002-05-14 | 2002-05-14 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003332494A JP2003332494A (ja) | 2003-11-21 |
| JP3741670B2 true JP3741670B2 (ja) | 2006-02-01 |
Family
ID=29699944
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002138528A Expired - Fee Related JP3741670B2 (ja) | 2002-05-14 | 2002-05-14 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3741670B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7326592B2 (en) * | 2005-04-04 | 2008-02-05 | Infineon Technologies Ag | Stacked die package |
| JP4305502B2 (ja) * | 2006-11-28 | 2009-07-29 | カシオ計算機株式会社 | 半導体装置の製造方法 |
| US9245815B2 (en) * | 2014-04-29 | 2016-01-26 | Intel Corporation | Underfill material including block copolymer to tune coefficient of thermal expansion and tensile modulus |
-
2002
- 2002-05-14 JP JP2002138528A patent/JP3741670B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003332494A (ja) | 2003-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI277187B (en) | Semiconductor device and manufacturing method for the same | |
| US7554205B2 (en) | Flip-chip type semiconductor device | |
| JP4757398B2 (ja) | 半導体装置の製造方法 | |
| US7911047B2 (en) | Semiconductor device and method of fabricating the semiconductor device | |
| TW423120B (en) | Semiconductor device having a sub-chip-scale package structure and method for forming same | |
| US8685834B2 (en) | Fabrication method of package structure with simplified encapsulation structure and simplified wiring | |
| JPH11121507A (ja) | 半導体装置およびその製造方法 | |
| JP2003338519A (ja) | 半導体装置及びその製造方法 | |
| KR20060079057A (ko) | Ｗｌ-ｃｓｐ용 충전 페이스트 구조물 및 프로세스 | |
| US20090039506A1 (en) | Semiconductor device including a semiconductor chip which is mounted spaning a plurality of wiring boards and manufacturing method thereof | |
| US10026679B2 (en) | Process for manufacturing a package for a surface-mount semiconductor device and semiconductor device | |
| JP3262728B2 (ja) | 半導体装置及びその製造方法 | |
| JP2006100535A (ja) | 半導体装置及びその製造方法 | |
| JPH053183A (ja) | 半導体装置及びその製造方法 | |
| JP3559554B2 (ja) | 半導体装置およびその製造方法 | |
| JP2010050262A (ja) | 半導体装置及びその製造方法 | |
| JP3741670B2 (ja) | 半導体装置の製造方法 | |
| JP3917405B2 (ja) | 電子部品装置の製造方法 | |
| JP4921645B2 (ja) | ウエハレベルｃｓｐ | |
| JP2008091408A (ja) | 半導体装置およびその製造方法 | |
| JPH08288293A (ja) | 半導体装置及びその製造方法並びにその実装構造 | |
| JP3468406B2 (ja) | 半導体装置の実装方法 | |
| JP4416618B2 (ja) | 半導体装置実装体及びその製造方法 | |
| TW480688B (en) | Window BGA package structure | |
| JP3699915B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040610 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040622 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040721 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050830 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050915 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051025 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051108 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3741670 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081118 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111118 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111118 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131118 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |