JP4416618B2 - 半導体装置実装体及びその製造方法 - Google Patents

Description

本発明は、半導体装置実装体に関し、特に半導体チップの回路素子を形成した表面を下側にして配線基板に接続搭載後、半導体チップ全体に対し樹脂により封止を行なった半導体装置実装体とその製造方法に関する。

近年、電子回路の高機能化、小型化及び軽量化が急速に進んでいる。半導体のパッケージや実装方法においても、小型化と軽量化が要求されている。
その結果、半導体チップを配線基板に接続する方法として、従来行なわれていたワイヤーボンディングに代わってフリップチップ接続が多くなってきた。

フリップチップ接続は、半導体チップの外部接続用パッドにバンプと呼ばれる金属電極を直接形成し、このバンプ電極を用いて配線基板にフェースダウンで接続搭載する。さらに半導体チップと配線基板の隙間はアンダーフィルと呼ばれる樹脂で充填する。

このような構造のため、実装面積は半導体チップとほぼ同じ面積で済み、さらにバンプの高さは通常数十μｍと低く、ワイヤーボンディング接続の場合のようにワイヤーまで樹脂封止する必要がないので、実装後の高さも低くすることができ、小型化と軽量化の要求に応えることができる。

図４に、従来例としてフリップチップをフェースダウンにより実装した様子の断面図を示す。半導体チップ２は、半導体チップ２の外部接続用パッド部分に形成されたバンプ電極３を介して、配線基板１上に形成された配線パターンに半田付け又は導電性接着剤によって電気的に接続され搭載されている。配線基板１と半導体チップ２との隙間にはアンダーフィル材料７が充填されている。
アンダーフィル材料７は配線基板１と半導体チップ２の狭い隙間に短時間で充填できるように、一般に粘度の低いものが用いられる。

アンダーフィル材料７はまた、半導体チップの用途に応じても選択される。例えば、熱抵抗を下げることが要請される半導体装置実装体においては、アンダーフィル材料７として熱伝導性エポキシ樹脂が使われている（特許文献１参照。）。

図４の例では、アンダーフィル材料７を充填した後、さらに半導体チップ２はポッティング樹脂４によって封止されている。通常、ポッティング樹脂４には、ポッティング樹脂４の温度膨張係数を半導体チップ２に近づけるために封止用の主材料にシリカ粒子５が適量含有されている。

図５は別の従来例である。この例ではアンダーフィル材料を使わず、シリカ粒子５を含有したポッティング樹脂４のみで封止を行なっている。このため、配線基板１と半導体チップ２の隙間にも、シリカ粒子５を含有したポッティング樹脂４が充填されることになる。
特開平６−２２４３３６号公報

しかしながら、図４のようにアンダーフィル材料７を充填した後にポッティング樹脂４で半導体チップ２を封止する場合は、工程が増えるとともに、ポッティング樹脂４による封止を行なうためにはアンダーフィル材料７の硬化を待たなければならないため、樹脂硬化にかかる時間が増えて製造時間が長くなってしまう。
また、ポッティング樹脂４の主材料とアンダーフィル材料７とが異なる場合には、両材料の熱膨張係数の違いが応力となって半導体チップ２に影響を与える。

図５のようにアンダーフィル材料を設けないで、シリカ粒子５を含むポッティング樹脂４でアンダーフィルまで行なうと、ポッティング樹脂４の硬化に伴う樹脂の収縮によって、半導体チップ２の回路素子形成面に密着していたシリカ粒子５’が半導体チップ２の回路素子形成面を局部的に強く押して応力を加えることになる。この結果、半導体チップ２の回路素子形成面に形成された回路素子の特性を変化させてしまう。すなわち、ウェハーテストなど、樹脂封止する前に測定した回路素子の電気的特性が、樹脂封止により変化し、所望の性能が発揮できなくなるという問題が発生する。

本発明は、上述した実情を考慮してなされたものであって、第１の目的は、半導体チップの回路素子形成面にシリカ粒子が当たって半導体チップの回路素子の特性を変化させるのを防ぐとともに、アンダーフィルを設けた場合の問題もない半導体装置実装体を提供することである。
本発明の第２の目的は、そのような半導体装置実装体を、シリカ粒子を含まない樹脂で別途アンダーフィル工程を行なうことなく製造できるようにして製造時間を短くすることである。

第１の目的を達成するために、本発明の半導体装置実装体は、配線基板と、前記配線基板に回路素子形成面が対面してバンプ電極により前記配線基板に接続されて搭載された半導体チップと、前記半導体チップを封止した封止樹脂とを備え、前記配線基板上には前記半導体チップの外縁に沿って回路素子形成面との隙間を狭くする隆起部が連続してつながる形状に形成されており、前記封止樹脂は前記半導体チップの回路素子形成面と前記隆起部との隙間より外側部分では封止樹脂主材料に前記隙間よりも大きいシリカ粒子を含んでおり、前記配線基板と前記半導体チップの回路素子形成面との間で前記隆起部より内側の部分ではシリカ粒子を含まない前記封止樹脂主材料からなるようにした。

前記隆起部は、その少なくとも一部が半導体チップ領域の内側まで存在しているようにすることができる。
前記隆起部は、配線基板上に塗布されたソルダーレジストからなるものとすることができる。そして、その隆起部は、配線基板上に塗布されたソルダーレジストの不要部分が除去されて形成されたものとすることができる。
前記隆起部で囲まれた配線基板表面のうち、半導体チップとの接続部を除く領域はソルダーレジストで覆われているようにしてもよい。

第２の目的を達成するために、本発明の半導体装置実装方法は、回路素子形成面に接続用バンプ電極が形成された半導体チップと、配線が形成された配線基板とを用意し、次の工程（Ａ）から（Ｃ）をその順に備えて半導体チップを搭載し封止する方法である。
（Ａ）前記配線基板で半導体チップを搭載する面にソルダーレジストを塗布し、前記ソルダーレジストを前記半導体チップとの接続部では除去し、少なくとも前記半導体チップの外縁に沿って連続した形状の隆起部として残すソルダーレジスト形成工程、
（Ｂ）前記半導体チップの回路素子形成面を前記配線基板に対面させて前記バンプ電極により前記配線基板に接続して半導体チップを搭載するチップ搭載工程、及び
（Ｃ）封止樹脂主材料に前記半導体チップの回路素子形成面と前記隆起部との隙間より大きいシリカ粒子を含む封止樹脂を前記半導体チップ上に滴下して前記半導体チップを被うとともに、前記配線基板と前記半導体チップの回路素子形成面との間で前記隆起部より内側の領域にはシリカ粒子を含まない前記封止樹脂主材料を浸入させる封止工程。
ソルダーレジスト形成工程では、前記隆起部で囲まれた配線基板表面のうち、半導体チップとの接続部を除く領域にもソルダーレジストを残すようにしてもよい。

本発明の半導体装置実装体によれば、半導体チップの外縁に沿って回路素子形成面との隙間を狭くする隆起部が形成されており、封止樹脂主材料に含まれるシリカ粒子はその隙間よりも大きいので、そのシリカ粒子が半導体チップの回路素子形成面と配線基板の間に入り込まなくなり、封止樹脂主材料が硬化する際の収縮によってシリカ粒子が半導体チップ表面の回路素子に不要な応力を与えることがなくなり、その結果、回路素子の電気的特性の変化もなくなり、樹脂封止前と同様の電気的特性を保つことができる。しかも、半導体チップの外側を取り囲む封止樹脂主材料と、半導体チップと配線基板間に入っている封止樹脂主材料が同じものであるので、異なった封止樹脂主材料を使用した場合に発生する熱膨張係数の違いに基づく応力もなくなる。

隆起部の少なくとも一部が半導体チップ領域の内側まで存在しているようにすれば、シリカ粒子が半導体チップの回路素子形成面と配線基板の間に入り込むのをより確実に阻止することができる。
隆起部で囲まれた配線基板表面のうち、半導体チップとの接続部を除く領域をソルダーレジストで覆われているようにすれば、封止樹脂主材料はソルダーレジスト上を流れやすいので、配線基板と半導体チップの回路素子形成面との間で隆起部より内側の領域へのシリカ粒子を含まない封止樹脂主材料の充填を確実なものとすることができる。

本発明の半導体装置実装方法によれば、通常行なうソルダーレジスト形成工程において半導体チップの外縁に沿って連続した形状の隆起部としてソルダーレジストを残し、バンプ電極により配線基板に半導体チップを搭載した後、半導体チップの回路素子形成面と隆起部との隙間より大きいシリカ粒子を含む封止樹脂で半導体チップを封止するので、配線基板と半導体チップの回路素子形成面との間で隆起部より内側の領域にはシリカ粒子を含まない封止樹脂主材料を浸入させることができ、従来はアンダーフィル材料の充填と、ポッティング樹脂による封止の２回の作業を行なっていたのがポッティング樹脂による封止の１回で済むようになり、製造時間の短縮が可能となった。

そして、その隆起部は通常のソルダーレジスト形成と同じ工程で形成できるため工程の追加も不要である。
ソルダーレジスト形成工程で、隆起部で囲まれた配線基板表面のうち、半導体チップとの接続部を除く領域にもソルダーレジストを残すようにすれば、封止樹脂主材料はソルダーレジスト上を流れやすいので、配線基板と半導体チップの回路素子形成面との間で隆起部より内側の領域へのシリカ粒子を含まない封止樹脂主材料の充填を容易に行なうことができるようになる。

以下、図面を参照して、本発明の実施形態を詳細に説明する。
図１は、本発明の半導体チップ実装体の一実施例を表わす断面図である。１は配線基板で、その表面には配線が接続されている。２は半導体チップで、半導体チップの回路素子形成面の外部電極パッドにはバンプ電極３が形成されている。半導体チップ２はその回路素子形成面が配線基板１の表面に対面し、バンプ電極３を介して配線基板１にフェースダウン方式で接続されて搭載されている。バンプ電極３と配線基板１上の配線パターン(図示していない)との接続は従来から使われている半田付け又は導電接着剤により行なわれる。

配線基板１の表面上には搭載された半導体チップ２の外縁に沿って半導体チップ２の回路素子形成面との隙間を狭くするための隆起部６が連続してつながる形状に形成されている。すなわち、隆起部６は半導体チップ２の外縁に沿って切れ目なく配線基板１の表面上に設けられている。そして、隆起部６の上面の一部又は全部が半導体チップ２の領域の内側まで入り込んでいる。隆起部６は図示の状態よりさらに外側にまで存在するように設けられていてもよい。

隆起部６は、ソルダーレジストで形成されており、配線基板１上に形成されている配線パターンを保護するためのソルダーレジスト(図示していない)を形成する工程と同時に作成されたものである。そのため、隆起部６の高さはソルダーレジストの厚みと同じであり、一例として２０〜３０μｍである。

バンプ電極３の高さを約５０μｍとすると、配線基板１の表面から半導体チップ２の表面までの隙間はバンプ電極３の高さと同じ約５０μｍになる。隆起部６の高さは２０〜３０μｍであるので、隆起部６の上面から半導体チップ２の回路素子形成面までの隙間は２０〜３０μｍである。

そこで、半導体チップ２を封止するための封止樹脂のポッティング樹脂４として、封止樹脂の主材料にシリカ粒子５を含有したものを使用し、そのシリカ粒子５の直径が３０μｍ以上のものを使用する。こうすることで、シリカ粒子５は隆起部６と半導体チップ２の表面の隙間を通り抜けることができない。このため、ポッティング樹脂４の液体成分（封止樹脂主材料）だけが隆起部６と半導体チップ２の回路素子形成面の隙間を通り、配線基板１と半導体チップ２の回路素子形成面の隙間に入り込む。この結果、半導体チップ２の回路素子形成面にはシリカ粒子５が接触することはなく、ポッティング樹脂４が硬化して収縮しても半導体チップ２の回路素子形成面に形成された回路素子の特性は変化せず、樹脂封止する前と同じ特性を維持することができるようになる。

図２は第２の実施例を表わす。図１の実施例と比較すると、隆起部６で囲まれた配線基板表面のうち、半導体チップ２との接続部を除く領域にもソルダーレジスト６ａが形成されている点で異なる。隆起部６とソルダーレジスト６ａは同じ工程で形成されたものである。
このように、ソルダーレジスト６ａを半導体チップ２と対面する配線基板表面上に設けることにより、半導体チップ２と配線基板１の隙間に封止樹脂が入りやすくなる。

図３は本発明の半導体装置実装方法を概略的に示したものである。
半導体チップ２の実装に先立ち、回路素子形成面に接続用バンプ電極３が形成された半導体チップ２と、配線が形成された配線基板１とを用意する。実装工程は、次の工程（Ａ）から（Ｃ）をその順に備えている。

（Ａ）ソルダーレジスト形成工程では、配線基板１で半導体チップを搭載する面にソルダーレジストを塗布し、写真製版によりソルダーレジストを半導体チップ２のバンプ電極３との接続部では除去し、少なくとも半導体チップの外縁に沿って連続した形状の隆起部６として残す。ソルダーレジストを残す領域は、隆起部６のほかに、樹脂封止後に配線が露出しないように、樹脂封止領域以外で外部回路などへの接続部を除く領域である。

樹脂封止領域では配線が露出しないので、ソルダーレジストはなくてもよいが、導体チップ２と配線基板１の表面との隙間に封止樹脂が入りやすくするためにソルダーレジスト６ａを残すのが好ましい。

（Ｂ）チップ搭載工程では、半導体チップ２の回路素子形成面を配線基板１に対面させてバンプ電極３により配線基板１に接続して半導体チップ２を搭載する。

（Ｃ）封止工程では、封止樹脂主材料に半導体チップ２の回路素子形成面と隆起部６との隙間より大きいシリカ粒子５を含む封止樹脂４を半導体チップ２上に滴下して半導体チップ２を被うとともに、配線基板１と半導体チップ２の回路素子形成面との間で隆起部６より内側の領域にはシリカ粒子を含まない封止樹脂主材料を浸入させる。
その後、封止樹脂を乾燥させ加熱して硬化させると封止が完了する。

本発明は半導体チップを配線基板上にフェースダウン方式で接続して搭載し、樹脂により封止して実装体を得るのに利用することができる。

一実施例の半導体チップ実装体を示す断面図である。 他の実施例の半導体チップ実装体を示す断面図である。 本発明の半導体チップ実装方法を示すフローチャート図である。 従来の半導体チップ実装体を示す断面図である。 従来の他の半導体チップ実装体を示す断面図である。

符号の説明

１ 配線基板
２ 半導体チップ
３ バンプ電極
４ ポッティング樹脂
５ シリカ粒子
６ 隆起部
６ａ ソルダーレジスト
７ アンダーフィル

Claims (7)

1. 配線基板と、前記配線基板に回路素子形成面が対面してバンプ電極により前記配線基板に接続されて搭載された半導体チップと、前記半導体チップを封止した封止樹脂とを備えた半導体装置実装体において、
   前記配線基板上には前記半導体チップの外縁に沿って回路素子形成面との隙間を狭くする隆起部が連続してつながる形状に形成されており、
   前記封止樹脂は前記半導体チップの回路素子形成面と前記隆起部との隙間より外側部分では封止樹脂主材料に前記隙間よりも大きいシリカ粒子を含んでおり、前記配線基板と前記半導体チップの回路素子形成面との間で前記隆起部より内側の部分ではシリカ粒子を含まない前記封止樹脂主材料からなることを特徴とする半導体装置実装体。
2. 前記隆起部は、その少なくとも一部が前記半導体チップ領域の内側まで存在している請求項１に記載の半導体装置実装体。
3. 前記隆起部は、前記配線基板上に塗布されたソルダーレジストからなる請求項１又は２に記載の半導体装置実装体。
4. 前記隆起部は、前記配線基板上に塗布されたソルダーレジストの不要部分が除去されて形成されたものである請求項３に記載の半導体装置実装体。
5. 前記隆起部で囲まれた前記配線基板表面のうち、前記半導体チップとの接続部を除く領域はソルダーレジストで覆われている請求項１から４のいずれかに記載の半導体装置実装体。
6. 回路素子形成面に接続用バンプ電極が形成された半導体チップと、配線が形成された配線基板とを用意し、次の工程（Ａ）から（Ｃ）をその順に備えて前記半導体チップを搭載し封止する半導体装置実装方法。
   （Ａ）前記配線基板で半導体チップを搭載する面にソルダーレジストを塗布し、前記ソルダーレジストを前記半導体チップとの接続部では除去し、少なくとも前記半導体チップの外縁に沿って連続した形状の隆起部として残すソルダーレジスト形成工程、
   （Ｂ）前記半導体チップの回路素子形成面を前記配線基板に対面させて前記バンプ電極により前記配線基板に接続して半導体チップを搭載するチップ搭載工程、及び
   （Ｃ）封止樹脂主材料に前記半導体チップの回路素子形成面と前記隆起部との隙間より大きいシリカ粒子を含む封止樹脂を前記半導体チップ上に滴下して前記半導体チップを被うとともに、前記配線基板と前記半導体チップの回路素子形成面との間で前記隆起部より内側の領域にはシリカ粒子を含まない前記封止樹脂主材料を浸入させる封止工程。
7. 前記ソルダーレジスト形成工程では、前記隆起部で囲まれた前記配線基板表面のうち、前記半導体チップとの接続部を除く領域にもソルダーレジストを残す請求項６に記載の半導体装置実装方法。
   

Images