JP2006165303A - 半導体チップのフリップチップ接続方法およびフリップチップ接続構造およびそのフリップチップ接続構造を備えた半導体装置 - Google Patents
半導体チップのフリップチップ接続方法およびフリップチップ接続構造およびそのフリップチップ接続構造を備えた半導体装置 Download PDFInfo
- Publication number
- JP2006165303A JP2006165303A JP2004355272A JP2004355272A JP2006165303A JP 2006165303 A JP2006165303 A JP 2006165303A JP 2004355272 A JP2004355272 A JP 2004355272A JP 2004355272 A JP2004355272 A JP 2004355272A JP 2006165303 A JP2006165303 A JP 2006165303A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- substrate
- resin
- underfill resin
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
Abstract
【課題】 半導体チップの狭ピッチ化に伴い金スタッドバンプの高さが減少しても、チップ−基板間へアンダーフィル樹脂を完全充填し、微小塵によるチップアクティブ面の損傷を防止できるフリップチップ接続方法を提供する。
【解決手段】 PO−SRmax-10≦Fmax≦PO-SRmaxかつPO-SRmax-15≦Fave≦PO-SRmax〔単位μm、Fmax:最大フィラー粒径、Fave:平均フィラー粒径、PO:チップパッド開口幅、SRmax:ソルダレジスト層最大厚さ〕を満たすフィラー粒子を含有するアンダーフィル樹脂を、基板上のフリップチップ接続予定位置に滴下して樹脂液丘とし、その上から半導体チップを押し付けて樹脂液丘を押し広げつつ、チップ−基板間に挟持したフィラー粒子をスペーサとしてチップ−基板間を所定間隔に保持し、アンダーフィル樹脂を硬化させ、チップスタッドバンプと基板はんだバンプを接合する。
【選択図】 図2
【解決手段】 PO−SRmax-10≦Fmax≦PO-SRmaxかつPO-SRmax-15≦Fave≦PO-SRmax〔単位μm、Fmax:最大フィラー粒径、Fave:平均フィラー粒径、PO:チップパッド開口幅、SRmax:ソルダレジスト層最大厚さ〕を満たすフィラー粒子を含有するアンダーフィル樹脂を、基板上のフリップチップ接続予定位置に滴下して樹脂液丘とし、その上から半導体チップを押し付けて樹脂液丘を押し広げつつ、チップ−基板間に挟持したフィラー粒子をスペーサとしてチップ−基板間を所定間隔に保持し、アンダーフィル樹脂を硬化させ、チップスタッドバンプと基板はんだバンプを接合する。
【選択図】 図2
Description
本発明は、半導体チップのフリップチップ接続方法に関し、特に狭ピッチ化に対応できるフリップチップ接続方法に関する。
本発明はまた、上記のフリップチップ接続により形成されたフリップチップ接続構造およびその構造を備えた半導体装置に関する。
フリップチップ接続技術の一つに金−はんだ接続方式がある。この工法では、まずボンディング工程により、チップパッドに形成した金スタッドバンプと基板パッドに形成したはんだバンプとの接合により半導体チップを基板上に固定し、その後、アンダーフィル樹脂をチップ−基板間に充填し硬化させて金−はんだ接合部への応力を緩和する処置が取られるのが一般的である(例えば特許文献1)。
しかし近年、半導体装置の小型化の進行に伴い、チップパッドのピッチおよび開口幅の減少により下記の問題が生じている。
すなわち、パッド開口幅が減少すると、パッド開口部に形成できる金スタッドバンプの高さも不可避的に減少するため、フリップチップ接続したときのチップ−基板間の間隙も減少する。その結果、(1)チップ−基板間へのアンダーフィル樹脂の充填が不完全になり、また(2)チップ−基板間に非常に小さな塵が存在していても半導体チップのアクティブ面を傷つけてしまう。
本発明は、チップパッドの開口幅の減少に伴い金スタッドバンプの高さが減少しても、チップ−基板間の間隙へアンダーフィル樹脂を完全に充填できるように、かつ、チップ−基板間の塵の存在によるチップアクティブ面の損傷発生を防止できるように、チップ−基板間の間隔を確保する半導体チップのフリップチップ接続方法を提供することを目的とする。
上記の目的を達成するために、本発明によれば、基板上に半導体チップをフリップチップ接続する方法において、
〔1〕下記の条件(1)(2):
PO−SRmax−10≦Fmax≦PO−SRmax・・・・・・・(1)
PO−SRmax−15≦Fave≦PO−SRmax・・・・・・・(2)
ただし、上記式中の各項は単位μmであり、
Fmax:フィラー粒子の最大粒径、
Fave:フィラー粒子の平均粒径、
PO:半導体チップのフリップチップ用スタッドバンプ基部のパッド開口幅、
SRmax:基板上のソルダレジスト層厚さ最大値、
を満たすフィラー粒子を含有するアンダーフィル樹脂を用意する工程、
〔2〕基板上のフリップチップ接続後にチップ下に位置する領域内に、上記アンダーフィル樹脂を滴下して樹脂液丘を形成する工程、
〔3〕上記樹脂液丘の上から半導体チップを押し付けて該樹脂液丘を押し広げると共に、半導体チップと基板との間に挟持された上記フィラー粒子をスペーサとして用いることにより半導体チップと基板とを所定間隔に保持する工程、および
〔4〕上記所定間隔を維持した状態で、アンダーフィル樹脂を硬化させると共に半導体チップのスタッドバンプと基板のはんだバンプとを接合する工程、
を含むことを特徴とする半導体チップのフリップチップ接続方法が提供される。
〔1〕下記の条件(1)(2):
PO−SRmax−10≦Fmax≦PO−SRmax・・・・・・・(1)
PO−SRmax−15≦Fave≦PO−SRmax・・・・・・・(2)
ただし、上記式中の各項は単位μmであり、
Fmax:フィラー粒子の最大粒径、
Fave:フィラー粒子の平均粒径、
PO:半導体チップのフリップチップ用スタッドバンプ基部のパッド開口幅、
SRmax:基板上のソルダレジスト層厚さ最大値、
を満たすフィラー粒子を含有するアンダーフィル樹脂を用意する工程、
〔2〕基板上のフリップチップ接続後にチップ下に位置する領域内に、上記アンダーフィル樹脂を滴下して樹脂液丘を形成する工程、
〔3〕上記樹脂液丘の上から半導体チップを押し付けて該樹脂液丘を押し広げると共に、半導体チップと基板との間に挟持された上記フィラー粒子をスペーサとして用いることにより半導体チップと基板とを所定間隔に保持する工程、および
〔4〕上記所定間隔を維持した状態で、アンダーフィル樹脂を硬化させると共に半導体チップのスタッドバンプと基板のはんだバンプとを接合する工程、
を含むことを特徴とする半導体チップのフリップチップ接続方法が提供される。
本発明は、このフリップチップ接続方法により形成されたことを特徴とするフリップチップ接続構造をも提供する。
本発明は更に、このフリップチップ接続構造を備えたことを特徴とする半導体装置をも提供する。
本発明は、規定範囲内の粒径を持つフィラー粒子を含有するアンダーフィル樹脂を基板のフリップチップ接続予定部位に滴下して樹脂液丘を形成しておき、その後で半導体チップを樹脂液丘の上から押圧することにより樹脂液丘を押し広げつつフィラー粒子を両者間のスペーサとして用いて半導体チップと基板との接合を行なう。
これにより、フリップチップ接続後にチップ下に位置する領域内にはチップ接続前にアンダーフィル樹脂が供給されるので、接続したチップと基板との間隙が狭くてもアンダーフィル樹脂を完全に充填することができる。
同時に、規定範囲の粒径を持つフィラーがチップ−基板間に挟持されて両者間のスペーサとして機能するので、後に詳述するようにチップと基板との間隙を従来に比べて広く確保することができ、微細の塵の存在によるチップアクティブ面の損傷を低減できる。
本発明においてフィラー粒子の粒径を限定する理由を、従来と対比して説明する。
従来は、フィラー粒子を含有するアンダーフィル樹脂が充填される、チップ−基板間の間隙は下記のようにスタッドバンプ高さに基づいた固定値として考えていた。
すなわち、アンダーフィル樹脂の充填可否に大きく影響するチップ−基板間の間隙の最小値は、半導体チップのスタッドバンプ高さHから基板上のソルダレジスト層厚さの最大値SRmaxを差し引いた値になる。すなわち、スタッドバンプ高さHがそのまま、フリップチップ接続された半導体チップのアクティブ面のチップパッドと基板表面の基板パッドとの間隔となり、この間隔(=H)からソルダレジスト層厚さ(部位により変動あり)の最大値SRmaxを差し引いたものがチップ−基板間間隙の最小値となる。
ここで、実操業での管理値としては、半導体チップのスタッドバンプ高さHの代わりにスタッドバンプのパッド開口幅POを用いる。その理由は、(1)スタッドバンプ高さHはパッド開口幅POと同等であり、また、(2)実績値の変動がスタッドバンプ高さHに比べてパッド開口幅POは非常に小さいため設計値をそのまま管理値として直接用いることができるからである。
これを前提とすると、チップ−基板間間隙の最小値は、半導体チップのスタッドバンプのパッド開口幅PO(=スタッドバンプ高さH)からソルダレジスト層厚さ最大値SRmaxを差し引いた(PO−SRmax)で表すことができる。
従来、このように最小値(PO−SRmax)であるチップ−基板間間隙に、アンダーフィル樹脂を確実に充填するために、下記のようにフィラー最大粒径Fmaxがチップ−基板間間隙最小値の半分以下であるフィラー粒子を用いていた。
Fmax≦(PO−SRmax)/2・・・・(A)
しかし前述のとおり、狭ピッチ化によりチップパッド開口幅が小さくなり、それに伴ってスタッドバンプ高さが小さくなって、フリップチップ接続後のチップ−基板間間隙が小さくなると、上記のような考え方でフィラー粒子径を設定し、チップ搭載後にアンダーフィル樹脂を充填していた従来の方法では、アンダーフィル樹脂の未充填および微小塵によるチップアクティブ面の損傷発生という問題が避けられなくなってきた。
しかし前述のとおり、狭ピッチ化によりチップパッド開口幅が小さくなり、それに伴ってスタッドバンプ高さが小さくなって、フリップチップ接続後のチップ−基板間間隙が小さくなると、上記のような考え方でフィラー粒子径を設定し、チップ搭載後にアンダーフィル樹脂を充填していた従来の方法では、アンダーフィル樹脂の未充填および微小塵によるチップアクティブ面の損傷発生という問題が避けられなくなってきた。
図1に、従来の方法により半導体チップ10を基板20にフリップチップ接続し、両者の間隙にアンダーフィル樹脂30を充填した状態を示す。
半導体チップ10のアクティブ面を被覆するパッシベーション膜12に設けた開口に露出したチップパッド14上に金スタッドバンプ16が接合されている。
基板20は、例えばガラス・エポキシ等の絶縁基板であり、その表面を覆うソルダレジスト層22の開口に露出した基板パッド24上にはんだバンプ26が設けてある。
半導体チップ10の金スタッドバンプ16と基板20のはんだバンプ26との接合により、半導体チップ10と基板20とのフリップチップ接続が行なわれている。
半導体チップ10と基板20との間隙を充填するアンダーフィル樹脂30のフィラー粒子32は、チップ−基板間間隙に比べて粒径が十分に小さい(図示の都合上、実際より大きめに示してある)。半導体チップ10と基板20との間隙が小さいので、図示のように微小塵Qであっても半導体チップ10に損傷18を生じさせるし、アンダーフィル樹脂の充填が不完全にもなる。
金スタッドバンプ16の高さHは、スタッドバンプのパッド開口幅POに略等しく、チップ−基板間間隙Gはほぼ(H−SR)すなわち(PO−SR)で表すことができる。間隙Gはソルダレジスト層厚さSRが最大値SRmaxのところで最小になる。このことを考慮してフィラー粒子32は最大粒径Fmax≦(PO−SRmax)/2として、できるだけ小さい粒径を用いていたが、アンダーフィル樹脂の不完全充填および微小塵によるチップ損傷の発生を防止することができなかった。
そこで本発明においては、上記従来とは発想を逆転してこれを解決した。
本発明の特徴は、チップ−基板間隔の最小値を(PO−SRmax)に固定して考えずに、スタッドバンプ高さが小さくなっても、従来のように小さいフィラー粒子を用いることなく、むしろ大きい粒径のフィラー粒子をチップ−基板間に挟み込んでスペーサとして介在させることにより、チップ−基板間隔を従来よりも広く確保する点にある。
すなわち、上記(A)で規定した従来の上限値を超える大径フィラー粒子を含むアンダーフィル樹脂を用い、このアンダーフィル樹脂をチップ搭載前のフリップチップ接続予定位置に滴下して樹脂液丘とし、次いでこの樹脂液丘の上からチップを押し付けて搭載し、樹脂を滴下位置から周囲に押し広げつつ、同時に、大径フィラー粒子をチップ−基板間に挟持して両者間のスペーサとして用いて両者を広い間隔に保持する。
このようにチップ−基板間隔を広く確保するために、本発明のフィラー粒子の粒径は下記の関係を満たす。
PO−SRmax−10≦Fmax≦PO−SRmax・・・・・・・(1)
PO−SRmax−15≦Fave≦PO−SRmax・・・・・・・(2)
ただし、上記式中の各項は単位μmであり、
Fmax:フィラー粒子の最大粒径、
Fave:フィラー粒子の平均粒径、
PO:半導体チップのフリップチップ用スタッドバンプ基部のパッド開口幅、
SRmax:基板上のソルダレジスト層厚さ最大値である。
PO−SRmax−15≦Fave≦PO−SRmax・・・・・・・(2)
ただし、上記式中の各項は単位μmであり、
Fmax:フィラー粒子の最大粒径、
Fave:フィラー粒子の平均粒径、
PO:半導体チップのフリップチップ用スタッドバンプ基部のパッド開口幅、
SRmax:基板上のソルダレジスト層厚さ最大値である。
例えば、いずれも単位μmとして、PO=40、SRmax=20の製品について本発明の上記条件を当て嵌めると、10≦Fmax≦20、5≦Fave≦20となる。同製品について従来であれば前述の式(A)によりFmax≦10であるから、本発明は従来の上限を超える粒径の大径フィラー粒子を用いる。
本発明者は、このように粒径が従来の上限値を超え、上記範囲内の大径フィラー粒子を用いることにより、従来と同じ小さいスタッドバンプ高さであっても、チップ−基板間隔の最小値を従来より大幅に拡大できることを見出して本発明を完成させた。
図2に、本発明の方法により半導体チップ10を基板20にフリップチップ接続した状態を示す。チップ−基板間の間隙を充填しているアンダーフィル樹脂40は、フリップチップ接続より前に基板20上に供給されている。図2に示した各部位は、アンダーフィル樹脂40のフィラー粒子42が大径である以外は、図1に示した各部位と同じである。
本発明の規定を満たす大径粒子42が、チップ10と基板20との間に挟持されてスペーサとして機能し、両者間の間隙Gを図1の従来法よりも著しく拡大している。そのため、微小塵Qが半導体チップ10に損傷を及ぼすことがない。また、アンダーフィル樹脂40は、フリップチップ接続前に基板20上に供給された後に半導体チップ10により挟まれて最初から間隙Gを充填しているので、従来のようにフリップチップ接続により形成した間隙に後からアンダーフィル樹脂を充填する際の不完全充填が発生することがない。
本発明においては、大径フィラー粒子を含有するアンダーフィル樹脂をフリップチップ接続位置に配設した後に、その上から半導体チップを押し付けて搭載する。その結果、大径フィラー粒子がチップ−基板間にスペーサとして挟持され両者間の間隔が従来より広がる。これにより、チップ−基板間隔がスタッドバンプ高さによる直接の制限から解放されて拡大可能となるので、スタッドバンプ高さの減少に直結したチップ−基板間隔の減少により従来生じていたアンダーフィル樹脂の不完全充填も微小塵起因のチップ損傷も同時に防止できる。
フィラー粒子径の最大値Fmaxおよび平均値Faveの下限をそれぞれGmin−10μmおよびGmin−15μmとしたのは、基板表面の段差やチップスタッドバンプ高さのばらつきを考慮して、基板上のはんだバンプ高さ10〜20μmの範囲内で接合可能とするためである。
本発明の範囲の大径フィラーを用いると、実施例において詳述するように、実際に得られるチップ−基板間間隙は用いたフィラー粒子の最大粒径Fmaxよりやや小さい値となる。これは、チップ−基板間に挟持されたフィラー粒子が基板のソルダレジスト層内に多少食い込んだ状態でスペーサとして保持されるからであるし、粒径分布で最大粒径Fmaxの粒子個数は少数であり、それよりも個数の多い最大粒径Fmaxよりやや小さい粒子が実際にはスペーサとしての厚みを決定しているからである、と考えられる。
したがって、実際にチップ−基板間間隙を制御するには、最大粒径Fmaxを上記式(1)により制限するだけでなく、それよりやや小さい粒子による寄与も取り込む必要があり、そのために本発明においては平均粒径Faveも上記式(2)により限定した。
本発明の方法は、アンダーフィル樹脂の滴下量の制御により、アンダーフィル樹脂の充填を1段階または2段階で完結させる下記2種類の形態で実施できる。
<1段階充填方式>
この形態においては、工程〔2〕において上記樹脂液丘を構成するアンダーフィル樹脂の滴下量は、工程〔3〕において該樹脂液丘が押し広げられた際に上記半導体チップと上記基板との間隙全体を該アンダーフィル樹脂が充填するのに十分な量とする。
この形態においては、工程〔2〕において上記樹脂液丘を構成するアンダーフィル樹脂の滴下量は、工程〔3〕において該樹脂液丘が押し広げられた際に上記半導体チップと上記基板との間隙全体を該アンダーフィル樹脂が充填するのに十分な量とする。
<2段階充填方式>
この形態では、工程〔2〕において上記樹脂液丘を構成するアンダーフィル樹脂の滴下量は、工程〔3〕において該樹脂液丘が押し広げられた際に上記半導体チップと上記基板との間隙のうち中央部分のみを該アンダーフィル樹脂が充填するだけの量であり、工程〔4〕において該アンダーフィル樹脂の硬化および半導体チップのスタッドバンプと基板のはんだバンプとの接合を行なった後に、下記工程:
〔5〕上記中央部分の硬化したアンダーフィル樹脂の周囲に残された間隙に、該間隙を閉塞させない粒径のフィラー粒子を含有する第2のアンダーフィル樹脂を充填する工程、
を更に行なう。
この形態では、工程〔2〕において上記樹脂液丘を構成するアンダーフィル樹脂の滴下量は、工程〔3〕において該樹脂液丘が押し広げられた際に上記半導体チップと上記基板との間隙のうち中央部分のみを該アンダーフィル樹脂が充填するだけの量であり、工程〔4〕において該アンダーフィル樹脂の硬化および半導体チップのスタッドバンプと基板のはんだバンプとの接合を行なった後に、下記工程:
〔5〕上記中央部分の硬化したアンダーフィル樹脂の周囲に残された間隙に、該間隙を閉塞させない粒径のフィラー粒子を含有する第2のアンダーフィル樹脂を充填する工程、
を更に行なう。
いずれの場合においても、工程〔4〕におけるアンダーフィル樹脂の硬化は、破壊しなければ不完全硬化であってもよい。
本発明の方法によりICチップを基板上に下記の条件および手順でフリップチップ接続した。
用いたICチップおよび基板は下記のとおりであった。
〔ICチップ〕
サイズ :6.7mm×6.7mm×t0.1mm
パッド配置 :ペリフェラル
パッド数 :415
パッドピッチ :50μm
パッド開口幅 :37μm
スタッドバンプ高さ :36μm
パッシベーション膜厚: 5μm
〔基板〕
材質 :ガラスエポキシ基板
サイズ :15mm×15mm×t0.4mm
ソルダレジスト層厚さ:10〜20μm
パッド数 :415
パッドピッチ :50μm
はんだ膜厚 :10〜20μm
上記のICチップと基板について、下記A、B、C3種類のアンダーフィル樹脂を用いて、フリップチップ接続を行なった。
サイズ :6.7mm×6.7mm×t0.1mm
パッド配置 :ペリフェラル
パッド数 :415
パッドピッチ :50μm
パッド開口幅 :37μm
スタッドバンプ高さ :36μm
パッシベーション膜厚: 5μm
〔基板〕
材質 :ガラスエポキシ基板
サイズ :15mm×15mm×t0.4mm
ソルダレジスト層厚さ:10〜20μm
パッド数 :415
パッドピッチ :50μm
はんだ膜厚 :10〜20μm
上記のICチップと基板について、下記A、B、C3種類のアンダーフィル樹脂を用いて、フリップチップ接続を行なった。
〔アンダーフィル樹脂〕
A)本発明例
樹脂成分 :エポキシ樹脂
フィラー
材質 :シリカ粒子
粒径 平均: 5μm
最大:16μm
B)従来例
樹脂成分 :エポキシ樹脂
フィラー
材質 :シリカ粒子
粒径 平均: 1μm
最大: 8μm
C)参考例
樹脂成分 :エポキシ樹脂
フィラー :無し
各アンダーフィル樹脂を用い下記の手順でフリップチップ接続を行なった。
A)本発明例
樹脂成分 :エポキシ樹脂
フィラー
材質 :シリカ粒子
粒径 平均: 5μm
最大:16μm
B)従来例
樹脂成分 :エポキシ樹脂
フィラー
材質 :シリカ粒子
粒径 平均: 1μm
最大: 8μm
C)参考例
樹脂成分 :エポキシ樹脂
フィラー :無し
各アンダーフィル樹脂を用い下記の手順でフリップチップ接続を行なった。
1)基板上のフリップチップ接続部のチップセンターに対応する位置にアンダーフィル樹脂を滴下して樹脂液丘を形成。滴下量は0.1〜1.0mgであった。
2)下記条件により、樹脂液丘の上から半導体チップを搭載してフリップチップ接続を行なう。その際、樹脂液丘は半導体チップに押圧されてチップセンターから周囲に拡張してチップアクティブ面全体にまで広がる。併行して、チップスタッドバンプと基板はんだバンプとの接合およびアンダーフィル樹脂の硬化が進行して、フリップチップ接続が完了する。
〔フリップチップ接続条件〕
ステージ温度:50〜100℃
ツール温度 :270〜330℃
荷重 :1〜5g/バンプ
時間 :1〜5秒
フリップチップ接続完了後、チップセンターを含む線に沿って切断し、切断面を走査電子顕微鏡により観察して、チップ−基板間間隙を測定した。結果を下記に示す(単位はμm)。
ステージ温度:50〜100℃
ツール温度 :270〜330℃
荷重 :1〜5g/バンプ
時間 :1〜5秒
フリップチップ接続完了後、チップセンターを含む線に沿って切断し、切断面を走査電子顕微鏡により観察して、チップ−基板間間隙を測定した。結果を下記に示す(単位はμm)。
A)本発明例:11〜13μm 〔フィラー:Fave=5μm、Fmax=16μm〕
B)従来例 :4〜5 〔フィラー:Fave=1μm、Fmax=8μm〕
C)参考例 :0(測定不能)〜2μm 〔ノンフィラー〕
本発明例では大径フィラー粒子を用いたことにより、チップ−基板間間隙を従来例の4〜5μmに対して約2〜3倍の11〜13μmに拡大することができた。
B)従来例 :4〜5 〔フィラー:Fave=1μm、Fmax=8μm〕
C)参考例 :0(測定不能)〜2μm 〔ノンフィラー〕
本発明例では大径フィラー粒子を用いたことにより、チップ−基板間間隙を従来例の4〜5μmに対して約2〜3倍の11〜13μmに拡大することができた。
なお、本発明例の大径フィラー粒子を用いたもう一つ例として、2段階充填を行なった。第1段階として、最初の滴下量を少なくして、フリップチップ接続時の押圧によるアンダーフィル樹脂拡張を少なくすることで、チップアクティブ面の周辺部分と基板との間隙を空隙のまま残し、フリップチップ接続後に、第2段階としてこの空隙に上記B)の従来のアンダーフィル樹脂を従来と同様に充填し加熱硬化させる。ステージ温度、ツール温度、荷重、時間は上記と同様であった。この2段階方式においても、上記と同等にチップ−基板間間隙が拡大され、完全な充填が行なわれた。
このように本発明によれば、半導体チップの狭ピッチ化によるパッド開口幅の減少に伴いスタッドバンプ高さが減少しても、チップ−基板間間隙を広く確保できるので、従来法では避けられなかったアンダーフィル樹脂の不完全充填および微小塵によるチップ損傷の発生を防止してフリップチップ接続を行なうことができる。
10 半導体チップ
12 パッシベーション膜
14 チップパッド
16 金スタッドバンプ
20 基板
22 ソルダレジスト層
24 基板パッド
26 はんだバンプ
30 従来のアンダーフィル樹脂
32 従来のフィラー粒子
40 本発明のアンダーフィル樹脂
42 本発明のフィラー粒子
H スタッドバンプ高さ
PO チップパッド開口幅
SRmax ソルダレジスト層厚さ最大値
Fmax フィラー粒子の最大粒径
Fave フィラー粒子の平均粒径
Q 微小塵
12 パッシベーション膜
14 チップパッド
16 金スタッドバンプ
20 基板
22 ソルダレジスト層
24 基板パッド
26 はんだバンプ
30 従来のアンダーフィル樹脂
32 従来のフィラー粒子
40 本発明のアンダーフィル樹脂
42 本発明のフィラー粒子
H スタッドバンプ高さ
PO チップパッド開口幅
SRmax ソルダレジスト層厚さ最大値
Fmax フィラー粒子の最大粒径
Fave フィラー粒子の平均粒径
Q 微小塵
Claims (6)
- 基板上に半導体チップをフリップチップ接続する方法において、
〔1〕下記の条件(1)(2):
PO−SRmax−10≦Fmax≦PO−SRmax・・・・・・・(1)
PO−SRmax−15≦Fave≦PO−SRmax・・・・・・・(2)
ただし、上記式中の各項は単位μmであり、
Fmax:フィラー粒子の最大粒径、
Fave:フィラー粒子の平均粒径、
PO:半導体チップのフリップチップ用スタッドバンプ基部のパッド開口幅、
SRmax:基板上のソルダレジスト層厚さ最大値、
を満たすフィラー粒子を含有するアンダーフィル樹脂を用意する工程、
〔2〕基板上のフリップチップ接続後にチップ下に位置する領域内に、上記アンダーフィル樹脂を滴下して樹脂液丘を形成する工程、
〔3〕上記樹脂液丘の上から半導体チップを押し付けて該樹脂液丘を押し広げると共に、半導体チップと基板との間に挟持された上記フィラー粒子をスペーサとして用いることにより半導体チップと基板とを所定間隔に保持する工程、および
〔4〕上記所定間隔を維持した状態で、アンダーフィル樹脂を硬化させると共に半導体チップのスタッドバンプと基板のはんだバンプとを接合する工程、
を含むことを特徴とする半導体チップのフリップチップ接続方法。 - 請求項1において、工程〔2〕において上記樹脂液丘を構成するアンダーフィル樹脂の滴下量は、工程〔3〕において該樹脂液丘が押し広げられた際に上記半導体チップと上記基板との間隙全体を該アンダーフィル樹脂が充填するのに十分な量であることを特徴とする方法。
- 請求項1において、工程〔2〕において上記樹脂液丘を構成するアンダーフィル樹脂の滴下量は、工程〔3〕において該樹脂液丘が押し広げられた際に上記半導体チップと上記基板との間隙のうち中央部分のみを該アンダーフィル樹脂が充填するだけの量であり、工程〔4〕において該アンダーフィル樹脂の硬化および半導体チップのスタッドバンプと基板のはんだバンプとの接合を行なった後に、下記工程:
〔5〕上記中央部分の硬化したアンダーフィル樹脂の周囲に残された間隙に、該間隙を閉塞させない粒径のフィラー粒子を含有する第2のアンダーフィル樹脂を充填する工程、
を更に含むことを特徴とする方法。 - 請求項1から3までのいずれか1項において、上記アンダーフィル樹脂の上記硬化は不完全硬化であることを特徴とする方法。
- 請求項1から4までのいずれか1項記載のフリップチップ接続方法により形成されたことを特徴とするフリップチップ接続構造。
- 請求項5記載のフリップチップ接続構造を備えたことを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004355272A JP2006165303A (ja) | 2004-12-08 | 2004-12-08 | 半導体チップのフリップチップ接続方法およびフリップチップ接続構造およびそのフリップチップ接続構造を備えた半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004355272A JP2006165303A (ja) | 2004-12-08 | 2004-12-08 | 半導体チップのフリップチップ接続方法およびフリップチップ接続構造およびそのフリップチップ接続構造を備えた半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006165303A true JP2006165303A (ja) | 2006-06-22 |
Family
ID=36666971
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004355272A Pending JP2006165303A (ja) | 2004-12-08 | 2004-12-08 | 半導体チップのフリップチップ接続方法およびフリップチップ接続構造およびそのフリップチップ接続構造を備えた半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006165303A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010103934A1 (ja) * | 2009-03-12 | 2010-09-16 | ナミックス株式会社 | アンダーフィル材、及び、電子部品の実装方法 |
JP2011218682A (ja) * | 2010-04-09 | 2011-11-04 | Konica Minolta Holdings Inc | インクジェットヘッド、インクジェットヘッドの製造方法及びインクジェット描画装置 |
US8212151B2 (en) * | 2008-05-28 | 2012-07-03 | Shinko Electric Industries Co., Ltd. | Wiring substrate and semiconductor package |
JP2014083705A (ja) * | 2012-10-19 | 2014-05-12 | Konica Minolta Inc | インクジェットヘッド |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08195414A (ja) * | 1995-01-12 | 1996-07-30 | Toshiba Corp | 半導体装置 |
JPH0964097A (ja) * | 1995-08-29 | 1997-03-07 | Toshiba Corp | 半導体装置 |
JPH09260435A (ja) * | 1996-03-26 | 1997-10-03 | Toshiba Microelectron Corp | 半導体装置 |
JP2001102496A (ja) * | 1999-09-29 | 2001-04-13 | Sumitomo Bakelite Co Ltd | 液状封止樹脂組成物、半導体装置の製造方法及び半導体装置 |
JP2002057186A (ja) * | 2000-05-31 | 2002-02-22 | Nippon Avionics Co Ltd | フリップチップ実装方法およびプリント配線板 |
JP2002121358A (ja) * | 2000-10-12 | 2002-04-23 | Sumitomo Bakelite Co Ltd | 熱硬化性液状封止樹脂組成物、半導体素子の組立方法及び半導体装置 |
JP2003183351A (ja) * | 2001-12-25 | 2003-07-03 | Shin Etsu Chem Co Ltd | 液状エポキシ樹脂組成物及び半導体装置 |
JP2004179552A (ja) * | 2002-11-28 | 2004-06-24 | Nec Corp | 半導体装置の実装構造、実装方法およびリワーク方法 |
JP2004207535A (ja) * | 2002-12-25 | 2004-07-22 | Kyocera Corp | 配線基板およびこれを用いた電子装置 |
JP2006100663A (ja) * | 2004-09-30 | 2006-04-13 | Ricoh Co Ltd | 半導体装置実装体及びその製造方法 |
-
2004
- 2004-12-08 JP JP2004355272A patent/JP2006165303A/ja active Pending
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08195414A (ja) * | 1995-01-12 | 1996-07-30 | Toshiba Corp | 半導体装置 |
JPH0964097A (ja) * | 1995-08-29 | 1997-03-07 | Toshiba Corp | 半導体装置 |
JPH09260435A (ja) * | 1996-03-26 | 1997-10-03 | Toshiba Microelectron Corp | 半導体装置 |
JP2001102496A (ja) * | 1999-09-29 | 2001-04-13 | Sumitomo Bakelite Co Ltd | 液状封止樹脂組成物、半導体装置の製造方法及び半導体装置 |
JP2002057186A (ja) * | 2000-05-31 | 2002-02-22 | Nippon Avionics Co Ltd | フリップチップ実装方法およびプリント配線板 |
JP2002121358A (ja) * | 2000-10-12 | 2002-04-23 | Sumitomo Bakelite Co Ltd | 熱硬化性液状封止樹脂組成物、半導体素子の組立方法及び半導体装置 |
JP2003183351A (ja) * | 2001-12-25 | 2003-07-03 | Shin Etsu Chem Co Ltd | 液状エポキシ樹脂組成物及び半導体装置 |
JP2004179552A (ja) * | 2002-11-28 | 2004-06-24 | Nec Corp | 半導体装置の実装構造、実装方法およびリワーク方法 |
JP2004207535A (ja) * | 2002-12-25 | 2004-07-22 | Kyocera Corp | 配線基板およびこれを用いた電子装置 |
JP2006100663A (ja) * | 2004-09-30 | 2006-04-13 | Ricoh Co Ltd | 半導体装置実装体及びその製造方法 |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8212151B2 (en) * | 2008-05-28 | 2012-07-03 | Shinko Electric Industries Co., Ltd. | Wiring substrate and semiconductor package |
WO2010103934A1 (ja) * | 2009-03-12 | 2010-09-16 | ナミックス株式会社 | アンダーフィル材、及び、電子部品の実装方法 |
CN102349141A (zh) * | 2009-03-12 | 2012-02-08 | 纳美仕股份有限公司 | 底部填充材料和电子元件的安装方法 |
US8586467B2 (en) | 2009-03-12 | 2013-11-19 | Namics Corporation | Method of mounting electronic component and mounting substrate |
JP5707316B2 (ja) * | 2009-03-12 | 2015-04-30 | ナミックス株式会社 | 電子部品の実装方法 |
TWI509751B (zh) * | 2009-03-12 | 2015-11-21 | Namics Corp | Bottoming of the filling material and electronic components of the assembly method |
KR101609015B1 (ko) | 2009-03-12 | 2016-04-20 | 나믹스 가부시끼가이샤 | 전자부품의 실장방법 및 실장기판 |
JP2011218682A (ja) * | 2010-04-09 | 2011-11-04 | Konica Minolta Holdings Inc | インクジェットヘッド、インクジェットヘッドの製造方法及びインクジェット描画装置 |
JP2014083705A (ja) * | 2012-10-19 | 2014-05-12 | Konica Minolta Inc | インクジェットヘッド |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7615871B2 (en) | Method and apparatus for attaching microelectronic substrates and support members | |
US6969636B1 (en) | Semiconductor package with stress inhibiting intermediate mounting substrate | |
US7696011B2 (en) | Methods for applying front side and edge protection material to electronic devices at the wafer level, devices made by the methods, and systems including the devices | |
US7977155B2 (en) | Wafer-level flip-chip assembly methods | |
TWI398942B (zh) | 組裝矽堆疊之半導體封裝的方法 | |
US6600232B2 (en) | Flip-chip semiconductor package structure and process for fabricating the same | |
US7638881B2 (en) | Chip package | |
CN104966679A (zh) | 接合方法 | |
US8616433B2 (en) | Forming low stress joints using thermal compress bonding | |
JP3621182B2 (ja) | チップサイズパッケージの製造方法 | |
US6475828B1 (en) | Method of using both a non-filled flux underfill and a filled flux underfill to manufacture a flip-chip | |
US7479411B1 (en) | Apparatus and method for forming solder seals for semiconductor flip chip packages | |
JP2006165303A (ja) | 半導体チップのフリップチップ接続方法およびフリップチップ接続構造およびそのフリップチップ接続構造を備えた半導体装置 | |
JP4248441B2 (ja) | 超音波フリップチップ実装方法 | |
JP2010212421A (ja) | 半導体装置 | |
US11837476B2 (en) | Flip-chip package with reduced underfill area | |
JP4126840B2 (ja) | バンプを有する電子部品及びその実装方法 | |
US20020137304A1 (en) | Method of reworking bump | |
JP2004023045A (ja) | 両面実装方法およびチップ実装基板 | |
JP2000332042A (ja) | 半導体装置、半導体素子の実装構造、及び半導体装置の実装構造 | |
JP2000228424A (ja) | 半導体装置および半導体装置の製造方法 | |
US6720246B1 (en) | Flip chip assembly process for forming an underfill encapsulant | |
JP3090853B2 (ja) | バンプ付き半導体装置の製造方法 | |
JP3842447B2 (ja) | Icの実装構造 | |
JP2005217295A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070913 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090928 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100105 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100803 |