JPH09260435A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH09260435A JPH09260435A JP8070350A JP7035096A JPH09260435A JP H09260435 A JPH09260435 A JP H09260435A JP 8070350 A JP8070350 A JP 8070350A JP 7035096 A JP7035096 A JP 7035096A JP H09260435 A JPH09260435 A JP H09260435A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- solder resist
- semiconductor chip
- resin
- solder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
- H01L2224/10152—Auxiliary members for bump connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
- H01L2224/10175—Flow barriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/38—Effects and problems related to the device integration
- H01L2924/384—Bump effects
- H01L2924/3841—Solder bridging
Landscapes
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】半導体チップと基板との間の隙間が狭いため、
この隙間内に洗浄剤を進展させ、循環させることが困難
であり、且つこの隙間に樹脂を充填する際、未充填領域
が発生する。 【解決手段】第２のソルダーレジスト１４をリング状と
して、半導体チップ１６と基板１１との間に十分な隙間
１９、２０を形成している。したがって、隙間１９、２
０に洗浄剤を確実に進展できるとともに洗浄剤の循環を
促進できるため、洗浄効果を向上できる。しかも、半導
体チップ１６と基板１１との間に十分な隙間１９、２０
が存在するため、樹脂１８を充填する際、樹脂１８の滞
留を防止でき、未充填領域の発生を防止できる。
この隙間内に洗浄剤を進展させ、循環させることが困難
であり、且つこの隙間に樹脂を充填する際、未充填領域
が発生する。 【解決手段】第２のソルダーレジスト１４をリング状と
して、半導体チップ１６と基板１１との間に十分な隙間
１９、２０を形成している。したがって、隙間１９、２
０に洗浄剤を確実に進展できるとともに洗浄剤の循環を
促進できるため、洗浄効果を向上できる。しかも、半導
体チップ１６と基板１１との間に十分な隙間１９、２０
が存在するため、樹脂１８を充填する際、樹脂１８の滞
留を防止でき、未充填領域の発生を防止できる。
Description
【０００１】
【発明の属する技術分野】この発明は、例えばフリップ
チップ実装技術を用いた半導体装置に係わり、特に、フ
リップチップを基板に実装する場合の技術に関する。
チップ実装技術を用いた半導体装置に係わり、特に、フ
リップチップを基板に実装する場合の技術に関する。
【０００２】
【従来技術】半田バンプによるフリップチップ実装技術
を用いた半導体装置では、半導体チップをパッケージと
しての基板に接続する際、半田の酸化膜を除去するため
フラックスを使用する。このフラックスは半導体チップ
を基板に実装した後、超音波洗浄によって除去してい
た。しかし、フラックスはチップと基板との間の極めて
狭い領域に存在するため、洗浄することが困難であっ
た。そこで、洗浄を促進するため、従来は超音波の強度
を高くしていたが、この場合、バンプが破壊されたり、
チップにダメージが加わる等の問題を有していた。
を用いた半導体装置では、半導体チップをパッケージと
しての基板に接続する際、半田の酸化膜を除去するため
フラックスを使用する。このフラックスは半導体チップ
を基板に実装した後、超音波洗浄によって除去してい
た。しかし、フラックスはチップと基板との間の極めて
狭い領域に存在するため、洗浄することが困難であっ
た。そこで、洗浄を促進するため、従来は超音波の強度
を高くしていたが、この場合、バンプが破壊されたり、
チップにダメージが加わる等の問題を有していた。
【０００３】また、半田バンプの接続の信頼性を向上さ
せるため、フラックスを洗浄した後、チップと基板の相
互間に樹脂を充填している。この樹脂の充填は、チップ
と基板との隙間の毛細管現象を利用して行われる。
せるため、フラックスを洗浄した後、チップと基板の相
互間に樹脂を充填している。この樹脂の充填は、チップ
と基板との隙間の毛細管現象を利用して行われる。
【０００４】
【発明が解決しようとする課題】図６は、特開平５−１
４４８８０に記載された従来のこの種の半導体装置を示
している。この半導体装置において、図６（ａ）に示す
ように、基板６１の表面はソルダーレジスト６２で覆わ
れている。このソルダーレジスト６２には複数の開口部
６３が設けられ、この開口部６３内にバンプと接続され
る電極６４が露出されている。このように、従来の半導
体装置は、電極６４の部分を除いて、基板６１の表面が
ソルダーレジスト６２で覆われている。このため、図６
（ｂ）に示すように、半導体チップ６５のバンプ６６を
電極６４に接続した場合、半導体チップ６５と基板６１
との隙間が狭くなっている。
４４８８０に記載された従来のこの種の半導体装置を示
している。この半導体装置において、図６（ａ）に示す
ように、基板６１の表面はソルダーレジスト６２で覆わ
れている。このソルダーレジスト６２には複数の開口部
６３が設けられ、この開口部６３内にバンプと接続され
る電極６４が露出されている。このように、従来の半導
体装置は、電極６４の部分を除いて、基板６１の表面が
ソルダーレジスト６２で覆われている。このため、図６
（ｂ）に示すように、半導体チップ６５のバンプ６６を
電極６４に接続した場合、半導体チップ６５と基板６１
との隙間が狭くなっている。
【０００５】前記フラックス洗浄は、洗浄剤がフラック
スを膨潤させ、フラックスを洗浄剤中に溶解させるプロ
セスであり、洗浄剤がフラックスの存在する部位に継続
的に接し、フラックスを溶融した洗浄剤が循環する必要
を有している。しかし、半導体チップと基板の隙間が狭
い場合、洗浄剤が循環させることが困難となる。
スを膨潤させ、フラックスを洗浄剤中に溶解させるプロ
セスであり、洗浄剤がフラックスの存在する部位に継続
的に接し、フラックスを溶融した洗浄剤が循環する必要
を有している。しかし、半導体チップと基板の隙間が狭
い場合、洗浄剤が循環させることが困難となる。
【０００６】また、一般に、樹脂充填は、例えばエポキ
シ系の流動性を有する樹脂６７を、ノズル・ディスペン
サ等で構成された樹脂供給装置によって、図６（ｃ）に
矢印で示すように、半導体チップ６５の一側面から半導
体チップ６５と基板６１との間に充填する。しかし、前
記隙間がソルダーレジスト６２によって狭くなっている
ため、樹脂が半導体チップ６５と基板６１との間に侵入
する速度より、半導体チップ６５の周囲に回り込む速度
のほうが早くなる。したがって、半導体チップ６５とソ
ルダーレジスト６２の間に未充填の領域６８が発生す
る。さらに、前記樹脂にはバンプの接続寿命を向上させ
る目的で、無機物のフィラーを混入するが、半導体チッ
プと基板の隙間が狭い場合、フィラーが隙間につまり、
半導体チップ６５とソルダーレジスト６２の間に樹脂を
充填することが一層困難となる。
シ系の流動性を有する樹脂６７を、ノズル・ディスペン
サ等で構成された樹脂供給装置によって、図６（ｃ）に
矢印で示すように、半導体チップ６５の一側面から半導
体チップ６５と基板６１との間に充填する。しかし、前
記隙間がソルダーレジスト６２によって狭くなっている
ため、樹脂が半導体チップ６５と基板６１との間に侵入
する速度より、半導体チップ６５の周囲に回り込む速度
のほうが早くなる。したがって、半導体チップ６５とソ
ルダーレジスト６２の間に未充填の領域６８が発生す
る。さらに、前記樹脂にはバンプの接続寿命を向上させ
る目的で、無機物のフィラーを混入するが、半導体チッ
プと基板の隙間が狭い場合、フィラーが隙間につまり、
半導体チップ６５とソルダーレジスト６２の間に樹脂を
充填することが一層困難となる。
【０００７】樹脂中に混入するフィラーについては、フ
ィラーの径を小さくするなどの工夫により隙間での目詰
まりを改善することが可能である。しかし、フィラーを
混入することにより、樹脂の流動性が劣化するため、樹
脂の未充填領域を無くすことは困難である。しかも、近
時、半導体装置に設けられるバンプのピッチは益々狭め
られているため、半導体チップと基板との間の隙間は一
層狭くされる傾向にある。したがって、樹脂の未充填領
域が発生するという問題はさらに深刻となることが予想
される。
ィラーの径を小さくするなどの工夫により隙間での目詰
まりを改善することが可能である。しかし、フィラーを
混入することにより、樹脂の流動性が劣化するため、樹
脂の未充填領域を無くすことは困難である。しかも、近
時、半導体装置に設けられるバンプのピッチは益々狭め
られているため、半導体チップと基板との間の隙間は一
層狭くされる傾向にある。したがって、樹脂の未充填領
域が発生するという問題はさらに深刻となることが予想
される。
【０００８】この発明は、上記課題を解決するためにな
されたものであり、半導体チップと基板との間の隙間が
狭くなった場合においても、これらの隙間に確実に洗浄
剤を循環させることができるとともに、樹脂を確実に充
填することが可能な半導体装置を提供しようとするもの
である。
されたものであり、半導体チップと基板との間の隙間が
狭くなった場合においても、これらの隙間に確実に洗浄
剤を循環させることができるとともに、樹脂を確実に充
填することが可能な半導体装置を提供しようとするもの
である。
【０００９】
【課題を解決するための手段】この発明は、基板と、前
記基板の表面に配置され、前記基板の表面を露出する開
口部を有する第１のソルダーレジストと、前記基板の表
面で前記第１のソルダーレジストの前記開口部内に配置
され、前記第１のソルダーレジストと同一の高さを有す
るとともに、前記基板の表面を露出する開口部を有する
リング状の第２のソルダーレジストと、前記基板の表面
で前記第１、第２のソルダーレジストの相互間に露出さ
れ、半導体チップに設けられた複数のバンプが接続され
る複数の電極とを有している。
記基板の表面に配置され、前記基板の表面を露出する開
口部を有する第１のソルダーレジストと、前記基板の表
面で前記第１のソルダーレジストの前記開口部内に配置
され、前記第１のソルダーレジストと同一の高さを有す
るとともに、前記基板の表面を露出する開口部を有する
リング状の第２のソルダーレジストと、前記基板の表面
で前記第１、第２のソルダーレジストの相互間に露出さ
れ、半導体チップに設けられた複数のバンプが接続され
る複数の電極とを有している。
【００１０】また、この発明は、前記基板の表面に配置
され、前記基板の表面を露出する開口部を有する第１の
ソルダーレジストと、前記基板の表面で前記第１のソル
ダーレジストの前記開口部内に配置され、前記第１のソ
ルダーレジストと同一の高さを有するとともに、前記基
板の表面を露出する開口部を有するリング状の第２のソ
ルダーレジストと、前記基板の表面で前記第１、第２の
ソルダーレジストの相互間に露出された複数の電極と、
前記複数の電極に接続され、前記第１、第２のソルダー
レジストの高さより高い複数のバンプが表面に設けら
れ、前記バンプが前記電極に接続された状態で、前記表
面が前記第２のソルダーレジストの開口部から露出され
る前記基板の表面と対向される半導体チップと、前記基
板と前記半導体チップの相互間に設けられ、前記第１、
第２のソルダーレジストと半導体チップとの隙間から充
填される樹脂とを有している。
され、前記基板の表面を露出する開口部を有する第１の
ソルダーレジストと、前記基板の表面で前記第１のソル
ダーレジストの前記開口部内に配置され、前記第１のソ
ルダーレジストと同一の高さを有するとともに、前記基
板の表面を露出する開口部を有するリング状の第２のソ
ルダーレジストと、前記基板の表面で前記第１、第２の
ソルダーレジストの相互間に露出された複数の電極と、
前記複数の電極に接続され、前記第１、第２のソルダー
レジストの高さより高い複数のバンプが表面に設けら
れ、前記バンプが前記電極に接続された状態で、前記表
面が前記第２のソルダーレジストの開口部から露出され
る前記基板の表面と対向される半導体チップと、前記基
板と前記半導体チップの相互間に設けられ、前記第１、
第２のソルダーレジストと半導体チップとの隙間から充
填される樹脂とを有している。
【００１１】さらに、前記第１のソルダーレジストはリ
ング状とされている。また、前記第１のソルダーレジス
トは樹脂の供給位置に対応する部分の面積が他の部分よ
り大きくされている。
ング状とされている。また、前記第１のソルダーレジス
トは樹脂の供給位置に対応する部分の面積が他の部分よ
り大きくされている。
【００１２】また、前記第１のソルダーレジストと第２
のソルダーレジストの相互間、且つ角部には第１、第２
のソルダーレジストを接続する第３のソルダーレジスト
が設けられている。
のソルダーレジストの相互間、且つ角部には第１、第２
のソルダーレジストを接続する第３のソルダーレジスト
が設けられている。
【００１３】
【発明の実施の形態】以下、この発明の実施の形態につ
いて、図面を参照して説明する。半導体チップと基板と
の間の隙間に樹脂の未充填部分が発生するメカニズムは
次のように考えられる。
いて、図面を参照して説明する。半導体チップと基板と
の間の隙間に樹脂の未充填部分が発生するメカニズムは
次のように考えられる。
【００１４】(a) フィラーが局所的に凝縮し、隙間内部
で目詰まりを起こすこと、あるいは、樹脂の凝縮によ
り、樹脂の進展速度が低下すること。 (b) 隙間がある程度以下になると、その隙間に侵入でき
る樹脂の全体量が減少し、チップや基板表面の凹凸を核
として未充填領域を発生する可能性があること。
で目詰まりを起こすこと、あるいは、樹脂の凝縮によ
り、樹脂の進展速度が低下すること。 (b) 隙間がある程度以下になると、その隙間に侵入でき
る樹脂の全体量が減少し、チップや基板表面の凹凸を核
として未充填領域を発生する可能性があること。
【００１５】(c) 隙間を樹脂が侵入する場合、樹脂とフ
ィラーが分離し、進展の遅いフィラーが障害となり、未
充填領域を発生する。 未充填部分が発生するメカニズムは、以上のようである
が、これら発生原因のいずれに対しても、半導体チップ
と基板との間の隙間を十分確保することにより、未充填
部分の発生を回避できことが判明した。さらに、樹脂を
隙間に供給する際、供給箇所に凹凸が存在すると、その
部分に樹脂が滞留し、毛細管現象によって樹脂が隙間内
に侵入しないことが明らかとなった。
ィラーが分離し、進展の遅いフィラーが障害となり、未
充填領域を発生する。 未充填部分が発生するメカニズムは、以上のようである
が、これら発生原因のいずれに対しても、半導体チップ
と基板との間の隙間を十分確保することにより、未充填
部分の発生を回避できことが判明した。さらに、樹脂を
隙間に供給する際、供給箇所に凹凸が存在すると、その
部分に樹脂が滞留し、毛細管現象によって樹脂が隙間内
に侵入しないことが明らかとなった。
【００１６】チップと基板の相互間に隙間を形成する手
段としては、基板に凹部を形成することが考えられる。
しかし、この場合、凹部によって電極領域が減少すると
ともに、基板の構造が複雑化する。したがって、設計が
困難で製造コストが高騰することが考えられる。
段としては、基板に凹部を形成することが考えられる。
しかし、この場合、凹部によって電極領域が減少すると
ともに、基板の構造が複雑化する。したがって、設計が
困難で製造コストが高騰することが考えられる。
【００１７】そこで、この発明では、半導体チップと基
板との間の隙間で、基板の表面に設けられるソルダーレ
ジストをほぼリング状にパターニングすることにより、
フラックスの洗浄や樹脂充填を良好に行うことが可能な
隙間を確保している。
板との間の隙間で、基板の表面に設けられるソルダーレ
ジストをほぼリング状にパターニングすることにより、
フラックスの洗浄や樹脂充填を良好に行うことが可能な
隙間を確保している。
【００１８】図１は、この発明の第１の実施例を示すも
のである。例えばＣＳＰ(Chip Scale Package)基板１１
の裏面には、複数の接続端子１２が設けられている。前
記基板１１の表面には、図１（ａ）に示すように、第
１、第２のソルダーレジスト１３、１４がリング状、且
つ同心状に配置されている。これら第１、第２のソルダ
ーレジスト１３、１４の相互間、及び第１のソルダーレ
ジスト１３の外側、第２のソルダーレジスト１４の内側
に位置する開口部１４ａから基板１１の表面が露出され
ている。これら第１、第２のソルダーレジスト１３、１
４は、ソルダーレジストを同心状にパターニングするこ
とによって形成され、第１、第２のソルダーレジスト１
３、１４の相互間には、前記各接続端子１２に接続され
た複数の電極１５が露出されている。また、図１（ｂ）
に示すように、半導体チップ１６の素子形成面には複数
のバンプ１７が設けられ、各バンプ１７は前記電極１５
に接続される。
のである。例えばＣＳＰ(Chip Scale Package)基板１１
の裏面には、複数の接続端子１２が設けられている。前
記基板１１の表面には、図１（ａ）に示すように、第
１、第２のソルダーレジスト１３、１４がリング状、且
つ同心状に配置されている。これら第１、第２のソルダ
ーレジスト１３、１４の相互間、及び第１のソルダーレ
ジスト１３の外側、第２のソルダーレジスト１４の内側
に位置する開口部１４ａから基板１１の表面が露出され
ている。これら第１、第２のソルダーレジスト１３、１
４は、ソルダーレジストを同心状にパターニングするこ
とによって形成され、第１、第２のソルダーレジスト１
３、１４の相互間には、前記各接続端子１２に接続され
た複数の電極１５が露出されている。また、図１（ｂ）
に示すように、半導体チップ１６の素子形成面には複数
のバンプ１７が設けられ、各バンプ１７は前記電極１５
に接続される。
【００１９】前記第１、第２のソルダーレジスト１３、
１４は、半導体チップ１６に形成されたバンプ１７を前
記電極１５に接続する際、溶融された半田が流れ出すこ
とを防止するダムの役目を果たしている。また、第２の
ソルダーレジスト１４はリング状であるため、半導体チ
ップ１６の素子形成面と対向する基板１１の表面にはソ
ルダーレジストが形成されていない。したがって、半導
体チップ１６の素子形成面は基板１１と対向している。
前記ソルダーレジストの厚さ（高さ）は、樹脂系のレジ
ストの場合、例えば２０〜４０μｍであり、セラミック
系のレジストの場合、例えば１０〜３０μｍ程度であ
る。また、バンプ１７の高さは、ほぼ７０μｍである。
したがって、第２のソルダーレジスト１４と半導体チッ
プ１６との間には３０μｍ以上で５０μｍ±１０μｍ以
下の隙間１９が形成され、第２のソルダーレジスト１４
の内側で、半導体チップ１６と基板１１との相互間には
ほぼ７０μｍの隙間２０が形成される。
１４は、半導体チップ１６に形成されたバンプ１７を前
記電極１５に接続する際、溶融された半田が流れ出すこ
とを防止するダムの役目を果たしている。また、第２の
ソルダーレジスト１４はリング状であるため、半導体チ
ップ１６の素子形成面と対向する基板１１の表面にはソ
ルダーレジストが形成されていない。したがって、半導
体チップ１６の素子形成面は基板１１と対向している。
前記ソルダーレジストの厚さ（高さ）は、樹脂系のレジ
ストの場合、例えば２０〜４０μｍであり、セラミック
系のレジストの場合、例えば１０〜３０μｍ程度であ
る。また、バンプ１７の高さは、ほぼ７０μｍである。
したがって、第２のソルダーレジスト１４と半導体チッ
プ１６との間には３０μｍ以上で５０μｍ±１０μｍ以
下の隙間１９が形成され、第２のソルダーレジスト１４
の内側で、半導体チップ１６と基板１１との相互間には
ほぼ７０μｍの隙間２０が形成される。
【００２０】上記半導体チップ１６のバンプ１７を基板
１１の電極１５に接続した状態において、洗浄剤を用い
てフラックスが洗浄され、この後、半導体チップ１６と
基板１１の相互間に樹脂が充填される。この樹脂の充填
は、例えばエポキシ系の流動性を有する樹脂をノズル・
ディスペンサ等で構成された図示せぬ樹脂供給装置を用
いて、半導体チップ１６の一側面から半導体チップ１６
と基板１１との間に充填する。図１（ｂ）は樹脂１８を
充填した状態を示している。この樹脂１８には、図せぬ
無機系のフィラーが混入されている。
１１の電極１５に接続した状態において、洗浄剤を用い
てフラックスが洗浄され、この後、半導体チップ１６と
基板１１の相互間に樹脂が充填される。この樹脂の充填
は、例えばエポキシ系の流動性を有する樹脂をノズル・
ディスペンサ等で構成された図示せぬ樹脂供給装置を用
いて、半導体チップ１６の一側面から半導体チップ１６
と基板１１との間に充填する。図１（ｂ）は樹脂１８を
充填した状態を示している。この樹脂１８には、図せぬ
無機系のフィラーが混入されている。
【００２１】前記レジストの材質は、パッケージや実装
基板の材質により決定されるため、使用する配線基板の
形成技術に応じて適宜選択される。例えば基板の材質が
ガラスエポキシの場合、レジストの材質はエポキシであ
り、基板の材質がアルミナの場合、レジストの材質もア
ルミナとされる。
基板の材質により決定されるため、使用する配線基板の
形成技術に応じて適宜選択される。例えば基板の材質が
ガラスエポキシの場合、レジストの材質はエポキシであ
り、基板の材質がアルミナの場合、レジストの材質もア
ルミナとされる。
【００２２】また、第１、第２のソルダーレジスト１
３、１４の幅は、基板と半導体チップの間に十分な隙間
２０を形成するため可能な限り細くすることが望まし
い。しかし、バンプからの半田の流出を防止する観点か
ら考えると、図１（ａ）に示すように、第１、第２のソ
ルダーレジスト１３、１４の幅ｌ１は、第１、第２のソ
ルダーレジスト１３、１４の相互間距離ｌ２より大きく
することが望ましい。
３、１４の幅は、基板と半導体チップの間に十分な隙間
２０を形成するため可能な限り細くすることが望まし
い。しかし、バンプからの半田の流出を防止する観点か
ら考えると、図１（ａ）に示すように、第１、第２のソ
ルダーレジスト１３、１４の幅ｌ１は、第１、第２のソ
ルダーレジスト１３、１４の相互間距離ｌ２より大きく
することが望ましい。
【００２３】上記第１の実施例によれば、基板１１の表
面には、リング状の第１、第２のソルダーレジスト１
３、１４が配置され、半導体チップ１６の素子形成面と
対向する部分にはソルダーレジストが形成されていな
い。ソルダーレジストの厚さは前述したように、１０〜
４０μｍである。したがって、半導体チップ１６の素子
形成面と基板１１との間には、ほぼ３０μｍ〜７０μｍ
の隙間１９、２０が形成されている。通常、フラックス
洗浄の場合、図２に示すように、半導体チップ１６の素
子形成面と基板１１との間隙が２０μｍ以下になると、
急速に洗浄剤の進展速度が低下し、フラックスの洗浄時
間が長くなる。しかし、この実施例の場合、半導体チッ
プ１６と基板１１との隙間１９、２０はほぼ３０μｍ〜
７０μｍであるため、この間隙に洗浄剤が確実に進展す
るとともに循環し、十分な洗浄効果を得ることができ
る。
面には、リング状の第１、第２のソルダーレジスト１
３、１４が配置され、半導体チップ１６の素子形成面と
対向する部分にはソルダーレジストが形成されていな
い。ソルダーレジストの厚さは前述したように、１０〜
４０μｍである。したがって、半導体チップ１６の素子
形成面と基板１１との間には、ほぼ３０μｍ〜７０μｍ
の隙間１９、２０が形成されている。通常、フラックス
洗浄の場合、図２に示すように、半導体チップ１６の素
子形成面と基板１１との間隙が２０μｍ以下になると、
急速に洗浄剤の進展速度が低下し、フラックスの洗浄時
間が長くなる。しかし、この実施例の場合、半導体チッ
プ１６と基板１１との隙間１９、２０はほぼ３０μｍ〜
７０μｍであるため、この間隙に洗浄剤が確実に進展す
るとともに循環し、十分な洗浄効果を得ることができ
る。
【００２４】また、樹脂の充填において、半導体チップ
１６と基板１１との間隙が例えばフィラーの１．５倍以
下になると、樹脂の充填性能が劣化する。しかし、半導
体チップ１６と基板１１との間隙１９、２０は、前述し
たように、ほぼ３０μｍ〜７０μｍであり、フィラーの
１．５倍以上である。このため、半導体チップ１６の一
側面から半導体チップ１６と基板１１との間隙に確実に
樹脂を充填でき、未充填領域の発生を防止できる。この
結果、バンプや半導体チップの腐食や汚染を防止するこ
とができるとともに、樹脂の剥離を防止でき、パッケー
ジとしての長期信頼性を確保できる。
１６と基板１１との間隙が例えばフィラーの１．５倍以
下になると、樹脂の充填性能が劣化する。しかし、半導
体チップ１６と基板１１との間隙１９、２０は、前述し
たように、ほぼ３０μｍ〜７０μｍであり、フィラーの
１．５倍以上である。このため、半導体チップ１６の一
側面から半導体チップ１６と基板１１との間隙に確実に
樹脂を充填でき、未充填領域の発生を防止できる。この
結果、バンプや半導体チップの腐食や汚染を防止するこ
とができるとともに、樹脂の剥離を防止でき、パッケー
ジとしての長期信頼性を確保できる。
【００２５】図３は、この発明の第２の実施例を示すも
のであり、第１の実施例と同一部分には同一符号を付
し、異なる部分についてのみ説明する。第１の実施例に
おいて、第１のソルダーレジスト１３はリング状にパタ
ーニングされていた。この実施例において、電極１５よ
り外側に位置する第１のソルダーレジスト３１は基板１
１の端部まで延在され、その表面は平坦化されている。
換言すれば、第１のソルダーレジスト３１は基板１１の
全面に設けられ、その中央部には開口部３１ａが設けら
れている。この開口部３１ａの内部には前記第２のソル
ダーレジスト１４が設けられている。
のであり、第１の実施例と同一部分には同一符号を付
し、異なる部分についてのみ説明する。第１の実施例に
おいて、第１のソルダーレジスト１３はリング状にパタ
ーニングされていた。この実施例において、電極１５よ
り外側に位置する第１のソルダーレジスト３１は基板１
１の端部まで延在され、その表面は平坦化されている。
換言すれば、第１のソルダーレジスト３１は基板１１の
全面に設けられ、その中央部には開口部３１ａが設けら
れている。この開口部３１ａの内部には前記第２のソル
ダーレジスト１４が設けられている。
【００２６】この実施例によれば、第２のソルダーレジ
スト１４をリング状として、半導体チップ１６と基板１
１との間に十分な隙間を形成するとともに、第１のソル
ダーレジスト３１を基板１１の端部まで延在させてい
る。したがって、基板１１と半導体チップ１６との間の
隙間に洗浄剤を確実に進展できるとともに洗浄剤の循環
を促進できるため、洗浄効果を向上できる。しかも、電
極１５の外側に位置する第１のソルダーレジスト３１に
段差がないため、樹脂を充填する際、電極１５の外側に
樹脂が滞留することを防止でき、隙間への樹脂の充填を
促進できる。
スト１４をリング状として、半導体チップ１６と基板１
１との間に十分な隙間を形成するとともに、第１のソル
ダーレジスト３１を基板１１の端部まで延在させてい
る。したがって、基板１１と半導体チップ１６との間の
隙間に洗浄剤を確実に進展できるとともに洗浄剤の循環
を促進できるため、洗浄効果を向上できる。しかも、電
極１５の外側に位置する第１のソルダーレジスト３１に
段差がないため、樹脂を充填する際、電極１５の外側に
樹脂が滞留することを防止でき、隙間への樹脂の充填を
促進できる。
【００２７】図４は、この発明の第３の実施例を示すも
のであり、第１の実施例と同一部分には同一符号を付
し、異なる部分についてのみ説明する。第１の実施例に
おいて、第１のソルダーレジスト１３はリング状にパタ
ーニングされていた。この実施例において、第１のソル
ダーレジスト４１はリング状にパターニングされるとと
もに、樹脂供給部と対応する部分４１ａが基板１１の端
部まで延在され、その表面は平坦化されている。
のであり、第１の実施例と同一部分には同一符号を付
し、異なる部分についてのみ説明する。第１の実施例に
おいて、第１のソルダーレジスト１３はリング状にパタ
ーニングされていた。この実施例において、第１のソル
ダーレジスト４１はリング状にパターニングされるとと
もに、樹脂供給部と対応する部分４１ａが基板１１の端
部まで延在され、その表面は平坦化されている。
【００２８】この実施例によれば、第２のソルダーレジ
スト１４をリング状として、半導体チップ１６と基板１
１との間に十分な隙間を形成するとともに、第１のソル
ダーレジスト４１の樹脂供給部と対応する部分４１ａを
基板１１の端部まで延在させている。したがって、基板
１１と半導体チップ１６との間の隙間に洗浄剤を確実に
進展できるとともに洗浄剤の循環を促進できるため、洗
浄効果を向上できる。しかも、樹脂を充填する際、部分
４１ａで樹脂が滞留することを防止できるため、隙間へ
の樹脂の充填を促進できる。
スト１４をリング状として、半導体チップ１６と基板１
１との間に十分な隙間を形成するとともに、第１のソル
ダーレジスト４１の樹脂供給部と対応する部分４１ａを
基板１１の端部まで延在させている。したがって、基板
１１と半導体チップ１６との間の隙間に洗浄剤を確実に
進展できるとともに洗浄剤の循環を促進できるため、洗
浄効果を向上できる。しかも、樹脂を充填する際、部分
４１ａで樹脂が滞留することを防止できるため、隙間へ
の樹脂の充填を促進できる。
【００２９】図５は、この発明の第４の実施例を示すも
のであり、第３の実施例と同一部分には同一符号を付
し、異なる部分についてのみ説明する。この実施例にお
いて、第１のソルダーレジスト４１と第２のソルダーレ
ジスト１４の相互間、且つ、各角部には、第１のソルダ
ーレジスト４１と第２のソルダーレジスト１４とを接続
する第３のソルダーレジスト５１が形成されている。こ
の実施例によっても第３の実施例と同様の効果を得るこ
とができる。
のであり、第３の実施例と同一部分には同一符号を付
し、異なる部分についてのみ説明する。この実施例にお
いて、第１のソルダーレジスト４１と第２のソルダーレ
ジスト１４の相互間、且つ、各角部には、第１のソルダ
ーレジスト４１と第２のソルダーレジスト１４とを接続
する第３のソルダーレジスト５１が形成されている。こ
の実施例によっても第３の実施例と同様の効果を得るこ
とができる。
【００３０】尚、基板１１はＣＳＰのように半導体チッ
プのみを搭載し、パッケージの一部を構成したが、基板
１１はＣＳＰに限定されるものではなく、半導体チップ
とともに他の部品を搭載してもよい。その他、この発明
の要旨を変えない範囲において、種々変形実施可能なこ
とは勿論である。
プのみを搭載し、パッケージの一部を構成したが、基板
１１はＣＳＰに限定されるものではなく、半導体チップ
とともに他の部品を搭載してもよい。その他、この発明
の要旨を変えない範囲において、種々変形実施可能なこ
とは勿論である。
【００３１】
【発明の効果】以上、詳述したようにこの発明によれ
ば、第２のソルダーレジストをリング状として、半導体
チップと基板との間に十分な隙間を形成している。した
がって、基板と半導体チップとの間の隙間に洗浄剤を確
実に進展できるとともに洗浄剤の循環を促進できるた
め、洗浄効果を向上できる。しかも、半導体チップと基
板との間に十分な隙間が存在するため、樹脂の滞留を防
止でき、未充填領域の発生を防止できる。
ば、第２のソルダーレジストをリング状として、半導体
チップと基板との間に十分な隙間を形成している。した
がって、基板と半導体チップとの間の隙間に洗浄剤を確
実に進展できるとともに洗浄剤の循環を促進できるた
め、洗浄効果を向上できる。しかも、半導体チップと基
板との間に十分な隙間が存在するため、樹脂の滞留を防
止でき、未充填領域の発生を防止できる。
【００３２】また、第１のソルダーレジストの電極外部
全部、又は樹脂供給部に対応する部分を基板の端部まで
延在させている。したがって、樹脂を充填する際、電極
の外側に樹脂が滞留することを防止でき、隙間への樹脂
の充填を促進できる。
全部、又は樹脂供給部に対応する部分を基板の端部まで
延在させている。したがって、樹脂を充填する際、電極
の外側に樹脂が滞留することを防止でき、隙間への樹脂
の充填を促進できる。
【図１】この発明の第１の実施例を示すものであり、図
１（ａ）は平面図、図１（ｂ）は図１（ａ）の１Ｂ−１
Ｂ線に沿った断面を拡大して示す図。
１（ａ）は平面図、図１（ｂ）は図１（ａ）の１Ｂ−１
Ｂ線に沿った断面を拡大して示す図。
【図２】隙間と洗浄時間の関係を説明するために示す
図。
図。
【図３】この発明の第２の実施例を示すものであり、図
３（ａ）は平面図、図３（ｂ）は図３（ａ）の３Ｂ−３
Ｂ線に沿った断面を拡大して示す図。
３（ａ）は平面図、図３（ｂ）は図３（ａ）の３Ｂ−３
Ｂ線に沿った断面を拡大して示す図。
【図４】この発明の第３の実施例を示すものであり、図
４（ａ）は平面図、図４（ｂ）は図４（ａ）の４Ｂ−４
Ｂ線に沿った断面を拡大して示す図。
４（ａ）は平面図、図４（ｂ）は図４（ａ）の４Ｂ−４
Ｂ線に沿った断面を拡大して示す図。
【図５】この発明の第４の実施例を示すものであり、図
５（ａ）は平面図、図５（ｂ）は図５（ａ）の５Ｂ−５
Ｂ線に沿った断面を拡大して示す図。
５（ａ）は平面図、図５（ｂ）は図５（ａ）の５Ｂ−５
Ｂ線に沿った断面を拡大して示す図。
【図６】従来の半導体装置の一例を示すものであり、図
６（ａ）は平面図、図６（ｂ）は図６（ａ）の６Ｂ−６
Ｂ線に沿った断面を拡大して示す図、図６（ｃ）は樹脂
の流れを説明するために示す図。
６（ａ）は平面図、図６（ｂ）は図６（ａ）の６Ｂ−６
Ｂ線に沿った断面を拡大して示す図、図６（ｃ）は樹脂
の流れを説明するために示す図。
１１…基板、 １３、３１、４１、…第１のソルダーレジスト、 １４…第２のソルダーレジスト、 １４ａ…開口部、 １５…電極、 １６…半導体チップ、 １７…バンプ、 １８…樹脂、 １９、２０…隙間、 ４１ａ…部分、 ５１…第３のソルダーレジスト。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 田沢 浩 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝研究開発センター内 (72)発明者 柴崎 康司 神奈川県川崎市川崎区駅前本町25番地１ 東芝マイクロエレクトロニクス株式会社内
Claims (6)
- 【請求項１】 基板と、 前記基板の表面に配置され、前記基板の表面を露出する
開口部を有する第１のソルダーレジストと、 前記基板の表面で前記第１のソルダーレジストの前記開
口部内に配置され、前記第１のソルダーレジストと同一
の高さを有するとともに、前記基板の表面を露出する開
口部を有するリング状の第２のソルダーレジストと、 前記基板の表面で前記第１、第２のソルダーレジストの
相互間に露出され、半導体チップに設けられた複数のバ
ンプが接続される複数の電極とを具備することを特徴と
する半導体装置。 - 【請求項２】 前記基板と前記半導体チップの相互間に
は樹脂が充填されることを特徴とする請求項１記載の半
導体装置。 - 【請求項３】 基板と、 前記基板の表面に配置され、前記基板の表面を露出する
開口部を有する第１のソルダーレジストと、 前記基板の表面で前記第１のソルダーレジストの前記開
口部内に配置され、前記第１のソルダーレジストと同一
の高さを有するとともに、前記基板の表面を露出する開
口部を有するリング状の第２のソルダーレジストと、 前記基板の表面で前記第１、第２のソルダーレジストの
相互間に露出された複数の電極と、 前記複数の電極に接続され、前記第１、第２のソルダー
レジストの高さより高い複数のバンプが表面に設けら
れ、前記バンプが前記電極に接続された状態で、前記表
面が前記第２のソルダーレジストの開口部から露出され
る前記基板の表面と対向される半導体チップと、 前記基板と前記半導体チップの相互間に設けられ、前記
第１、第２のソルダーレジストと半導体チップとの隙間
から充填される樹脂とを具備することを特徴とする半導
体装置。 - 【請求項４】 前記第１のソルダーレジストはリング状
であることを特徴とする請求項１又は３に記載の半導体
装置。 - 【請求項５】 前記第１のソルダーレジストは前記樹脂
の供給位置に対応する部分の面積が他の部分より大きく
されていることを特徴とする請求項１又は３に記載の半
導体装置。 - 【請求項６】 前記第１のソルダーレジストと第２のソ
ルダーレジストの相互間、且つ角部には第１、第２のソ
ルダーレジストを接続する第３のソルダーレジストが設
けられることを特徴とする請求項１又は３に記載の半導
体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8070350A JPH09260435A (ja) | 1996-03-26 | 1996-03-26 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8070350A JPH09260435A (ja) | 1996-03-26 | 1996-03-26 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09260435A true JPH09260435A (ja) | 1997-10-03 |
Family
ID=13428904
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8070350A Withdrawn JPH09260435A (ja) | 1996-03-26 | 1996-03-26 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09260435A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001097277A1 (fr) * | 2000-06-16 | 2001-12-20 | Matsushita Electric Industrial Co., Ltd. | Procede d'encapsulation de pieces electroniques et une telle encapsulation |
| US6796481B2 (en) * | 2000-01-14 | 2004-09-28 | Toray Engineering Co., Ltd. | Chip mounting method |
| US7005585B2 (en) | 2002-09-02 | 2006-02-28 | Murata Manufacturing Co., Ltd. | Mounting board and electronic device using same |
| JP2006165303A (ja) * | 2004-12-08 | 2006-06-22 | Shinko Electric Ind Co Ltd | 半導体チップのフリップチップ接続方法およびフリップチップ接続構造およびそのフリップチップ接続構造を備えた半導体装置 |
| JP2006294948A (ja) * | 2005-04-13 | 2006-10-26 | Minami Kk | ウエハレベルｃｓｐの製造方法 |
| JP2007123369A (ja) * | 2005-10-26 | 2007-05-17 | Citizen Electronics Co Ltd | 半導体装置及びその製造方法 |
| JP2007123789A (ja) * | 2005-10-31 | 2007-05-17 | Mitsumi Electric Co Ltd | 電子モジュールにおける電子部品実装構造 |
| CN100463159C (zh) * | 2005-11-16 | 2009-02-18 | 阿尔卑斯电气株式会社 | 电子部件的安装构造 |
| JP2010141284A (ja) * | 2008-12-11 | 2010-06-24 | Samsung Electro-Mechanics Co Ltd | パッケージ基板 |
-
1996
- 1996-03-26 JP JP8070350A patent/JPH09260435A/ja not_active Withdrawn
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6796481B2 (en) * | 2000-01-14 | 2004-09-28 | Toray Engineering Co., Ltd. | Chip mounting method |
| WO2001097277A1 (fr) * | 2000-06-16 | 2001-12-20 | Matsushita Electric Industrial Co., Ltd. | Procede d'encapsulation de pieces electroniques et une telle encapsulation |
| US7355126B2 (en) | 2000-06-16 | 2008-04-08 | Matsushita Electric Industrial Co., Ltd. | Electronic parts packaging method and electronic parts package |
| US7005585B2 (en) | 2002-09-02 | 2006-02-28 | Murata Manufacturing Co., Ltd. | Mounting board and electronic device using same |
| JP2006165303A (ja) * | 2004-12-08 | 2006-06-22 | Shinko Electric Ind Co Ltd | 半導体チップのフリップチップ接続方法およびフリップチップ接続構造およびそのフリップチップ接続構造を備えた半導体装置 |
| JP2006294948A (ja) * | 2005-04-13 | 2006-10-26 | Minami Kk | ウエハレベルｃｓｐの製造方法 |
| JP2007123369A (ja) * | 2005-10-26 | 2007-05-17 | Citizen Electronics Co Ltd | 半導体装置及びその製造方法 |
| JP4697789B2 (ja) * | 2005-10-26 | 2011-06-08 | シチズン電子株式会社 | 半導体装置及びその製造方法 |
| JP2007123789A (ja) * | 2005-10-31 | 2007-05-17 | Mitsumi Electric Co Ltd | 電子モジュールにおける電子部品実装構造 |
| CN100463159C (zh) * | 2005-11-16 | 2009-02-18 | 阿尔卑斯电气株式会社 | 电子部件的安装构造 |
| JP2010141284A (ja) * | 2008-12-11 | 2010-06-24 | Samsung Electro-Mechanics Co Ltd | パッケージ基板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6291264B1 (en) | Flip-chip package structure and method of fabricating the same | |
| US6153930A (en) | Electronic circuit device and method | |
| JP2007059596A (ja) | 半導体装置 | |
| JPH09260435A (ja) | 半導体装置 | |
| JP2006245289A (ja) | 半導体装置及び実装構造体 | |
| JP2003298220A (ja) | 回路基板および電子機器、およびそれらの製造方法 | |
| JPH0729934A (ja) | バンプを持つ半導体構造 | |
| JP2006245288A (ja) | バンプの形成方法及び半導体装置 | |
| JP2907168B2 (ja) | 半導体装置および半導体装置と基板の接合構造 | |
| JPH098082A (ja) | ハンダボンディングの方法 | |
| JPH07273119A (ja) | 半導体装置 | |
| KR20060041453A (ko) | 비전도성 접착제를 사용하는 플립 칩 본딩 구조 및 그제조 방법 | |
| JP4503632B2 (ja) | 半導体装置の製造方法 | |
| JPH09153519A (ja) | 半導体の実装構造 | |
| JPH11284032A (ja) | フリップチップ接続方法とフリップチップ接続構造 | |
| CN110610916B (zh) | 封装结构 | |
| JP2005209991A (ja) | 半導体装置 | |
| JPH10289924A (ja) | テープキャリアパッケージ | |
| KR101064754B1 (ko) | 비오씨 반도체 패키지 기판의 제조방법 및 비오씨 반도체 패키지 기판 | |
| JPH07122827A (ja) | 電子部品実装用基板 | |
| US6979887B2 (en) | Support matrix with bonding channel for integrated semiconductors, and method for producing it | |
| JP3458056B2 (ja) | 半導体装置およびその実装体 | |
| JP2004047637A (ja) | 半導体パッケージおよびその製造方法 | |
| JP2841790B2 (ja) | フラットパッケージ | |
| JP2004055660A (ja) | 配線基板及び半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20030603 |