JP2007059596A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2007059596A
JP2007059596A JP2005242641A JP2005242641A JP2007059596A JP 2007059596 A JP2007059596 A JP 2007059596A JP 2005242641 A JP2005242641 A JP 2005242641A JP 2005242641 A JP2005242641 A JP 2005242641A JP 2007059596 A JP2007059596 A JP 2007059596A
Authority
JP
Japan
Prior art keywords
semiconductor chip
chip
dam
corner
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005242641A
Other languages
English (en)
Other versions
JP4535969B2 (ja
Inventor
Toshiyuki Kuramochi
俊幸 倉持
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2005242641A priority Critical patent/JP4535969B2/ja
Priority to US11/463,724 priority patent/US7432602B2/en
Priority to KR1020060076559A priority patent/KR101070277B1/ko
Priority to CNB2006101119278A priority patent/CN100508177C/zh
Publication of JP2007059596A publication Critical patent/JP2007059596A/ja
Application granted granted Critical
Publication of JP4535969B2 publication Critical patent/JP4535969B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】 プリント配線基板の同一面に、フリップチップ接続された半導体チップと、この半導体チップ用の外部接続端子としてのはんだボールとが共に配設されている半導体装置において、半導体チップのコーナー部に対面するダムコーナー部でアンダーフィル流のオーバフロー発生を確実に防止した半導体装置を提供する。
【解決手段】 プリント配線基板の表面に半導体チップがフリップチップ接続された半導体装置であって、
基板表面において、アンダーフィル流出範囲制限用の枠状ダムが半導体チップの全周を取り囲み、枠状ダムの外側に半導体チップ用の外部接続端子としてのはんだボールが配設されており、フリップチップ接続箇所およびはんだボール配設箇所を除く基板表面がソルダーレジスト層で覆われており、
半導体チップのコーナー部と、これに対面する上記枠状ダムのコーナー部との間の領域内において、ソルダーレジスト層に掘り込みを設けた。
【選択図】 図３

Description

本発明は、基板表面に半導体チップがフリップチップ接続された半導体装置に関する。
配線基板上に半導体チップをフリップチップ接続した構造では、チップと基板との接続信頼性を確保するために、チップ・基板間の空隙をアンダーフィル（封止樹脂）で充填して補強する。補強効果を確保するには、アンダーフィルをチップ・基板間から若干周囲へ溢れさせチップを頂上として広がる山裾を形成するように充填を行なう。ただし、高密度実装ではチップ直近に他のデバイスや配線系統が配置されており、溢れ出たアンダーフィルが広範囲に広がって周辺部位に達し電気的な作動に悪影響を及ぼすことがあってはならない。そこで、チップ・基板間から溢れ出たアンダーフィルの流出範囲を制限するために種々の提案がなされている。
特許文献１、２には、フリップチップ接続ではなく、ワイヤボンディングを用いた構造ではあるが、封止樹脂（アンダーフィルとは呼ばないが）の流出範囲を制限するために半導体チップを枠状に取り囲むダムが開示されている。ワイヤボンディングを用いた構造であるためフリップチップ接続を用いた構造に比べて一般に配線基板やダムのサイズは大きいが、ダムで樹脂の流出範囲を制限するという基本的な考え方は、両方のチップ接続構造に共通している。
流出範囲制限効果を高めるために、特許文献１では立体的に多層に積み重ねたダム、特許文献２では平面的に二重枠としたダムがそれぞれ提案されている。
特許文献３には、フリップチップ接続を用いた構造において、アンダーフィルの流出範囲を制限するために、（１）チップ接続領域の周縁から周辺の領域でチップ全周にわたってソルダーレジスト層を本来のソルダーレジスト層より薄くして一段下げた段差構造、（２）チップ接続領域の周辺のソルダーレジスト層にチップ全周を取り囲む溝を形成した構造、（３）チップ接続領域の周辺のソルダーレジスト層上にチップ全周を取り囲む枠状のダムを形成した構造が提案されている。
しかし、半導体装置の外形の小型化、薄型化とそれに伴う内部構造の高密度化・微細化が進行しており、上記従来の方法ではアンダーフィルの流出範囲を確実に制限することが困難になってきた。
図１に、プリント配線基板１２に半導体チップ１４をフリップチップ接続した半導体装置１０の一部分を模式的に示す。基板１２の表面において、アンダーフィル流出範囲制限用の枠状ダム１６が半導体チップ１４の全周を取り囲み、枠状ダム１６の外側に半導体チップ１４と外部回路とを配線パターンを介して接続する外部接続端子としてのはんだボール１８が配設されている。
このように、はんだボール１８がチップ１４搭載側の基板表面に配置されている場合には、チップ１４周辺の直近まではんだボール１８が配設されており、ダム１６をオーバフローしたアンダーフィル流がはんだボール１８に容易に到達する。
特に、基本設計に対するカスタマイズとして半導体チップのコーナー部直近にはんだボールを増設することがあり、コーナー部では半導体チップ外縁とダム内縁との間隔が狭まるため、チップ・基板間から溢れたアンダーフィル流がダムを越えて外部へオーバフローする危険性が高まる。
図２（１）に、図１の破線円Ｃで囲んだコーナー部を拡大して示す。半導体チップ１４と基板１２との間の間隙に充填されたアンダーフィルは同図に２０として示すように、半導体チップ１４の搭載領域から外に流出するが、アンダーフィルの到達前縁２０Ｆで示した流出範囲は半導体チップ１４を取り囲む枠状ダム１６の内部に制限されている。
図２（２）は、カスタマイズとして同じコーナー部にはんだボール１８Ａを増設した状態を示す。コーナー部では、増設はんだボール１８Ａ自体と周囲のクリアランスに要する面積を確保するために、ダム１６を半導体チップ１４寄りに後退させて設けるため、半導体チップ１４の外縁とダム１６の内縁との間隔が狭まる。その結果、アンダーフィル２０の前縁２０Ｆは破線で示した本来の到達位置２０Ｆ’より手前のダム１６の位置で強制的に堰き止められるため、アンダーフィル２０は局所集中して盛り上がり、ダム１６を越えてオーバフローする危険性が著しく高まる。
特開平５−１８３０７０号公報（図４） 特開平９−１６２２０８号公報（請求項１） 特開２００１−２４４３８４号公報（請求項１、２、３。図１、２、３）
本発明は、プリント配線基板の同一面に、フリップチップ接続された半導体チップと、この半導体チップ用の外部接続端子としてのはんだボールとが共に配設されている半導体装置において、半導体チップのコーナー部に対面するダムコーナー部でアンダーフィル流のオーバフロー発生を確実に防止した半導体装置を提供することを目的とする。
上記の目的を達成するために、本発明の半導体装置は、プリント配線基板の表面に半導体チップがフリップチップ接続された半導体装置であって、
上記基板表面において、アンダーフィル流出範囲制限用の枠状ダムが該半導体チップの全周を取り囲み、該枠状ダムの外側に該半導体チップ用の外部接続端子が配設されており、上記フリップチップ接続箇所および上記外部接続端子配設箇所を除く上記基板表面がソルダーレジスト層で覆われており、
上記半導体チップのコーナー部と、これに対面する上記枠状ダムのコーナー部との間の領域内において、上記ソルダーレジスト層に掘り込みを設けたことを特徴とする。
本発明の半導体装置においては、半導体チップのコーナー部と、これに対面する枠状ダムのコーナー部との間の領域内において、ソルダーレジスト層に設けた掘り込みがアンダーフィル流を吸収するので、ダムを越えてオーバフローすることがない。
図３に、本発明による半導体装置の一部分を示す。図３（１）はフリップチップ接続領域のコーナー部の平面図、図３（２）は図３（１）の線Ａ―Ａ’に沿った断面図である。
図示した半導体装置５０は、プリント配線基板１２の表面に半導体チップ１４がフリップチップ接続されている。
基板１２の表面において、アンダーフィル流出範囲制限用の枠状ダム１６が半導体チップ１４の全周を取り囲み、枠状ダム１６の外側に半導体チップ１４用の外部接続端子としてのはんだボール１８Ａが配設されており、フリップチップ接続箇所およびはんだボール配設箇所を除く上記基板表面がソルダーレジスト層２２で覆われている。はんだボール１８Ａはパッド部２３に接合されている。
本発明の特徴として、半導体チップ１４のコーナー部と、これに対面する枠状ダム１６のコーナー部との間の領域内において、ソルダーレジスト層２２に掘り込み２４を設けた。このコーナー部掘り込み２４は、フリップチップ接続するための配線パターンを露出させたソルダーレジスト層の掘り込み（以下、フリップチップ接続部掘り込み）２６からダム１６の内縁に達するまで直線的な溝状に延在している。すなわち、コーナー部掘り込み２４は一端がフリップチップ接続部掘り込み２６に接続し、他端がダム１６の内縁に接している。
アンダーフィル樹脂２０は、半導体チップ１４と基板１２との間隙２８を充填した後、半導体チップ１４の周囲に溢れ出て、前縁２０Ｆで示されるように半導体チップ１４の外縁とダム１６との間の領域を外向きに進行する。コーナー部ではアンダーフィル２０のかなりの体積が掘り込み２４内に収容されるため、アンダーフィル２０の上面レベルＳが低く抑制され、ダム１６で十分に堰き止められて、ダム１６を越えてオーバフローすることがない。
ここで本発明を適用する半導体装置の各部のサイズの一例を参考までに下記に示す。
半導体チップ１４のサイズ：９．０〜２２５mm2
ソルダーレジスト層２２の厚さ：１０〜２０μｍ
半導体チップ１４と基板１２との間隙２８：１５〜３５μｍ
（厳密には半導体チップ１４とソルダーレジスト層２２との間隙）
ダム１６：厚さ１０〜２０μｍ、幅５０〜１００μｍ
フリップチップ接続部掘り込み２６の幅Ｗ：３００〜５００μｍ
一般にダム１６は、ソルダーレジスト層２２と同様の材質の樹脂で同様の方法により形成するので、厚さもソルダーレジスト層２２と同等の１０〜２０μｍとする。ただし、ダム１６の材質、形成方法、厚さを上記のように限定する必要はない。
本発明において、アンダーフィル吸収用の掘り込みを設ける領域を上記コーナー領域に限定した理由を説明する。
前出の特許文献３に記載の従来技術では、半導体チップの周囲全周にソルダーレジスト層に段差や溝を設けている。しかし、ソルダーレジスト層の直下にはフリップチップ接続パッドからの引き出し線（配線パターン）および回路形成のための引き回し線が存在する。そのため、半導体チップの周囲全周にわたってソルダーレジスト層を除去して段差や溝を設けると、この除去部分にフリップチップ接続のリフロー時にはんだが流入し、露出した引き出し線や引き回し線が、はんだ接合されることによる短絡不良が発生する危険性が高まるばかりでなく、はんだ接合時の高温に起因して配線Ｃｕのイオンマイグレーションによる短絡不良の発生の危険性も極端に高まる。特にイオンマイグレーションによる短絡が発生し易くなる。
本発明においては、上記のような短絡発生の危険を回避するために、ソルダーレジスト層に掘り込みを形成する領域は、はんだボール増設によるアンダーフィル２０のオーバフローが特に発生し易い前記コーナー部のみに限定し、コーナー部以外の領域はソルダーレジスト層を本来の厚さのまま残しておく。
コーナー部掘り込み２４の平面形状は、図３に示した溝状に限定する必要はない。
図４に、コーナー部掘り込み２４の平面形状の例を示す。なお、図示の便宜上、はんだボール１８、１８Ａは省略してある。
図４（１）の例は、図３で説明した溝状の平面形状のコーナー部掘り込み２４であり、フリップチップ接続部掘り込み２６からダム１６まで連続的に延在している。
図４（２）の例は、半導体チップ１４のコーナー付近を「要」とする扇形の平面形状の掘り込み２４を示す。この場合も、掘り込み２４はフリップチップ接続部掘り込み２６からダム１６まで連続的に延在している。
図４（３）の例は、ダム１６のコーナーの４分の１円弧と弦とで囲まれた平面形状のコーナー部掘り込み２４である。この場合は、掘り込み２４はフリップチップ接続部掘り込み２６から独立しており、ダム１６に内接している。
上記３例はダム１６のコーナー部に配線が無い場合を想定してるが、コーナー部にも配線が有る場合の掘り込み２４の形態の例を下記に示す。
図４（４）の例は、コーナー部に有る直下の配線を避けるように、コーナー部掘り込み２４は２つの分割領域から成る。この掘り込み２４は、フリップチップ接続部掘り込み２６からもダム１６からも独立している。現状では、はんだボールを接合するパッド部２３（図３）の最小パッドピッチは４０μｍ程度なので、最小Ｌ／Ｓは２０／２０μｍ程度である。Ｌ／Ｓは、配線幅Ｌと配線間隔Ｓとの比（ライン／スペース比）である。したがって、基板表面上の最小スペースは２０μｍ以上となり、配線引き回し長を考慮すると、マイグレーション回避の観点から最小スペース３０μｍ程度は必要である。これから、図４（４）のようにして直下の配線を避けてコーナー部掘り込み２４を設けることは、設計上の自由度の観点から十分に可能である。
コーナー部掘り込み２４の形態は上記４例に限定する必要はなく、より不規則な形態を含め種々の形態とすることができる。また、４コーナー全てについて共通の形態とすることもできるし、一部あるいは全部のコーナーについて異なる形態とすることもできる。
本発明によれば、プリント配線基板の同一面に、フリップチップ接続された半導体チップと、この半導体チップ用の外部接続端子としてのはんだボールとが共に配設されている半導体装置において、枠状ダムとコーナー部掘り込みとを組み合わせたことにより、半導体チップのコーナー部に対面するダムコーナー部でアンダーフィルのオーバフロー発生を確実に防止した半導体装置が提供される。
図１は、プリント配線基板上に半導体チップをフリップチップ接続した従来の半導体装置を示す平面図である。 図２は、（１）図１の従来の半導体装置において半導体チップのコーナー部付近を拡大して示す平面図、（２）その場所ではんだボールを増設した状態を示す平面図である。 図３は、本発明の半導体装置の半導体チップコーナー部付近を示す（１）平面図および（２）線Ａ―Ａ’に沿った断面図である。 図４は、本発明の半導体装置におけるコーナー部掘り込みの種々の形態を示す平面図である。
符号の説明
１２ プリント配線基板
１４ 半導体チップ
１６ 枠状ダム
１８ はんだボール
１８Ａ 増設はんだボール
２０ アンダーフィル
２２ ソルダーレジスト層
２４ コーナー部掘り込み
２６ フリップチップ接続部掘り込み
２８ チップ／基板間の間隙
５０ 半導体装置

Claims (2)

  1. プリント配線基板の表面に半導体チップがフリップチップ接続された半導体装置であって、
    上記基板表面において、アンダーフィル流出範囲制限用の枠状ダムが該半導体チップの全周を取り囲み、該枠状ダムの外側に該半導体チップ用の外部接続端子が配設されており、上記フリップチップ接続箇所および上記外部接続端子配設箇所を除く上記基板表面がソルダーレジスト層で覆われており、
    上記半導体チップのコーナー部と、これに対面する上記枠状ダムのコーナー部との間の領域内において、上記ソルダーレジスト層に掘り込みを設けたことを特徴とする半導体装置。
  2. 請求項１において、上記外部接続端子がはんだボールであることを特徴とする半導体装置。
JP2005242641A 2005-08-24 2005-08-24 半導体装置 Active JP4535969B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2005242641A JP4535969B2 (ja) 2005-08-24 2005-08-24 半導体装置
US11/463,724 US7432602B2 (en) 2005-08-24 2006-08-10 Semiconductor device
KR1020060076559A KR101070277B1 (ko) 2005-08-24 2006-08-14 반도체 장치
CNB2006101119278A CN100508177C (zh) 2005-08-24 2006-08-24 半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005242641A JP4535969B2 (ja) 2005-08-24 2005-08-24 半導体装置

Publications (2)

Publication Number Publication Date
JP2007059596A true JP2007059596A (ja) 2007-03-08
JP4535969B2 JP4535969B2 (ja) 2010-09-01

Family

ID=37778765

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005242641A Active JP4535969B2 (ja) 2005-08-24 2005-08-24 半導体装置

Country Status (4)

Country Link
US (1) US7432602B2 (ja)
JP (1) JP4535969B2 (ja)
KR (1) KR101070277B1 (ja)
CN (1) CN100508177C (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009277915A (ja) * 2008-05-15 2009-11-26 Shinko Electric Ind Co Ltd 配線基板
US7999368B2 (en) 2008-09-29 2011-08-16 Samsung Electronics Co., Ltd. Semiconductor package having ink-jet type dam and method of manufacturing the same
US8021932B2 (en) 2008-05-29 2011-09-20 Renesas Electronics Corporation Semiconductor device, and manufacturing method therefor
JP2012054353A (ja) * 2010-08-31 2012-03-15 Toshiba Corp 半導体装置
US9474164B2 (en) 2013-03-19 2016-10-18 Seiko Epson Corporation Module, electronic apparatus, moving object, and method of manufacturing module

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6673649B1 (en) * 2002-07-05 2004-01-06 Micron Technology, Inc. Microelectronic device packages and methods for controlling the disposition of non-conductive materials in such packages
US8081484B2 (en) 2006-11-30 2011-12-20 Cisco Technology, Inc. Method and apparatus for supporting a computer chip on a printed circuit board assembly
JP5356647B2 (ja) * 2006-12-25 2013-12-04 新光電気工業株式会社 実装基板及び電子装置
JP5211493B2 (ja) * 2007-01-30 2013-06-12 富士通セミコンダクター株式会社 配線基板及び半導体装置
JP2009206286A (ja) * 2008-02-27 2009-09-10 Kyocera Corp プリント基板及びこれを用いた携帯電子機器
KR101019151B1 (ko) * 2008-06-02 2011-03-04 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR101627574B1 (ko) * 2008-09-22 2016-06-21 쿄세라 코포레이션 배선 기판 및 그 제조 방법
JP5210839B2 (ja) * 2008-12-10 2013-06-12 新光電気工業株式会社 配線基板及びその製造方法
JP5117371B2 (ja) * 2008-12-24 2013-01-16 新光電気工業株式会社 半導体装置およびその製造方法
JP5463092B2 (ja) * 2009-07-07 2014-04-09 アルプス電気株式会社 電子回路ユニットおよびその製造方法
US8441123B1 (en) 2009-08-13 2013-05-14 Amkor Technology, Inc. Semiconductor device with metal dam and fabricating method
US8952552B2 (en) * 2009-11-19 2015-02-10 Qualcomm Incorporated Semiconductor package assembly systems and methods using DAM and trench structures
US8624364B2 (en) * 2010-02-26 2014-01-07 Stats Chippac Ltd. Integrated circuit packaging system with encapsulation connector and method of manufacture thereof
US8399300B2 (en) * 2010-04-27 2013-03-19 Stats Chippac, Ltd. Semiconductor device and method of forming adjacent channel and DAM material around die attach area of substrate to control outward flow of underfill material
JP2012084840A (ja) * 2010-09-13 2012-04-26 Renesas Electronics Corp 半導体装置及びその製造方法
US8304880B2 (en) 2010-09-14 2012-11-06 Stats Chippac Ltd. Integrated circuit packaging system with package-on-package and method of manufacture thereof
US9497861B2 (en) 2012-12-06 2016-11-15 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for package with interposers
US8994176B2 (en) * 2012-12-13 2015-03-31 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for package with interposers
JP6044473B2 (ja) * 2013-06-28 2016-12-14 株式会社デンソー 電子装置およびその電子装置の製造方法
US9343431B2 (en) 2013-07-10 2016-05-17 Taiwan Semiconductor Manufacturing Company, Ltd. Dam structure for enhancing joint yield in bonding processes
US9368458B2 (en) 2013-07-10 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Die-on-interposer assembly with dam structure and method of manufacturing the same
US20220028704A1 (en) * 2018-12-18 2022-01-27 Octavo Systems Llc Molded packages in a molded device
US11152226B2 (en) 2019-10-15 2021-10-19 International Business Machines Corporation Structure with controlled capillary coverage
TWI713166B (zh) * 2020-02-17 2020-12-11 頎邦科技股份有限公司 晶片封裝構造及其電路板

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005175113A (ja) * 2003-12-10 2005-06-30 Fdk Corp フリップチップ実装用プリント配線基板

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH065697B2 (ja) 1992-05-21 1994-01-19 イビデン株式会社 半導体チップ搭載用プリント配線板
JP3461073B2 (ja) 1995-12-08 2003-10-27 株式会社デンソー ベアチップ封止方法
WO1997045868A1 (en) * 1996-05-27 1997-12-04 Dai Nippon Printing Co., Ltd. Circuit member for semiconductor device, semiconductor device using the same, and method for manufacturing them
JP2001244384A (ja) 2000-02-28 2001-09-07 Matsushita Electric Works Ltd ベアチップ搭載プリント配線基板
US6614122B1 (en) * 2000-09-29 2003-09-02 Intel Corporation Controlling underfill flow locations on high density packages using physical trenches and dams
EP1381081A4 (en) * 2001-04-09 2008-02-27 Sumitomo Metal Smi Electronics RADIATION TYPE BGA HOUSING AND PRODUCTION PRODUCTION THEREOF
JP3651413B2 (ja) * 2001-05-21 2005-05-25 日立電線株式会社 半導体装置用テープキャリア及びそれを用いた半導体装置、半導体装置用テープキャリアの製造方法及び半導体装置の製造方法
JP4963148B2 (ja) * 2001-09-18 2012-06-27 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US7023084B2 (en) * 2003-03-18 2006-04-04 Sumitomo Metal (Smi) Electronics Devices Inc. Plastic packaging with high heat dissipation and method for the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005175113A (ja) * 2003-12-10 2005-06-30 Fdk Corp フリップチップ実装用プリント配線基板

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009277915A (ja) * 2008-05-15 2009-11-26 Shinko Electric Ind Co Ltd 配線基板
US8021932B2 (en) 2008-05-29 2011-09-20 Renesas Electronics Corporation Semiconductor device, and manufacturing method therefor
US8222738B2 (en) 2008-05-29 2012-07-17 Renesas Electronics Corporation Semiconductor device, and manufacturing method therefor
US7999368B2 (en) 2008-09-29 2011-08-16 Samsung Electronics Co., Ltd. Semiconductor package having ink-jet type dam and method of manufacturing the same
JP2012054353A (ja) * 2010-08-31 2012-03-15 Toshiba Corp 半導体装置
US8759971B2 (en) 2010-08-31 2014-06-24 Kabushiki Kaisha Toshiba Semiconductor apparatus
US9474164B2 (en) 2013-03-19 2016-10-18 Seiko Epson Corporation Module, electronic apparatus, moving object, and method of manufacturing module

Also Published As

Publication number Publication date
US20070045870A1 (en) 2007-03-01
KR101070277B1 (ko) 2011-10-06
JP4535969B2 (ja) 2010-09-01
CN100508177C (zh) 2009-07-01
KR20070023519A (ko) 2007-02-28
CN1921101A (zh) 2007-02-28
US7432602B2 (en) 2008-10-07

Similar Documents

Publication Publication Date Title
JP4535969B2 (ja) 半導体装置
US7847417B2 (en) Flip-chip mounting substrate and flip-chip mounting method
JP4438006B2 (ja) 半導体装置及び半導体装置の製造方法
US9466784B2 (en) Semiconductor device having multiple magnetic shield members
JP5162226B2 (ja) 配線基板及び半導体装置
JP5400094B2 (ja) 半導体パッケージ及びその実装方法
JP2008166373A (ja) 半導体装置およびその製造方法
JP2009123719A (ja) 素子搭載用基板およびその製造方法、半導体モジュールならびに携帯機器
JP5015065B2 (ja) 配線基板
JP2007335740A (ja) 半導体装置および半導体装置の製造方法
JP2007005452A (ja) 半導体装置
JP3897749B2 (ja) 半導体装置
JP2012089898A (ja) 半田ボール及び半導体パッケージ
JP4312616B2 (ja) 半導体装置
KR100713912B1 (ko) 웨이퍼 레벨 공정을 이용한 플립칩 패키지 및 그 제조방법
JP2009099816A (ja) 半導体装置とその製造方法および半導体装置の実装方法
JP2013211497A (ja) 部品接合構造
JP2005327994A (ja) 半導体装置
JP2008159911A (ja) 実装基板及び電子装置
JP2001267452A (ja) 半導体装置
JP5271982B2 (ja) 半導体装置
JP4828997B2 (ja) 半導体パッケージおよびその実装方法、ならびにその半導体パッケージに使用する絶縁配線基板およびその製造方法
JP2018093084A (ja) 半導体装置
JP2008034774A (ja) 半導体装置が実装された回路装置及び配線基板
JP2010177303A (ja) 半導体装置および半導体装置に用いられる樹脂基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080331

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100428

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100518

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100615

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130625

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4535969

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150