KR101627574B1 - 배선 기판 및 그 제조 방법 - Google Patents

배선 기판 및 그 제조 방법 Download PDF

Info

Publication number
KR101627574B1
KR101627574B1 KR1020090087691A KR20090087691A KR101627574B1 KR 101627574 B1 KR101627574 B1 KR 101627574B1 KR 1020090087691 A KR1020090087691 A KR 1020090087691A KR 20090087691 A KR20090087691 A KR 20090087691A KR 101627574 B1 KR101627574 B1 KR 101627574B1
Authority
KR
South Korea
Prior art keywords
semiconductor element
connection pad
element connection
electronic component
layer
Prior art date
Application number
KR1020090087691A
Other languages
English (en)
Other versions
KR20100033932A (ko
Inventor
코이치 오스미
Original Assignee
쿄세라 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2008242170A external-priority patent/JP2010074032A/ja
Priority claimed from JP2008251293A external-priority patent/JP5058929B2/ja
Application filed by 쿄세라 코포레이션 filed Critical 쿄세라 코포레이션
Publication of KR20100033932A publication Critical patent/KR20100033932A/ko
Application granted granted Critical
Publication of KR101627574B1 publication Critical patent/KR101627574B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/094—Array of pads or lands differing from one another, e.g. in size, pitch or thickness; Using different connections on the pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09736—Varying thickness of a single conductor; Conductors in the same plane having different thicknesses
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09881—Coating only between conductors, i.e. flush with the conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/099—Coating over pads, e.g. solder resist partly over pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/025—Abrading, e.g. grinding or sand blasting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0574—Stacked resist layers used for different processes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명의 배선 기판은 절연 기체의 탑재부에 격자 형상으로 피착되어 있고 상면에 반도체 소자의 전극이 접속되는 원형의 복수개의 반도체 소자 접속 패드, 및 상기 절연 기체 상에 피착되어 있고 상기 패드의 측면을 덮음과 아울러 상기 패드의 상면을 노출시키는 솔더 레지스트층을 구비하여 이루어진다. 상기 솔더 레지스트층은 적어도 상기 패드의 상면 전체면을 저면으로 하는 오목부를 갖는다. 본 발명의 배선 기판의 제조 방법은 절연 기체의 탑재부에 원형의 반도체 소자 접속 패드를 격자 형상으로 복수개 형성하는 공정, 상기 절연 기체 상에 상기 패드를 매립하는 솔더 레지스트층용 수지층을 피착하는 공정, 및 그 수지층을 부분적으로 제거하여 상기 패드의 측면을 덮음과 아울러 적어도 그 패드의 상면 전체면을 저면으로 하는 오목부를 갖는 솔더 레지스트층을 형성하는 공정을 포함한다.
배선 기판, 절연 기체, 반도체 소자 접속 패드, 솔더 레지스트층

Description

배선 기판 및 그 제조 방법{WIRING SUBSTRATE AND THE METHOD OF MANUFACTURING THE SAME}
본 발명은 배선 기판 및 그 제조 방법에 관한 것이고, 보다 상세하게는 예를 들면, 에리어 어레이형 반도체 소자를 플립 칩 접속에 의해 탑재시키는데에 적합한 배선 기판 및 그 제조 방법에 관한 것이다.
종래부터, 반도체 소자인 반도체 집적 회로 소자로서 다수의 전극 단자를 그 한쪽의 주면의 거의 전체에 걸쳐서 격자 형상으로 배치한, 소위 에리어 어레이형 반도체 집적 회로 소자가 있다.
이러한 반도체 집적 회로 소자를 배선 기판에 탑재하는 방법으로서 플립 칩 접속이 있다. 그 플립 칩 접속은 우선, 배선 기판 상에 설치된 반도체 소자 접속 패드의 상면을 반도체 집적 회로 소자의 전극 단자의 배치에 대응되는 배열로 노출시킨다. 그 다음에, 이 반도체 소자 접속 패드의 노출되는 상면과 상기 전자 부품의 전극 단자를 대향시킨다. 그리고, 이들 사이를 땜납이나 금 등으로 이루어지는 도전 범프를 통하여 전기적으로 접속한다.
최근, 이러한 플립 칩 접속에 의해 반도체 소자를 배선 기판 상에 탑재하고, 그 위에 다른 전자 부품을 땜납 볼 접속 또는 와이어 본드 접속에 의해 더 탑재시켜 배선 기판으로의 반도체 소자나 전자 부품의 탑재 밀도를 높이는 것이 행해지고 있다(예를 들면, 특허 문헌 1 참조).
도 30은 반도체 소자로서의 에리어 어레이형 반도체 집적 회로 소자를 플립 칩 접속에 의해 탑재시키고, 그 위에 다른 전자 부품으로서의 반도체 소자 탑재 기판을 더 땜납 볼 접속한 종래의 배선 기판의 일례를 나타내는 개략 단면도이다. 도 31은 도 30에 나타낸 배선 기판을 나타내는 평면도이다.
도 30에 나타낸 바와 같이, 종래의 배선 기판(110)은 절연 기체(基體)(101)를 갖고 있다. 그 절연 기체(101)는 코어용 절연 기판(101a)의 상하면에 복수개의 빌드업용(buildup) 절연층(101b)이 적층되어서 이루어진다. 절연 기체(101)의 내부 및 표면에는 코어용 배선 도체(102a) 및 빌드업용 배선 도체(102b)가 피착되어 있다. 절연 기체(101)의 최표면에는 보호용 솔더 레지스트층(103)이 피착되어 있다. 절연 기체(101)의 상면 중앙부에는 반도체 집적 회로 소자(E1)가 탑재되는 반도체 소자 탑재부(101A)가 형성되어 있다. 절연 기체(101)의 상면 외주부에는 반도체 소자 탑재 기판(E2)이 탑재되는 전자 부품 탑재부(101B)가 형성되어 있다.
코어용 절연 기판(101a)의 상면으로부터 하면에 걸쳐서 복수개의 스루홀(104)이 형성되어 있다. 절연 기판(101a)의 상하면 및 스루홀(104)의 내면에는 코어용 배선 도체(102a)가 피착되어 있다. 스루홀(104)의 내부에는 매립 수지(105)가 충전되어 있다. 복수개의 빌드업용 절연층(101b)에는 각각 복수개의 비아홀(106)이 형성되어 있다. 각 절연층(101b)의 표면 및 비아홀(106)의 내면에는 빌 드업용 배선 도체(102b)가 피착 형성되어 있다.
이 배선 도체(102b) 중 배선 기판(110)의 상면측에 있어서의 최외층의 절연층(101b) 상에 피착된 일부는 반도체 소자 접속 패드(102A)를 형성하고 있다. 그 반도체 소자 접속 패드(102A)는 반도체 소자 탑재부(101A)에 있어서 반도체 집적 회로 소자(E1)의 전극 단자에 도전 범프(B1)를 통하여 플립 칩 접속에 의해 전기적으로 접속되는 원형의 패드이다. 반도체 소자 접속 패드(102A)는, 도 31에 나타낸 바와 같이, 격자 형상으로 복수열 설치되어 있다.
또한, 배선 도체(102b) 중 배선 기판(110)의 상면측에 있어서의 최외층의 절연층(101b) 상에 피착된 다른 일부는 전자 부품 접속 패드(102B)를 형성하고 있다. 그 전자 부품 접속 패드(102B)는 전자 부품 탑재부(101B)에 있어서 전자 부품으로서의 반도체 소자 탑재 기판(E2)의 전극 단자에 땜납 볼(B2)을 통하여 땜납 볼 접속에 의해 전기적으로 접속되는 원형의 패드이다. 전자 부품 접속 패드(102B)는 복수열 설치되어 있다.
반도체 소자 접속 패드(102A) 및 전자 부품 접속 패드(102B)는 그 외주부(102A2,102B2)가 솔더 레지스트층(103)에 의해 덮여져 있음과 아울러, 상면 중앙부가 솔더 레지스트층(103)로부터 노출되어 있다. 반도체 소자 접속 패드(102A)의 노출부(102A1)에 반도체 집적 회로 소자(E1)의 전극 단자가 땜납이나 금 등으로 이루어지는 도전 범프(B1)를 통하여 전기적으로 접속된다. 전자 부품 접속 패드(102B)의 노출부(102B1)에 반도체 소자 탑재 기판(E2)의 전극 단자가 땜납 볼(B2)을 통하여 전기적으로 접속된다.
한편, 배선 기판(110)의 하면측에 있어서의 최외층의 절연층(101b) 상에 피착된 일부는 외부 접속 패드(102C)를 형성하고 있다. 그 외부 접속 패드(102C)는 외부 전기 회로 기판의 배선 도체에 전기적으로 접속되는 원형의 패드이다. 외부 접속 패드(102C)는 격자 형상으로 복수열 설치되어 있다. 외부 접속 패드(102C)의 외주부는 솔더 레지스트층(103)에 의해 덮여져 있다. 외부 접속 패드(102C)의 상면 중앙부는 솔더 레지스트층(103)으로부터 노출되어 있다. 외부 접속 패드(102C)의 노출부에 외부 전기 회로 기판의 배선 도체가 땜납 볼(B3)을 통하여 전기적으로 접속된다.
솔더 레지스트층(103)은 최외층의 배선 도체(102b)를 보호함과 아울러, 반도체 소자 접속 패드(102A), 전자 부품 접속 패드(102B) 및 외부 접속 패드(102C)의 노출부를 획정한다. 이러한 솔더 레지스트층(103)은 우선, 감광성을 갖는 열경화성 수지 페이스트 또는 필름을 배선 도체(102b)가 형성된 최외층의 절연층(101b) 상에 적층한다. 그 다음에, 반도체 소자 접속 패드(102A), 전자 부품 접속 패드(102B) 및 외부 접속 패드(102C)의 외주부를 덮음과 아울러, 중앙부를 노출시키는 개구를 갖도록 노광 및 현상하고 경화시키는 것에 의해 형성된다.
이 때문에, 반도체 소자 접속 패드(102A) 및 전자 부품 접속 패드(102B)의 노출부(102A1,102B1)는 솔더 레지스트층(103)의 표면으로부터 오목하게 위치하게 된다. 또한, 반도체 소자 접속 패드(102A) 및 전자 부품 접속 패드(102B)의 외주부(102A2,102B2)는 솔더 레지스트층(103) 아래에 소정의 폭으로 매립되게 된다.
그리고, 반도체 집적 회로 소자(E1)의 전극 단자와 반도체 소자 접속 패 드(102A)를 도전 범프(B1)를 통하여 전기적으로 접속한 후, 반도체 집적 회로 소자(E1)와 배선 기판(110) 사이의 간극에 에폭시 수지 등의 열경화성 수지로 이루어지는 언더필이라 불리는 충전 수지(U1)를 충전하여 반도체 집적 회로 소자(E1)가 배선 기판(110) 상에 실장된다. 게다가, 그 위에 반도체 소자 탑재 기판(E2)의 전극 단자와 전자 부품 접속 패드(102B)를 땜납 볼(B2)을 통하여 전기적으로 접속함으로써 반도체 소자 탑재 기판(E2)이 배선 기판(110) 상에 실장된다. 이것에 의해, 배선 기판(110) 상에 반도체 소자 및 전자 부품이 고밀도로 실장된다.
최근, 반도체 집적 회로 소자(E1)는 그 고집적도화가 급격하게 진행되어 반도체 집적 회로 소자(E1)에 있어서의 전극 단자의 배열 피치가 협피치(예를 들면, 150㎛ 미만)로 되어 오고 있다. 이에 따라, 이 반도체 집적 회로 소자(E1)의 전극 단자가 플립 칩 접속되는 반도체 소자 접속 패드(102A)의 배열 피치도 협피치(예를 들면, 150㎛ 미만)로 되어 오고 있다.
반도체 소자 접속 패드(102A)를 협피치로 하기 위해서는 반도체 소자 접속 패드(102A)의 직경이 인접하는 반도체 소자 접속 패드(102A,102A)끼리 중 적어도 한쪽을 작은 것으로 하지 않을 수 없다. 반도체 소자 접속 패드(102A)의 직경을 작게 한 경우에는 반도체 소자 접속 패드(102A)에 있어서의 솔더 레지스트층(103)으로부터의 노출부(102A1)의 직경도 작은 것이 된다. 노출부(102A1)의 직경이 작은 경우에는 솔더 레지스트층(103)을 형성할 때에 현상이 불충분하게 되고 노출부(102A1)에 솔더 레지스트층(103)의 수지 잔재가 남기 쉽다. 또한, 반도체 소자 접속 패드(102A)와 도전 범프(B1)의 접합 면적이 작아지므로 반도체 집적 회로 소 자(E1)의 전극 단자와 반도체 소자 접속 패드(102A)를 도전 범프(B1)를 통하여 강고하게 또한 양호하게 접속하는 것이 곤란하게 된다.
한편, 반도체 소자 접속 패드(102A)의 노출부(102A1)에 솔더 레지스트층(103)의 수지 잔재를 남기지 않고 반도체 집적 회로 소자(E1)의 전극 단자와 반도체 소자 접속 패드(102A)의 접속을 양호하게 하기 위해서는 노출부(102A1)의 직경을 70㎛ 이상으로 하는 것이 바람직하다.
솔더 레지스트층(103)이 반도체 소자 접속 패드(102A)의 외주부(102A2)를 덮는 폭은 반도체 소자 접속 패드(102A)와 솔더 레지스트층(103)의 위치 정밀도의 문제 등 때문에, 통상, 15㎛ 이상 필요하다. 따라서, 노출부(102A1)의 직경을 70㎛ 정도 확보하면 반도체 소자 접속 패드(102A)의 직경은 100㎛ 정도가 된다.
예를 들면, 반도체 소자 접속 패드(102A)의 배열 피치가 140㎛인 경우에 있어서 반도체 소자 접속 패드(102A)의 직경이 100㎛이면 인접하는 반도체 소자 접속 패드(102A,102A) 사이의 간격은 40㎛가 된다. 인접하는 반도체 소자 접속 패드(102A,102A) 사이의 간격이 40㎛이면 이 간격 내에 예를 들면, 폭이 15㎛ 정도의 띠 형상 배선 도체를 양측의 반도체 소자 접속 패드(102A)와의 사이에 15㎛ 정도의 충분한 간격을 두고 형성하는 것은 불가능하게 된다.
인접하는 반도체 소자 접속 패드(102A,102A) 사이에 띠 형상 배선 도체를 형성할 수 없다면 이하의 문제가 있다. 다시 말해, 격자 형상으로 배열된 복수개의 반도체 소자 접속 패드(102A) 중 최외주에 위치하는 반도체 소자 접속 패드(102A) 이외로부터는 탑재부(101A)의 외측으로 연장되는 띠 형상 배선 도체를 설치할 수 없어 배선 기판(110)에 있어서의 설계 자유도가 낮아진다.
특허 문헌 1: 일본 특허 공개 2000-244088호 공보
본 발명의 과제는 에리어 어레이형 반도체 소자를 플립 칩 접속에 의해 탑재시키는 배선 기판에 있어서 반도체 소자의 전극 단자가 접속되는 반도체 소자 접속 패드의 배열 피치가 협피치였다고 하여도 반도체 소자 접속 패드에 있어서의 솔더 레지스트층으로부터의 노출부의 면적을 충분히 넓은 것으로 하여 반도체 소자의 전극 단자와 반도체 소자 접속 패드를 도전 범프를 통하여 강고하게 또한 양호하게 접속하는 것이 가능한 배선 기판 및 그 제조 방법을 제공하는 것이다.
본 발명의 다른 과제는 에리어 어레이형 반도체 소자를 플립 칩 접속에 의해 탑재시키는 배선 기판에 있어서 반도체 소자의 전극이 접속되는 반도체 소자 접속 패드의 배열 피치가 협피치였다고 하여도 인접하는 반도체 소자 접속 패드 사이에 띠 형상 배선 도체를 양측의 반도체 소자 접속 패드와의 사이에 충분한 간격을 두고 형성하는 것이 가능한 설계 자유도가 높은 배선 기판 및 그 제조 방법을 제공하는 것이다.
본 발명의 배선 기판은 상면에 반도체 소자가 탑재되는 탑재부를 갖는 절연 기체, 그 절연 기체의 상기 탑재부에 격자 형상으로 피착되어 있고 상면에 상기 반도체 소자의 전극이 도전 범프를 통하여 접속되는 도금층으로 이루어지는 원형의 복수개의 반도체 소자 접속 패드, 및 상기 절연 기체 상에 피착되어 있고 상기 반도체 소자 접속 패드의 측면을 덮음과 아울러 상기 반도체 소자 접속 패드의 상면을 노출시키는 솔더 레지스트층을 구비하여 이루어진다. 상기 솔더 레지스트층은 적어도 상기 반도체 소자 접속 패드의 상면 전체면을 저면으로 하는 오목부를 갖는 다.
본 발명의 배선 기판의 제조 방법은 상면에 반도체 소자가 탑재되는 탑재부를 갖는 절연 기체의 상기 탑재부에 도금층으로 이루어지는 원형의 복수개의 반도체 소자 접속 패드를 격자 형상으로 형성하는 공정, 상기 절연 기체 상에 상기 반도체 소자 접속 패드를 매립하는 솔더 레지스트층용 수지층을 피착하는 공정, 및 그 수지층을 부분적으로 제거하여 상기 반도체 소자 접속 패드의 측면을 덮음과 아울러, 적어도 그 반도체 소자 접속 패드의 상면 전체면을 저면으로 하는 오목부를 갖는 솔더 레지스트층을 형성하는 공정을 포함한다.
본 발명의 배선 기판의 다른 제조 방법은 상면에 반도체 소자가 탑재되는 탑재부를 갖는 절연 기체의 상기 탑재부에 도금층으로 이루어지는 원형의 복수개의 반도체 소자 접속 패드를 격자 형상으로 형성함과 아울러, 상기 탑재부의 외측의 상면에 도금층으로 이루어지는 전자 부품 접속 패드를 형성하는 공정, 상기 절연 기체 상에 상기 반도체 소자 접속 패드 및 상기 전자 부품 접속 패드를 매립하는 솔더 레지스트층용 수지층을 피착하는 공정, 그 수지층을 부분적으로 제거하여 상기 반도체 소자 접속 패드의 측면 및 상기 전자 부품 접속 패드의 측면을 덮음과 아울러, 적어도 상기 반도체 소자 접속 패드의 상면 전체면을 저면으로 하는 오목부 및 상기 전자 부품 접속 패드의 상면 중앙부를 노출시키는 개구부를 갖는 솔더 레지스트층을 형성하는 공정을 포함한다.
본 발명의 다른 배선 기판은 상면에 반도체 소자가 탑재되는 탑재부를 갖는 절연 기체, 그 절연 기체의 상기 탑재부에 격자 형상으로 피착되어 있고 상면에 상 기 반도체 소자의 전극이 도전 범프를 통하여 접속되는 도금층으로 이루어지는 원형의 복수개의 반도체 소자 접속 패드, 상기 절연 기체의 상면에 피착되어 있고 상기 반도체 소자 접속 패드로부터 상기 탑재부의 외측에 걸쳐서 연장되는 도금층으로 이루어지는 복수개의 띠 형상 배선 도체, 및 상기 절연 기체 상에 상기 띠 형상 배선 도체를 덮도록 피착되어 있고, 상기 반도체 소자 접속 패드의 상면을 노출시킴과 아울러 그 반도체 소자 접속 패드의 측면에 밀착되는 솔더 레지스트층을 구비하여 이루어진다. 상기 반도체 소자 접속 패드는 그 상면이 상기 띠 형상 배선 도체의 상면보다 상방으로 돌출되어 상기 솔더 레지스트층으로부터 노출되어 있음과 아울러, 그 상면으로부터 하면에 걸친 크기가 동일하다.
본 발명의 다른 배선 기판의 제조 방법은 상면에 반도체 소자가 탑재되는 탑재부를 갖는 절연 기체의 상기 상면의 전체면에 무전해 도금층으로 이루어지는 하지(下地) 도금층을 피착하는 공정, 상기 탑재부 상에 위치하여 격자 형상으로 개구되는 원형의 복수개의 반도체 소자 접속 패드 형성용 개구, 그 반도체 소자 접속 패드 형성용 개구로부터 상기 탑재부의 외측에 걸쳐서 개구되는 복수개의 띠 형상 배선 도체 형성용 개구를 갖는 제 1 도금 마스크를 상기 하지 도금층 상에 피착하는 공정, 전해 도금층으로 이루어지는 제 1 도금층을 상기 반도체 소자 접속 패드 형성용 개구 내, 및 상기 띠 형상 배선 도체 형성용 개구 내에 노출되는 상기 하지 도금층 상에 형성하는 공정, 상기 반도체 소자 접속 패드 형성용 개구를 노출시킴과 아울러, 상기 띠 형상 배선 도체 형성용 개구를 덮는 제 2 도금 마스크를 상기 제 1 도금 마스크 상에 피착하는 공정, 전해 도금층으로 이루어지는 제 2 도금층을 상기 반도체 소자 접속 패드 형성용 개구 내에 노출되는 상기 제 1 도금층 상에 형성하는 공정, 상기 제 1 도금 마스크 및 상기 제 2 도금 마스크를 제거한 후, 상기 제 1 도금층으로 덮여진 부분 이외의 상기 하지 도금층을 에칭 제거하고 상기 반도체 소자 접속 패드 형성용 개구에 대응되는 위치에 상기 하지 도금층, 상기 제 1 도금층 및 상기 제 2 도금층으로 이루어지고 상면으로부터 하면에 걸친 크기가 동일한 원형의 복수개의 반도체 소자 접속 패드를 형성함과 아울러, 상기 띠 형상 배선 도체 형성용 개구에 대응되는 위치에 상기 하지 도금층 및 상기 제 1 도금층으로 이루어지는 복수개의 띠 형상 배선 도체를 형성하는 공정, 상기 반도체 소자 접속 패드 및 상기 띠 형상 배선 도체를 매립하는 솔더 레지스트층을 상기 절연 기체 상에 형성하는 공정, 및 상기 솔더 레지스트층의 적어도 일부를 상기 반도체 소자 접속 패드의 상면이 노출될 때까지 연마 제거하는 공정을 포함한다.
본 발명의 다른 배선 기판의 다른 제조 방법은 상면에 반도체 소자가 탑재되는 탑재부를 갖는 절연 기체의 상기 상면의 전체면에 무전해 도금층으로 이루어지는 하지 도금층을 피착하는 공정, 상기 탑재부 상에 위치하여 격자 형상으로 개구되는 원형의 복수개의 반도체 소자 접속 패드 형성용 개구, 그 반도체 소자 접속 패드 형성용 개구로부터 상기 탑재부의 외측에 걸쳐서 개구되는 복수개의 띠 형상 배선 도체 형성용 개구, 및 상기 탑재부의 외측에 위치하는 전자 부품 접속 패드 형성용 개구를 갖는 제 1 도금 마스크를 상기 하지 도금층 상에 피착하는 공정, 전해 도금층으로 이루어지는 제 1 도금층을 상기 반도체 소자 접속 패드 형성용 개구 내, 상기 띠 형상 배선 도체 형성용 개구 내, 및 상기 전자 부품 접속 패드 형성용 개구 내에 노출되는 상기 하지 도금층 상에 형성하는 공정, 상기 반도체 소자 접속 패드 형성용 개구를 노출시킴과 아울러, 상기 띠 형상 배선 도체 형성용 개구 및 상기 전자 부품 접속 패드 형성용 개구를 덮는 제 2 도금 마스크를 상기 제 1 도금 마스크 상, 및 상기 제 1 도금층 상에 피착하는 공정, 전해 도금층으로 이루어지는 제 2 도금층을 상기 반도체 소자 접속 패드 형성용 개구 내에 노출되는 상기 제 1 도금층 상에 형성하는 공정, 상기 제 1 도금 마스크 및 상기 제 2 도금 마스크를 제거한 후, 상기 제 1 도금층으로 덮여진 부분 이외의 상기 하지 도금층을 에칭 제거하고 상기 반도체 소자 접속 패드 형성용 개구에 대응되는 위치에 상기 하지 도금층, 상기 제 1 도금층 및 상기 제 2 도금층으로 이루어지고 상면으로부터 하면에 걸친 크기가 동일한 원형의 복수개의 반도체 소자 접속 패드를 형성함과 아울러, 상기 띠 형상 배선 도체 형성용 개구에 대응되는 위치에 상기 하지 도금층 및 상기 제 1 도금층으로 이루어지는 복수개의 띠 형상 배선 도체를 형성하며, 또한 상기 전자 부품 접속 패드 형성용 개구에 대응되는 위치에 상기 하지 도금층 및 상기 제 1 도금층으로 이루어지는 전자 부품 접속 패드를 형성하는 공정, 상기 반도체 소자 접속 패드 및 상기 띠 형상 배선 도체를 매립함과 아울러, 상기 전자 부품 접속 패드의 상면 중앙부를 노출시키는 개구를 갖는 솔더 레지스트층을 상기 절연 기체 상에 형성하는 공정, 및 상기 솔더 레지스트층의 적어도 일부를 상기 반도체 소자 접속 패드의 상면이 노출될 때까지 연마 제거하는 공정을 포함한다.
<발명의 효과>
본 발명의 배선 기판 및 그 제조 방법에 의하면, 상기 반도체 소자 접속 패 드의 측면을 덮음과 아울러 상면을 노출시키는 솔더 레지스트층이 적어도 상기 반도체 소자 접속 패드의 상면 전체면을 저면으로 하는 오목부를 가짐으로써 반도체 소자 접속 패드의 상면에 있어서의 솔더 레지스트층으로부터의 노출 면적을 충분히 확보한 채로 반도체 소자 접속 패드의 직경을 작은 것으로 할 수 있다. 따라서, 반도체 소자 접속 패드의 배열 피치가 예를 들면, 150㎛ 미만의 협피치였다고 하여도 반도체 소자 접속 패드의 상면에 있어서의 솔더 레지스트층으로부터의 노출부의 면적을 충분히 넓은 것으로 하여 반도체 소자의 전극과 반도체 소자 접속 패드를 도전 범프를 통하여 강고하게 또한 양호하게 접속하는 것이 가능한 배선 기판을 제공할 수 있다.
또한, 전자 부품 접속 패드를 형성하는 본 발명의 배선 기판의 다른 제조 방법에 의하면, 상기 효과에 추가해서 협피치 전극의 반도체 소자 및 그 이외의 전자 부품을 고밀도로 실장하는 것이 가능한 배선 기판을 제공할 수 있다.
본 발명의 다른 배선 기판 및 그 제조 방법에 의하면, 반도체 소자 접속 패드의 상면이 그 반도체 소자 접속 패드로부터 탑재부의 외측으로 솔더 레지스트층으로 덮여져서 연장되는 띠 형상 배선 도체의 상면보다 상방으로 돌출되어 솔더 레지스트층으로부터 노출되어 있다. 게다가, 상기 반도체 소자 접속 패드는 그 상면으로부터 하면에 걸친 크기가 동일하다. 따라서, 반도체 소자 접속 패드의 상면에 있어서의 솔더 레지스트층으로부터의 노출 면적을 충분히 확보한 채로 반도체 소자 접속 패드의 직경을 작은 것으로 할 수 있다. 그 때문에, 반도체 소자 접속 패드의 배열 피치가 예를 들면, 150㎛ 미만의 협피치였다고 하여도 인접하는 반도체 소자 접속 패드 사이의 간격을 넓게 확보할 수 있고, 그들 사이에 솔더 레지스트층으로 덮여진 띠 형상 배선 도체를 양측의 반도체 소자 접속 패드와의 사이에 충분한 간격을 두고 형성할 수 있어 설계 자유도가 높은 배선 기판을 제공할 수 있다.
또한, 전자 부품 접속 패드를 형성하는 본 발명의 다른 배선 기판의 다른 제조 방법에 의하면, 상기 효과에 추가해서 협피치 전극의 반도체 소자 및 그 이외의 전자 부품을 고밀도로 실장하는 것이 가능한 배선 기판을 제공할 수 있다.
<제 1 실시형태>
본 발명의 제 1 실시형태에 의한 배선 기판은 반도체 소자로서의 에리어 어레이형 반도체 집적 회로 소자를 플립 칩 접속에 의해 탑재시키고, 그 위에 다른 전자 부품으로서의 반도체 소자 탑재 기판을 땜납 볼 접속에 의해 더 탑재시킨다. 이하, 본 발명의 제 1 실시형태에 의한 배선 기판에 대하여 도 1 및 도 2를 참조해서 상세하게 설명한다.
도 1 및 도 2에 나타낸 바와 같이, 본 실시형태에 의한 배선 기판(10)은 절연 기체(1)를 갖고 있다. 그 절연 기체(1)는 코어용 절연 기판(1a)의 상하면에 복수개의 빌드업용 절연층(1b)이 적층되어서 이루어진다. 절연 기체(1)의 내부 및 표면에는 코어용 배선 도체(2a)와 빌드업용 배선 도체(2b)가 피착되어 있다. 절연 기체(1)의 최표면에는 보호용 솔더 레지스트층(3)이 피착되어 있다. 절연 기체(1)의 상면 중앙부에는 반도체 집적 회로 소자(E1)가 탑재되는 반도체 소자 탑재부(1A)가 형성되어 있다. 절연 기체(1)의 상면 외주부에는 반도체 소자 탑재 기판(E2)이 탑 재되는 전자 부품 탑재부(1B)가 형성되어 있다.
코어용 절연 기판(1a)은 절연 기체(1)의 코어 부재로서 기능한다. 절연 기판(1a)은 두께가 0.05~1.5㎜ 정도이다. 절연 기판(1a)은 예를 들면, 유리 섬유 다발을 종횡으로 짠 유리 크로스에 비스말레이미드 트리아진 수지나 에폭시 수지 등의 열경화성 수지를 함침시킨 전기 절연 재료로 이루어진다.
절연 기판(1a)에는 그 상면으로부터 하면에 걸쳐서 직경이 0.05~0.3㎜ 정도의 복수개의 스루홀(4)이 형성되어 있다. 절연 기판(1a)의 상하면 및 스루홀(4)의 내면에는 코어용 배선 도체(2a)가 피착되어 있다. 배선 도체(2a)는 절연 기판(1a)의 상하면에서 주로 동박 또는 무전해 구리 도금 및 그 위의 전해 구리 도금으로 형성되어 있고, 스루홀(4)의 내면에서 무전해 구리 도금 및 그 위의 전해 구리 도금으로 형성되어 있다.
또한, 스루홀(4)의 내부에는 에폭시 수지 등의 열경화성 수지로 이루어지는 매립 수지(5)가 충전되어 있다. 절연 기판(1a)의 상하면에 형성된 배선 도체(2a,2a)끼리 스루홀(4) 내의 배선 도체(2a)를 통하여 전기적으로 접속되어 있다.
이러한 절연 기판(1a)은 유리 크로스에 미경화의 열경화성 수지를 함침시킨 시트의 상하면에 배선 도체(2a)용 동박을 붙인 후, 그 시트를 열경화시켜 이것에 상면으로부터 하면에 걸쳐서 스루홀(4)용 드릴 가공을 시행함으로써 제작된다.
배선 도체(2a)는 예를 들면, 아래와 같이 하여 형성될 수 있다. 우선, 절연 기판(1a)용 상기 시트의 상하 전체면에 두께가 2~18㎛ 정도인 동박을 상술한 바와 같이 붙여 둠과 아울러, 이들 동박 및 절연 기판(1a)에 스루홀(4)을 천공한다. 그 다음에, 이 스루홀(4)의 내면 및 동박 표면에 무전해 구리 도금 및 전해 구리 도금을 순차적으로 시행한다. 그 다음에, 스루홀(4) 내를 매립 수지(5)로 충전한다. 그 후, 이 상하면의 동박 및 구리 도금을 포토리소그래피 기술 등을 이용하여 소정의 패턴으로 에칭 가공한다. 이것에 의해, 배선 도체(2a)가 절연 기판(1a)의 상하면 및 스루홀(4)의 내면에 형성된다.
매립 수지(5)는 스루홀(4)을 막음으로써 스루홀(4)의 직상 및 직하에 빌드업용 절연층(1b)을 형성할 수 있게 하기 위한 것이다. 매립 수지(5)는 예를 들면, 미경화의 페이스트 형상의 열경화성 수지를 스루홀(4) 내에 스크린 인쇄법 등에 의해 충전하고, 이것을 열경화시킨 후 그 상하면을 거의 평탄하게 연마함으로써 형성된다.
절연 기판(1a)의 상하면에 적층된 빌드업용 복수개의 절연층(1b)은 각각의 두께가 20~60㎛ 정도이다. 절연층(1b)은 절연 기판(1a)과 같이 유리 크로스에 열경화성 수지를 함침시킨 전기 절연 재료나, 또는 에폭시 수지 등의 열경화성 수지에 산화 규소 등의 무기 필러를 분산시킨 전기 절연 재료로 이루어진다. 각 절연층(1b)에는 직경이 30~100㎛ 정도인 복수개의 비아홀(6)이 형성되어 있다. 각 절연층(1b)의 표면 및 비아홀(6) 내에는 빌드업용 배선 도체(2b)가 피착되어 있다.
이들 절연층(1b)은 예를 들면, 아래와 같이 하여 형성될 수 있다. 우선, 배선 도체(2a)가 형성된 절연 기판(1a)의 표면이나 배선 도체(2b)가 형성된 절연층(1b)의 표면에 미경화의 열경화성 수지 조성물을 함유하는 수지 시트를 붙인다. 그 다음에, 전기 수지 시트를 열경화시킨 후, 그 소정의 위치에 레이저 가공을 시 행하여 비아홀(6)을 천공한다. 이것에 의해, 각 절연층(1b)이 형성된다.
빌드업용 배선 도체(2b)는 무전해 구리 도금 및 그 위의 전해 구리 도금으로 이루어진다. 그리고, 절연층(1b)을 사이에 두고 상층에 위치하는 배선 도체(2b), 및 하층에 위치하는 배선 도체(2a) 또는 배선 도체(2b)를 비아홀(6) 내의 배선 도체(2b)를 통하여 전기적으로 접속함으로써 고밀도 배선이 입체적으로 형성된다.
이러한 배선 도체(2b)는 두께가 5~20㎛ 정도이며 예를 들면, 세미애디티브법이라 불리는 방법에 의해 형성될 수 있다. 세미애디티브법은 예를 들면, 우선, 비아홀(6)이 형성된 절연층(1b)의 표면에 전해 도금용 하지 도금층을 무전해 구리 도금에 의해 형성한다. 그 다음에, 그 위에 배선 도체(2b)에 대응되는 개구를 갖는 도금 레지스트층을 형성한다. 그 다음에, 개구로부터 노출되는 하지 도금층 상에 하지 도금층을 급전용 전극으로서 전해 구리 도금을 시행함으로써 배선 도체(2b)를 형성한다. 그 다음에, 도금 레지스트층을 박리한 후 노출되는 하지 도금층을 에칭 제거함으로써 각 배선 도체(2b)를 전기적으로 독립시키는 방법이다.
배선 도체(2b) 중 배선 기판(10)의 상면측에 있어서의 최외층의 절연층(1b) 상에 피착된 일부는 반도체 소자 접속 패드(2A)를 형성하고 있다. 그 반도체 소자 접속 패드(2A)는 반도체 소자 탑재부(1A)에 있어서 반도체 집적 회로 소자(E1)의 전극 단자에 땜납 등의 도전 범프(B1)를 통하여 전기적으로 접속되는 원형의 패드이다. 본 실시형태에 있어서 상기 「원형」은 상면에서 볼 때에 있어서 원형인 것을 의미한다. 이하, 「원형」의 기재는 이것과 같이 규정된다. 반도체 소자 접속 패드(2A)는 격자 형상으로 복수열 설치되어 있다.
반도체 소자 접속 패드(2A)의 측면(2A2)은 후술하는 솔더 레지스트층(3)으로 덮여져 있다. 반도체 소자 접속 패드(2A)의 상면(2A1) 전체면은 솔더 레지스트층(3)으로부터 노출되어 있다. 이것에 의해, 반도체 소자 접속 패드(2A)의 배열 피치가 150㎛ 미만의 협피치였다고 하여도 인접하는 반도체 소자 접속 패드(2A,2A) 사이의 전기적인 절연성을 양호하게 유지한 채 반도체 소자 접속 패드(2A)의 상면(2A1)에 반도체 집적 회로 소자(E1)의 전극 단자와 도전 범프(B1)를 통한 강고하고 또한 양호한 전기적 접속을 위해 필요한 면적을 확보할 수 있다. 따라서, 반도체 소자 접속 패드(2A)의 상면(2A1)에 있어서의 솔더 레지스트층(3)으로부터의 노출부의 면적을 충분히 넓게 함으로써 반도체 집적 회로 소자(E1)의 전극과 반도체 소자 접속 패드(2A)를 도전 범프(B1)를 통하여 강고하고 또한 양호하게 접속하는 것이 가능한 배선 기판을 제공할 수 있다.
반도체 소자 접속 패드(2A)는 두께가 10~30㎛ 정도이다. 각 반도체 소자 접속 패드(2A)는 그 배열 피치가 150㎛ 미만, 바람직하게는 120~140㎛의 협피치이다.
반도체 소자 접속 패드(2A)의 직경은 충분한 면적을 갖도록 설정된다. 다시 말해, 반도체 소자 접속 패드(2A)의 직경은 인접하는 반도체 소자 접속 패드(2A,2A) 사이에 충분한 간격을 유지한 채 반도체 집적 회로 소자(E1)의 전극 단자와 도전 범프(B1)를 통한 강고하고 또한 양호한 전기적 접속이 가능하도록 설정된다. 반도체 소자 접속 패드(2A)의 직경의 구체적인 예를 들면, 그 배열 피치가 140㎛인 경우에 그 직경은 80~100㎛ 정도, 그 배열 피치가 130㎛인 경우에 그 직경은 70~90㎛ 정도, 그 배열 피치가 120㎛인 경우에 그 직경은 60~80㎛ 정도로 설정 된다.
또한, 배선 도체(2b) 중 배선 기판(10)의 상면측에 있어서의 최외층의 절연층(1b) 상에 피착된 다른 일부는 전자 부품 접속 패드(2B)를 형성하고 있다. 그 전자 부품 접속 패드(2B)는 전자 부품 탑재부(1B)에 있어서 반도체 소자 탑재 기판(E2)의 전극 단자에 땜납 볼(B2)을 통하여 땜납 볼 접속에 의해 전기적으로 접속되는 원형의 패드이다. 전자 부품 접속 패드(2B)는 복수열 설치되어 있다.
전자 부품 접속 패드(2B)의 측면(2B3) 및 상면 외주부(2B2)는 솔더 레지스트층(3)으로 덮여져 있다. 전자 부품 접속 패드(2B)의 상면 중앙부(2B1)는 솔더 레지스트층(3)으로부터 노출되어 있다. 이것에 의해, 협피치 전극의 반도체 소자 및 그 이외의 전자 부품을 배선 기판 상에 고밀도로 실장할 수 있다.
전자 부품 접속 패드(2B)는 두께가 10~20㎛ 정도이다. 전자 부품 접속 패드(2B)는 직경이 200~450㎛ 정도이다. 전자 부품 접속 패드(2B)는 절연 기체(1)의 상면 외주부에 반도체 소자 접속 패드(2A)를 둘러싸는 테두리 형상으로 400~650㎛의 배열 피치로 형성되어 있다.
또한, 배선 도체(2b) 중 배선 기판(10)의 하면측에 있어서의 최외층의 절연층(1b) 상에 피착된 일부는 외부 접속 패드(2C)를 형성하고 있다. 그 외부 접속 패드(2C)는 외부 전기 회로 기판의 배선 도체에 땜납 볼(B3)을 통하여 전기적으로 접속되는 외부 접속용 패드이다. 외부 접속 패드(2C)는 복수열 설치되어 있다.
최외층의 절연층(1b) 상에는 솔더 레지스트층(3)이 피착되어 있다. 솔더 레지스트층(3)은 최외층의 배선 도체(2b)를 열이나 외부 환경으로부터 보호하기 위한 보호막이다. 상면측의 솔더 레지스트층(3)은 반도체 소자 접속 패드(2A)의 측면(2A2), 및 전자 부품 접속 패드(2B)의 측면(2B3) 및 상면 외주부(2B2)를 덮음과 아울러, 반도체 소자 접속 패드(2A)의 상면(2A1) 전체면 및 전자 부품 접속 패드(2B)의 상면 중앙부(2B1)를 노출시키도록 하여 피착되어 있다.
상면측의 솔더 레지스트층(3)은 적어도 반도체 소자 접속 패드(2A)의 상면(2A1) 전체면을 저면으로 하는 오목부(3A)를 갖고 있다. 본 실시형태에 있어서의 오목부(3A)는 반도체 소자 탑재부(1A)에 대응되는 영역(3A2) 전체 및 그 주위(3A3)를 저면(3A1)으로 하여 그 측벽(3A4)이 반도체 소자 탑재부(1A)를 둘러싸도록 형성되어 있다. 이것에 의해, 배선 기판(10)과 반도체 집적 회로 소자(E1) 사이에 충전 수지(U1)를 충전할 때에는 오목부(3A)의 측벽(3A4)이 충전 수지(U1)의 외부 유출을 억제하는 댐으로서 기능하므로 충전 수지(U1)의 절연 기체(1) 외주부로의 불필요한 유출을 억제할 수 있다.
오목부(3A)는 그 측벽(3A4)이 반도체 소자 탑재부(1A)보다 300~1300㎛ 정도 외측에 위치하는 것이 바람직하다. 상기 위치가 300㎛ 미만인 경우에는 배선 기판(10)과 반도체 집적 회로 소자(E1) 사이에 충전 수지(U1)를 충전할 때의 작업성이 저하될 우려가 있다. 반대로, 1300㎛를 초과하여 외측에 위치할 경우에는 충전 수지(U1)가 불필요하게 퍼질 우려가 있다.
오목부(3A)의 깊이는 5~15㎛ 정도가 바람직하다. 오목부(3A)의 깊이가 5㎛ 미만이면 배선 기판(10)과 반도체 집적 회로 소자(E1) 사이에 충전 수지(U1)를 충전할 때에 오목부(3A)의 측벽(3A4)이 충전 수지(U1)의 외부 유출을 억제하는 댐으 로서 충분히 기능하지 않고, 충전 수지(U1)의 일부가 절연 기체(1)의 외주부로 유출될 우려가 있다. 또한, 15㎛를 초과하면 솔더 레지스트층(3)의 가공성이 저하되어버린다.
또한, 상면측의 솔더 레지스트층(3)은 전자 부품 접속 패드(2B)의 상면 중앙부(2B1)를 노출시키는 원형의 개구부(3B)를 갖고 있다. 이것에 의해, 전자 부품 접속 패드(2B)의 상면 외주부(2B2)가 솔더 레지스트층(3)에 의해 덮여짐과 아울러, 전자 부품 접속 패드(2B)의 상면 중앙부(2B1)가 솔더 레지스트층(3)으로부터 노출된다.
전자 부품 접속 패드(2B)의 상면 중앙부(2B1)는 솔더 레지스트층(3)에 형성된 개구(3B) 내에 노출되어 있고, 이 개구(3B)로 형성되는 오목부의 저면을 형성하고 있다. 이것에 의해, 반도체 소자 탑재 기판(E2)을 배선 기판(10) 상에 실장할 때에는 반도체 소자 탑재 기판(E2)의 전극 단자와 전자 부품 접속 패드(2B)를 접속하는 땜납 볼(B2)이 오목부 내의 전자 부품 접속 패드(2B) 상에 양호하게 위치결정되어 반도체 소자 탑재 기판(E2)을 배선 기판(10) 상에 양호하게 탑재하는 것이 가능하게 된다.
또한, 하면측의 솔더 레지스트층(3)은 외부 접속 패드(2C)의 측면을 덮음과 아울러, 외부 접속 패드(2C)의 중앙부를 노출시키도록 하여 피착되어 있다. 다시 말해, 하면측의 솔더 레지스트층(3)은 외부 접속 패드(2C)의 하면 중앙부를 노출시키는 원형의 개구부(3C)를 갖고 있다. 이것에 의해, 외부 접속 패드(2C)의 외주부가 솔더 레지스트층(3)에 의해 덮여짐과 아울러, 외부 접속 패드(2C)의 중앙부가 솔더 레지스트층(3)으로부터 노출된다.
그리고, 에리어 어레이형 반도체 집적 회로 소자(E1)의 전극 단자(피치 150㎛ 미만)와 반도체 소자 접속 패드(2A)를 도전 범프(B1)를 통하여 전기적으로 접속한 후(플립 칩 접속), 반도체 집적 회로 소자(E1)와 배선 기판(10) 사이의 간극에 에폭시 수지 등의 열경화성 수지로 이루어지는 언더필로 불리는 충전 수지(U1)를 충전하여 반도체 집적 회로 소자(E1)가 배선 기판(10) 상에 실장된다. 게다가, 그 위에 전자 부품으로서의 반도체 소자 탑재 기판(E2)의 전극 단자와 전자 부품 접속 패드(2B)를 땜납 볼(B2)을 통하여 전기적으로 접속함으로써(땜납 볼 접속) 반도체 소자 탑재 기판(E2)이 배선 기판(10) 상에 실장된다. 이것에 의해, 배선 기판(10) 상에 반도체 소자 및 전자 부품이 고밀도로 실장된다.
그 다음에, 상기 배선 기판(10)의 제조 방법을 상술한 반도체 소자 접속 패드(2A), 전자 부품 접속 패드(2B) 및 솔더 레지스트층(3)의 형성을 예로 하여 도 3 ~ 도 9를 참조해서 상세하게 설명한다.
우선, 도 3(a)에 나타낸 바와 같이, 상면측에 있어서의 최외층의 절연층(1b)에 비아홀(6)을 형성한다. 비아홀(6)의 형성에는 예를 들면, 탄산 가스 레이저나 YAG 레이저가 이용된다. 그 다음에, 도 3(b)에 나타낸 바와 같이, 상기 절연층(1b)의 표면 및 비아홀(6) 내의 전체면에 걸쳐서 전해 도금용 하지 도금층(51)을 무전해 도금에 의해 피착 형성한다. 하지 도금층(51)을 형성하는 무전해 도금으로서는 무전해 구리 도금이 바람직하다.
그 다음에, 도 4(c)에 나타낸 바와 같이, 하지 도금층(51)의 표면에 제 1 감 광성 알칼리 현상형 드라이 필름 레지스트(DFR1)를 붙인 후, 이 DFR1을 포토리소그래피 기술에 의해 소정의 패턴으로 노광 및 현상한다. 이것에 의해, 도 4(d)에 나타낸 바와 같이, 반도체 소자 접속 패드(2A)에 대응되는 형상의 반도체 소자 접속 패드 형성용 개구(M1A), 및 전자 부품 접속 패드(2B)에 대응되는 형상의 전자 부품 접속 패드 형성용 개구(M1B)를 각각 복수개 갖는 도금 마스크(M1)가 형성된다. 또한, 도금 마스크(M1)의 두께는 나중에 형성되는 반도체 소자 접속 패드(2A) 및 전자 부품 접속 패드(2B)의 두께보다 약간 큰 두께인 것이 좋다.
그 다음에, 도 5(e)에 나타낸 바와 같이, 도금 마스크(M1)의 반도체 소자 접속 패드 형성용 개구(M1A) 및 전자 부품 접속 패드 형성용 개구(M1B) 내에 노출되는 하지 도금층(51) 상에 반도체 소자 접속 패드(2A) 및 전자 부품 접속 패드(2B)에 대응되는 형상의 도금층(52)을 전해 도금법에 의해 피착 형성한다. 도금층(52)을 형성하기 위한 전해 도금으로서는 전해 구리 도금이 바람직하다. 여기서, 도금층(52)의 두께는 도금 마스크(M1)보다 얇게 하는 것이 바람직하다. 구체적으로, 도금층(52)의 두께는 8~20㎛, 바람직하게는 10~15㎛인 것이 좋다.
그 다음에, 도 5(f)에 나타낸 바와 같이, 도금 마스크(M1)를 제거한다. 도금 마스크(M1)의 제거는 예를 들면, 수산화 나트륨 수용액 등의 알칼리 용액으로의 침지에 의해 행해질 수 있다.
그 다음에, 도 6(g)에 나타낸 바와 같이, 도금층(52)으로 덮여진 부분 이외의 하지 도금층(51)을 제거한다. 이것에 의해, 하지 도금층(51) 및 도금층(52)으로 이루어지는 반도체 소자 접속 패드(2A)와 전자 부품 접속 패드(2B)가 각각 복수개 형성된다. 또한, 도금층(52)으로 덮여진 부분 이외의 하지 도금층(51)을 제거하기 위해서는 상기 도금 마스크(M1)를 제거한 후에 노출되는 하지 도금층(51)을 예를 들면, 과산화수소수나 과황산 나트륨 등을 함유하는 에칭액에 의해 에칭 제거하는 방법을 채용하면 좋다.
그 다음에, 도 6(h)에 나타낸 바와 같이, 상면측에 있어서의 최외층의 절연층(1b) 상의 전체면에 반도체 소자 접속 패드(2A) 및 전자 부품 접속 패드(2B)를 덮는 솔더 레지스트층용 수지층(3P)을 피착한다. 수지층(3P)을 구성하는 수지로서는 배선 기판의 표면을 보호하는 솔더 레지스트층으로서 기능하는 각종 공지의 수지가 채용될 수 있다. 구체적으로는 예를 들면, 아크릴 변성 에폭시 수지 등에 산화 규소나 탈크 등의 무기물 분말 필러를 30~70질량％ 정도 분산시킨 감광성을 갖는 열경화성 수지가 바람직하다.
피착된 수지층(3P)을 포토리소그래피 기술에 의해 소정의 패턴으로 노광 및 현상한다. 이것에 의해, 도 7(i)에 나타낸 바와 같이, 전자 부품 접속 패드(2B)의 상면 중앙부(2B1)를 노출시키는 개구(3B)를 갖는 솔더 레지스트층(3)이 형성된다.
그 다음에, 도 7(j)에 나타낸 바와 같이, 솔더 레지스트층(3) 상의 전체면에 개구(3B)를 덮는 제 2 감광성 알칼리 현상형 드라이 필름 레지스트(DFR2)를 붙인 후, 이 DFR2를 포토리소그래피 기술에 의해 소정의 패턴으로 노광 및 현상한다. 이것에 의해, 도 8(k)에 나타낸 바와 같이, 솔더 레지스트층(3)의 상면에 있어서의 적어도 반도체 소자 접속 패드(2A)에 대응되는 영역 및 그 주위를 노출시키는 개구(M2A)를 갖는 연마 마스크(M2)를 형성한다.
본 실시형태에서는 반도체 소자 탑재부(1A)에 대응되는 영역 전체 및 그 주위를 일괄하여 노출시키는 개구(M2A)를 형성하고 있다. 연마 마스크(M2)의 개구(M2A)의 크기는 반도체 소자 탑재부(1A)보다 300~1300㎛ 정도 외측까지 노출시키는 크기가 바람직하다. 연마 마스크(M2)의 두께는 솔더 레지스트층(3) 상에서 15㎛ 이상인 것이 바람직하다.
그 다음에, 도 8(l)에 나타낸 바와 같이, 연마 마스크(M2)의 개구(M2A)로부터 노출된 솔더 레지스트층(3)을 반도체 소자 접속 패드(2A)의 상면(2A1) 전체면이 노출될 때까지 연마한다. 상기 연마에는 웨트 블라스트(wet blast)법을 포함하는 각종 공지의 기계적 연마 방법이나 레이저 스크라이브법을 채용하면 좋다.
그 다음에, 연마 마스크(M2)를 제거한다. 연마 마스크(M2)의 제거는 예를 들면, 수산화 나트륨 수용액 등의 알칼리 용액으로의 침지에 의해 행해질 수 있다. 연마 마스크(M2)를 제거하면, 도 9(m)에 나타낸 바와 같이, 솔더 레지스트층(3)에 형성된 오목부(3A) 내에 반도체 소자 접속 패드(2A)의 상면(2A1) 전체면이 노출됨과 아울러, 솔더 레지스트층(3)에 형성된 개구(3B) 내에 전자 부품 접속 패드(2B)의 상면 중앙부(2B1)가 노출된 배선 기판(10)이 얻어진다.
또한, 배선 기판(10)의 구성을 예를 들면, 도 10에 나타낸 배선 기판(11)의 구성으로 변경할 수도 있다. 다시 말해, 상술한 실시형태에서는 상면측의 솔더 레지스트층(3)을 1층의 수지층(3P)에 의해 형성한 예를 나타내었지만, 도 10에 나타낸 바와 같이, 상면측의 솔더 레지스트층(3)을 하층의 솔더 레지스트층(3a) 및 상층의 솔더 레지스트층(3b)의 2층 구조로 하여도 좋다.
솔더 레지스트층(3)을 이러한 2층 구조로 하는 경우에는, 우선, 상술한 도 9(m)을 기초로 설명한 공정에 있어서 형성된 솔더 레지스트층(3)을 하층의 솔더 레지스트층(3a)으로 한다. 그 다음에, 도 11(a)에 나타낸 바와 같이, 하층의 솔더 레지스트(3a) 상에 반도체 소자 접속 패드(2A) 및 전자 부품 접속 패드(2B)를 덮는 솔더 레지스트층용 수지층(3Q)을 피착한다. 이 수지층(3Q)을 포토리소그래피 기술에 의해 소정의 패턴으로 노광 및 현상한다. 이것에 의해, 도 11(b)에 나타낸 바와 같이, 하층의 솔더 레지스트층(3a)에 있어서의 오목부(3A)보다 약간 큰 오목부(3A), 및 하층의 솔더 레지스트층(3a)에 있어서의 개구부(3B)보다 약간 큰 개구부(3B)를 상층의 솔더 레지스트층(3b)에 형성한다.
이 경우에는 하층의 솔더 레지스트층(3a)의 두께를 얇게 하여 하층의 솔더 레지스트(3a)에 오목부(3A)를 형성할 때의 연마 작업성을 높일 수 있다. 또한, 탑재부(1A)의 외측을 덮는 솔더 레지스트층(3)의 두께를 크게 하는 것이 용이하고, 그것에 의해 인접하는 전자 부품 접속 패드(2B,2B) 사이의 전기적 절연 신뢰성을 높게 할 수 있다. 게다가, 배선 기판(11)과 반도체 집적 회로 소자(E1) 사이에 충전 수지(U1)를 충전할 때에 충전 수지(U1)가 외부로 유출되는 것을 억제하는 댐으로서의 오목부(3A)의 측벽의 기능을 향상시킬 수 있다. 그 밖의 구성은 상술한 배선 기판(10)과 같다.
또한, 배선 기판(10)의 구성을 예를 들면, 도 12에 나타낸 배선 기판(12)의 구성으로 변경할 수도 있다. 다시 말해, 상술한 실시형태에서는 반도체 소자 접속 패드(2A)와 전자 부품 접속 패드(2B)는 모두 하지 도금층(51)과 도금층(52)으로 이 루어지고 실질적으로 동일한 두께의 예를 나타내었지만, 도 12에 나타낸 바와 같이, 반도체 소자 접속 패드(2A)의 두께가 전자 부품 접속 패드(2B)의 두께보다 큰 것이어도 좋다.
반도체 소자 접속 패드(2A)의 두께를 전자 부품 접속 패드(2B)의 두께보다 크게 하기 위해서는, 우선, 상술한 도 5(e)를 바탕으로 설명한 공정의 후, 도 13(a)에 나타낸 바와 같이, 마스크(M1) 상에 개구(M1A)를 노출시킴과 아울러, 개구(M1B)를 덮는 제 2 마스크(M2)를 피착 형성한다. 그 다음에, 도 13(b)에 나타낸 바와 같이, 마스크(M1)의 개구(M1A) 내에 노출되는 도금층(52) 상에 전해 도금에 의해 제 2 도금층(53)을 피착시킨다. 그 후, 마스크(M1) 및 마스크(M2)를 제거하고 노출되는 하지 도금층(51)을 에칭 제거하면, 도 14에 나타낸 바와 같이, 하지 도금층(51), 도금층(52) 및 제 2 도금층(53)으로 이루어지는 반도체 소자 접속 패드(2A), 및 하지 도금층(51) 및 도금층(52)으로 이루어지는 전자 부품 접속 패드(2B)를 형성할 수 있다. 그 후는 상술한 도 6(h) ~ 도 9(m)을 바탕으로 설명한 공정에 준하여 솔더 레지스트층(3)을 형성하면 좋다.
이 경우에는 반도체 소자 접속 패드(2A)의 상면은 전자 부품 접속 패드(2B)의 상면보다 제 2 도금층(53)의 두께만큼 상방으로 돌출되어 있으므로 반도체 집적 회로 소자(E1)와 배선 기판(12) 사이에 충분한 높이의 간극을 확보할 수 있게 되고 충전 수지(U1)의 충전성이 뛰어난 배선 기판을 제공할 수 있다. 그 밖의 구성은 상술한 배선 기판(10)과 같다.
또한, 배선 기판(10)의 구성을 예를 들면, 도 15 및 도 16에 나타낸 배선 기 판(13)의 구성으로 변경할 수도 있다. 다시 말해, 상술한 실시형태에서는 상면측의 솔더 레지스트(3)에 반도체 소자 탑재부(1A)에 대응되는 영역 전체를 저면으로 하여 측벽이 반도체 소자 탑재부(1A)를 둘러싸는 오목부(3A)를 형성한 예를 나타내었지만, 도 15 및 도 16에 나타낸 바와 같이, 각 반도체 소자 접속 패드(2A)를 각각 개별적으로 노출시키는 오목부(3AA)를 형성하여도 좋다. 이것에 의해, 각 오목부(3AA)의 저면에 반도체 소자 접속 패드(2A)의 상면(2A1) 전체면이 각각 노출된다.
이 경우에는 반도체 소자 접속 패드(2A)에 반도체 집적 회로 소자(E1)의 전극 단자를 도전 범프(B1)를 통하여 접속할 때에 오목부(3AA)를 도전 범프(B1)와 반도체 소자 접속 패드(2A)의 위치 결정용 가이드로서 이용할 수 있다. 따라서, 배선 기판(13)으로의 반도체 집적 회로 소자(E1)의 실장을 용이하게 할 수 있다. 그 밖의 구성은 상술한 배선 기판(10)과 같다.
<제 2 실시형태>
그 다음에, 본 발명의 제 2 실시형태에 의한 배선 기판에 대하여 도 17 ~ 도 19을 참조해서 상세하게 설명한다. 또한, 도 17 ~ 도 19에 있어서 상술한 도 1 ~ 도 16와 동일한 구성 부분에는 동일한 부호를 붙이고 설명은 생략한다.
도 17 및 도 18에 나타낸 바와 같이, 본 실시형태에 의한 배선 기판(15)은 그 상면측에 있어서의 절연 기체(1)의 최표면에 솔더 레지스트층(30)이 피착되어 있다. 또한, 배선 기판(15)의 상면측에 있어서의 절연 기체(1)의 내부 및 표면에는 빌드업용 배선 도체(20b)가 피착되어 있다.
배선 도체(20b) 중 배선 기판(15)의 상면측에 있어서의 최외층의 절연층(1b)상에 피착된 일부는 반도체 소자 접속 패드(20A)를 형성하고 있다. 그 반도체 소자 접속 패드(20A)는 반도체 소자 탑재부(1A)에 있어서 반도체 집적 회로 소자(E1)의 전극에 도전 범프(B1)를 통하여 전기적으로 접속되는 원형의 패드이다. 반도체 소자 접속 패드(20A)는 격자 형상으로 복수열 설치되어 있다.
또한, 배선 도체(20b) 중 배선 기판(15)의 상면측에 있어서의 최외층의 절연층(1b) 상에 피착된 다른 일부는 전자 부품 접속 패드(20B)를 형성하고 있다. 그 전자 부품 접속 패드(20B)는 전자 부품 탑재부(1B)에 있어서 반도체 소자 탑재 기판(E2)의 전극 단자에 땜납 볼(B2)을 통하여 땜납 볼 접속에 의해 전기적으로 접속되는 원형의 패드이다. 이것에 의해, 협피치 전극의 반도체 소자 및 그 이외의 전자 부품을 배선 기판 상에 고밀도로 실장할 수 있다. 전자 부품 접속 패드(20B)는 복수열 설치되어 있다.
또한, 배선 도체(20b) 중 배선 기판(15)의 상면측에 있어서의 최외층의 절연층(1b) 상에 피착된 또 다른 일부는 띠 형상 배선 도체(20C)를 형성하고 있다. 그 띠 형상 배선 도체(20C)는 반도체 소자 탑재부(1A)로부터 전자 부품 탑재부(1B)에 걸쳐서 띠 형상으로 연장되어 있다. 띠 형상 배선 도체(20C)는 복수열 설치되어 있다. 그리고, 반도체 소자 접속 패드(20A) 각각과 전자 부품 접속 패드(20B) 각각이 띠 형상 배선 도체(20C)를 통하여 서로 전기적으로 접속되어 있다.
보다 구체적으로 설명하면, 반도체 소자 접속 패드(20A)는 도 19에 상면측의 솔더 레지스트층(30)을 제외한 상면 사시도에서 나타낸 바와 같이, 그 상면(20A1) 으로부터 하면(20A2)에 걸친 크기가 동일하다. 다시 말해, 반도체 소자 접속 패드(20A)의 형상은 거의 원기둥 형상이다. 그리고, 반도체 소자 접속 패드(20A)의 상면(20A1) 전체면이 상면측의 솔더 레지스트층(30)으로부터 노출되어 있다. 이것에 의해, 반도체 소자 접속 패드(20A)의 배열 피치가 150㎛ 미만의 협피치였다고 하여도 반도체 소자 접속 패드(20A)의 상면(20A1)에 반도체 집적 회로 소자(E1)의 전극 단자와의 접속을 위한 충분한 면적을 확보하면서 인접하는 반도체 소자 접속 패드(20A,20A) 사이의 간격을 넓게 확보할 수 있다. 그것에 의해, 인접하는 반도체 소자 접속 패드(20A,20A) 사이에 띠 형상 배선 도체(20C)를 양측의 반도체 소자 접속 패드(20A,20A)와의 사이에 충분한 간격을 두고 형성할 수 있다.
또한, 반도체 소자 접속 패드(20A)의 상면(20A1)은 띠 형상 배선 도체(20C)의 상면(20C1) 및 전자 부품 접속 패드(20B)의 상면(20B1)보다 5~15㎛ 정도 상방으로 돌출되어 있다. 이것에 의해, 반도체 소자 접속 패드(2A)의 상면(20A1) 전체면을 노출시킨 채 띠 형상 배선 도체(20C)를 솔더 레지스트층(30)으로 덮을 수 있다. 따라서, 반도체 소자 접속 패드(20A)의 배열 피치가 150㎛ 미만의 협피치인 것에도 불구하고 인접하는 반도체 소자 접속 패드(20A,20A) 사이에 솔더 레지스트층(30)으로 덮여진 띠 형상 배선 도체(20C)를 형성할 수 있고, 이것에 의해 설계 자유도가 높은 배선 기판을 제공할 수 있다.
반도체 소자 접속 패드(20A)는 두께가 10~30㎛ 정도이다. 또한, 반도체 소자 접속 패드(20A)는 그 배열 피치가 150㎛ 미만, 바람직하게는 120~140㎛의 협피치이다.
반도체 소자 접속 패드(20A)의 직경은 인접하는 반도체 소자 접속 패드(20A,20A) 사이에 폭이 15㎛ 정도의 띠 형상 배선 도체(20C)를 양측의 반도체 소자 접속 패드(20A)와의 사이에 15㎛ 정도의 간격을 두고 형성하는 것이 가능하도록 설정된다. 반도체 소자 접속 패드(20A)의 직경의 구체적인 예를 들면, 그 배열 피치가 140㎛인 경우에 그 직경은 85㎛ 이하, 그 배열 피치가 130㎛인 경우에 그 직경은 75㎛ 이하, 그 배열 피치가 120㎛인 경우에 그 직경은 65㎛ 이하로 설정된다.
또한, 전자 부품 접속 패드(20B)는 두께가 10~15㎛ 정도이다. 전자 부품 접속 패드(20B)는 직경이 200~450㎛ 정도이다. 전자 부품 접속 패드(20B)는 절연 기체(1)의 상면 외주부에 반도체 소자 접속 패드(20A)를 둘러싸는 테두리 형상으로 400~650㎛의 배열 피치로 형성되어 있다.
띠 형상 배선 도체(20C)는 그 두께가 상기 전자 부품 접속 패드(20B)와 같이 10~15㎛ 정도이며, 폭이 10~15㎛ 정도인 띠 형상이다. 띠 형상 배선 도체(20C)는 최외주에 위치하는 반도체 소자 접속 패드(20A), 및 그보다 내측에 위치하는 반도체 소자 접속 패드(20A)로부터 반도체 소자 탑재부(1A)의 외측에 걸쳐서 연장되어 있다. 이것에 의해, 다수의 반도체 소자 접속 패드(20A)와 전자 부품 접속 패드(20B)를 최외층의 절연층(1b) 상에서 직접 전기적으로 접속시키는 것이 가능하게 된다. 따라서, 배선 기판(15)에 의하면 배선 기판의 설계 자유도를 높게 할 수 있다.
또한, 내측에 위치하는 반도체 소자 접속 패드(20A)로부터 연장되는 띠 형상 배선 도체(20C)는 그것보다 외측에 위치하는 반도체 소자 접속 패드(20A,20A) 사이 를 그들 반도체 소자 접속 패드(20A)와의 사이에 15㎛ 이상의 간격을 두고 지나도록 형성된다.
한편, 상면측의 솔더 레지스트층(30)은 띠 형상 배선 도체(20C)를 덮음과 아울러, 반도체 소자 접속 패드(20A)의 상면(20A1) 전체면 및 전자 부품 접속 패드(20B)의 상면 중앙부(20B2)를 노출시키도록 하여 피착되어 있다.
솔더 레지스트층(30)은 반도체 소자 접속 패드(20A)의 상면(20A1) 및 그 주위(30A1)를 저면으로 하여 그 저면의 중앙부에 각 반도체 소자 접속 패드(20A)를 개별적으로 노출시키는 원형의 오목부(30A)를 갖고 있다[도 27(p) 참조]. 이것에 의해, 각 반도체 소자 접속 패드(20A)는 그 상면(20A1)의 전체면이 솔더 레지스트층(30)으로부터 노출됨과 아울러, 그 측면(20A3)이 솔더 레지스트층(30)에 밀착된다(도 19 참조).
또한, 오목부(30A)는 반도체 소자 접속 패드(20A)에 반도체 집적 회로 소자(E1)의 전극 단자를 도전 범프(B1)를 통하여 접속할 때에 도전 범프(B1)와 반도체 소자 접속 패드(20A)의 위치 결정용 가이드로서 이용할 수 있고, 그것에 의해 배선 기판(15)에의 반도체 집적 회로 소자(E1)의 실장을 용이하게 할 수 있다.
오목부(30A)는 그 직경이 반도체 소자 접속 패드(20A)의 직경보다 15㎛ 이상 큰 것이 바람직하다. 이 요건을 만족하지 않을 경우에는 오목부(30A) 내에 반도체 소자 접속 패드(20A)의 상면(20A1) 전체면을 양호하게 노출시키는 것이 곤란해질 우려가 있다.
또한, 오목부(30A)의 깊이는 2~10㎛ 정도가 바람직하다. 오목부(30A)의 깊이 가 2㎛ 미만이면 오목부(30A)를 이용한 도전 범프(B1)와 반도체 소자 접속 패드(20A)의 위치 결정이 곤란해질 우려가 있다. 또한, 10㎛를 초과하면 인접하는 반도체 소자 접속 패드(20A,20A) 사이에 위치하는 띠 형상 배선 도체(20C)가 솔더 레지스트층(30)으로부터 노출될 우려가 높아져 최상층의 배선 도체(20b)에 있어서의 전기 절연성을 확보하는 것이 곤란하게 된다.
또한, 반도체 소자 접속 패드(20A)의 배열 피치가 매우 좁아져 솔더 레지스트층(30)에 각 반도체 소자 접속 패드(20A)를 개별적으로 둘러싸는 오목부(30A)를 형성하는 것이 곤란한 경우 등에는, 후술하는 바와 같이, 반도체 소자 탑재부(1A)를 일괄하여 둘러싸는 오목부(30AA)를 형성함으로써 반도체 소자 접속 패드(20A)의 상면(20A1)을 노출시키는 것이 바람직하다.
또한, 솔더 레지스트층(30)은 전자 부품 접속 패드(20B)의 상면 중앙부(20B2)를 노출시키는 원형의 개구부(30B)를 갖고 있다. 이것에 의해, 전자 부품 접속 패드(20B)의 외주부가 솔더 레지스트층(30)에 의해 덮여짐과 아울러 전자 부품 접속 패드(20B)의 상면 중앙부(20B2)가 솔더 레지스트층(30)으로부터 노출된다.
또한, 전자 부품 접속 패드(20B)의 상면 중앙부(20B2)는 솔더 레지스트층(30)에 형성된 개구(30B) 내에 노출되어 있고, 이 개구(30B)로 형성되는 오목부의 저면을 형성하고 있다. 이것에 의해, 반도체 소자 탑재 기판(E2)을 배선 기판(15) 상에 실장할 때에는 반도체 소자 탑재 기판(E2)의 전극 단자와 전자 부품 접속 패드(20B)를 접속하는 땜납 볼(B2)이 오목부 내의 전자 부품 접속 패드(20B) 상에 양호하게 위치 결정되어 반도체 소자 탑재 기판(E2)을 배선 기판(15) 상에 양 호하게 탑재하는 것이 가능하게 된다.
그리고, 에리어 어레이형 반도체 집적 회로 소자(E1)의 전극 단자(피치 150㎛ 미만)와 반도체 소자 접속 패드(20A)를 도전 범프(B1)를 통하여 전기적으로 접속한 후(플립 칩 접속), 반도체 집적 회로 소자(E1)와 배선 기판(15) 사이의 간극에 충전 수지(U1)를 충전하여 반도체 집적 회로 소자(E1)가 배선 기판(15) 상에 실장된다.
이때, 반도체 소자 접속 패드(20A)의 상면(20A1)은 띠 형상 배선 도체(20C)의 상면(20C1)보다 상방으로 돌출되어 있다. 따라서, 반도체 집적 회로 소자(E1)와 배선 기판(15) 사이에 충분한 높이의 간극이 확보되고 있다. 그 때문에, 충전 수지(U1)의 충전성이 뛰어난 배선 기판을 제공할 수 있다.
게다가, 그 위에 전자 부품으로서의 반도체 소자 탑재 기판(E2)의 전극 단자와 전자 부품 접속 패드(20B)를 땜납 볼(B2)을 통하여 전기적으로 접속시킴으로써(땜납 볼 접속) 반도체 소자 탑재 기판(E2)이 배선 기판(15) 상에 실장된다. 이것에 의해, 배선 기판(15) 상에 반도체 소자 및 전자 부품이 고밀도로 실장된다. 그 밖의 구성은 상기 제 1 실시형태에 의한 배선 기판(10)과 같으므로 설명을 생략한다.
그 다음에, 상기 배선 기판(15)의 제조 방법을 상술한 반도체 소자 접속 패드(20A), 전자 부품 접속 패드(20B), 띠 형상 배선 도체(20C) 및 솔더 레지스트층(30)의 형성을 예로 하여 도 20 ~ 도 27을 참조해서 상세하게 설명한다.
우선, 도 20(a)에 나타낸 바와 같이, 상기 제 1 실시형태와 같이 하여 상면 측에 있어서의 최외층의 절연층(1b)에 비아홀(6)을 형성한다. 그 다음에, 도 20(b)에 나타낸 바와 같이, 전기 절연층(1b)의 표면 및 비아홀(6) 내의 전체면에 걸쳐서 전해 도금용 하지 도금층(61)을 무전해 도금에 의해 피착 형성한다. 하지 도금층(61)을 형성하는 무전해 도금으로서는 무전해 구리 도금이 바람직하다.
그 다음에, 도 21(c)에 나타낸 바와 같이, 하지 도금층(61)의 표면에 제 1 감광성 알칼리 현상형 드라이 필름 레지스트(DFR10)를 붙인 후, 이 DFR10을 포토리소그래피 기술에 의해 소정의 패턴으로 노광 및 현상한다. 이것에 의해, 도 21(d)에 나타낸 바와 같이, 반도체 소자 접속 패드(20A)에 대응되는 형상의 반도체 소자 접속 패드 형성용 개구(M10A), 전자 부품 접속 패드(20B)에 대응되는 형상의 전자 부품 접속 패드 형성용 개구(M10B), 및 띠 형상 배선 도체(20C)에 대응되는 형상의 띠 형상 배선 도체 형성용 개구(M10C)를 각각 복수개 갖는 제 1 도금 마스크층(M10)이 형성된다. 또한, 제 1 도금 마스크(M10)의 두께는 나중에 형성되는 반도체 소자 접속 패드(20A)의 두께보다 약간 큰 두께인 것이 좋다.
그 다음에, 도 22(e)에 나타낸 바와 같이, 제 1 도금 마스크(M10)의 반도체 소자 접속 패드 형성용 개구(M10A), 전자 부품 접속 패드 형성용 개구(M10B) 및 띠 형상 배선 도체 형성용 개구(M10C) 내에 노출되는 하지 도금층(61) 상에 반도체 소자 접속 패드(20A), 전자 부품 접속 패드(20B) 및 띠 형상 배선 도체(20C)에 대응되는 형상의 제 1 도금층(62)을 전해 도금법에 의해 피착 형성한다.
제 1 도금층(62)을 형성하기 위한 전해 도금으로서는 전해 구리 도금이 바람직하다. 여기서, 제 1 도금층(62)의 두께는 제 1 도금 마스크(M10)보다 얇게 하는 것이 바람직하다. 구체적으로, 제 1 도금층(62)의 두께는 8~20㎛, 바람직하게는 10~15㎛인 것이 좋다.
그 다음에, 도 22(f)에 나타낸 바와 같이, 제 1 도금 마스크(M10) 및 제 1 도금층(62)의 표면에 제 2 감광성 알칼리 현상형 드라이 필름 레지스트(DFR20)를 붙인 후, 이 DFR20을 포토리소그래피 기술에 의해 소정의 패턴으로 노광 및 현상한다. 이것에 의해, 도 23(g)에 나타낸 바와 같이, 상기 반도체 소자 접속 패드 형성용 개구(M10A)를 노출시키는 개구(M20A)를 가짐과 아울러, 전자 부품 접속 패드 형성용 개구(M10B) 및 띠 형상 배선 도체 형성용 개구(M10C)를 덮는 제 2 도금 마스크(M20)를 형성한다.
또한, 제 2 도금 마스크(M20)의 개구(M20A)의 직경은 제 1 도금 마스크(M10)의 반도체 소자 접속 패드 형성용 개구(M10A)의 직경보다 15~25㎛ 정도 큰 것이 바람직하다. 또한, 두께는 제 1 도금 마스크(M10) 상에서 5㎛ 이상인 것이 바람직하다.
그 다음에, 도 23(h)에 나타낸 바와 같이, 제 2 도금 마스크(M20)로부터 노출되는 반도체 소자 접속 패드 형성용 개구(M10A) 내의 제 1 도금층(62) 상에 제 2 도금층(63)을 전해 도금에 의해 형성한다.
제 2 도금층(63)로서는 전해 구리 도금이 바람직하다. 또한, 제 2 도금층(63)의 높이는 제 1 도금 마스크(M10)의 상면보다 약간 낮은 위치로 한다. 이때, 같은 반도체 소자 접속 패드 형성용 개구(M10A) 내에 형성된 제 1 도금층(62)과 제 2 도금 도체(63)는 그 측면이 서로 어긋나는 일이 없이 그 상면으로부터 하면에 걸 친 크기가 동일하게 된다.
그 다음에, 도 24(i)에 나타낸 바와 같이, 제 1 도금 마스크(M10) 및 제 2 도금 마스크(M20)를 제거한다. 제 1 도금 마스크(M10) 및 제 2 도금 마스크(M20)의 제거는 예를 들면, 수산화 나트륨 수용액 등의 알칼리 용액으로의 침지에 의해 행해질 수 있다.
그 다음에, 도 24(j)에 나타낸 바와 같이, 제 1 도금층(62)으로 덮여진 부분 이외의 하지 도금층(61)을 제거한다. 이것에 의해, 하지 도금층(61), 제 1 도금층(62) 및 제 2 도금층(63)으로 이루어지는 반도체 소자 접속 패드(20A), 및 하지 도금층(61) 및 제 1 도금층(62)으로 이루어지는 전자 부품 접속 패드(20B)와 띠 형상 배선 도체(20C)가 형성된다.
이때, 반도체 소자 접속 패드(20A)는 그 상면(20A1)이 전자 부품 접속 패드(20B)의 상면(20B1) 및 띠 형상 배선 도체(20C)의 상면(20C1)보다 제 2 도금층(63)의 두께만큼 상방으로 돌출된 상태가 된다. 이것에 의해, 반도체 집적 회로 소자(E1)와 배선 기판(15) 사이에 충분한 높이의 간극을 확보할 수 있으므로 충전 수지(U1)의 충전성을 높일 수 있다.
또한, 제 1 도금층(62)으로 덮여진 부분 이외의 하지 도금층(61)을 제거하기 위해서는 상기 제 1 도금 마스크(M10) 및 제 2 도금 마스크(M20)를 제거한 후에 노출되는 하지 도금층(61)을 예를 들면, 과산화수소수나 과황산 나트륨 등을 함유하는 에칭 액에 의해 에칭 제거하는 방법을 채용하면 좋다.
그 다음에, 도 25(k)에 나타낸 바와 같이, 상면측에 있어서의 최외층의 절연 층(1b) 상의 전체면에 반도체 소자 접속 패드(20A), 전자 부품 접속 패드(20B) 및 띠 형상 배선 도체(20C)를 덮는 솔더 레지스트층용 수지층(30P)을 피착한다. 수지층(30P)을 구성하는 수지로서는 상기 제 1 실시형태에 의한 배선 기판(10)에서 설명한 바와 같은 수지를 들 수 있다. 피착된 수지층(30P)을 포토리소그래피 기술에 의해 소정의 패턴으로 노광 및 현상한다. 이것에 의해, 도 25(l)에 나타낸 바와 같이, 전자 부품 접속 패드(20B)의 상면 중앙부(20B2)를 노출시키는 개구(30B)를 갖는 솔더 레지스트층(30)이 형성된다.
그 다음에, 도 26(m)에 나타낸 바와 같이, 솔더 레지스트층(30) 상의 전체면에 개구(30B)를 덮는 제 3 감광성 알칼리 현상형 드라이 필름 레지스트(DFR30)를 붙인 후, 이 DFR30을 포토리소그래피 기술에 의해 소정의 패턴으로 노광 및 현상한다. 이것에 의해, 도 26(n)에 나타낸 바와 같이, 솔더 레지스트층(30)의 상면에 있어서의 반도체 소자 접속 패드(20A)에 대응되는 부분 및 그 주위를 노출시키는 개구(M30A)를 갖는 연마 마스크(M30)를 형성한다.
또한, 연마 마스크(M30)의 개구(M30A)의 직경은 제 1 반도체 소자 접속 패드(20A)의 직경보다 20~50㎛ 정도 큰 것이 바람직하다. 또한, 두께는 솔더 레지스트층(30) 상에서 15㎛ 이상인 것이 바람직하다.
그 다음에, 도 27(o)에 나타낸 바와 같이, 연마 마스크(M30)의 개구(M30A)로부터 노출된 솔더 레지스트층(30)을 반도체 소자 접속 패드(20A)의 상면(20A1) 전체면이 노출될 때까지 연마한다. 상기 연마에는 웨트 블라스트법을 포함하는 각종 공지의 기계적 연마 방법이나 레이저 스크라이브법을 채용하면 좋다.
그 다음에, 연마 마스크(M30)를 제거한다. 연마 마스크(M30)의 제거는 예를 들면, 수산화 나트륨 수용액 등의 알칼리 용액으로의 침지에 의해 행해질 수 있다. 연마 마스크(M30)를 제거하면, 도 27(p)에 나타낸 바와 같이, 솔더 레지스트층(30)에 형성된 오목부(30A) 내에 반도체 소자 접속 패드(20A)의 상면(21A) 전체면이 노출됨과 아울러, 솔더 레지스트층(30)에 형성된 개구(30B) 내에 전자 부품 접속 패드(20B)의 상면 중앙부(20B2)가 노출되고, 또한 띠 형상 배선 도체(20C)가 솔더 레지스트층(30)에 의해 덮여진 배선 기판(15)이 얻어진다.
또한, 배선 기판(15)의 구성을 예를 들면, 도 28 및 도 29에 나타낸 배선 기판(16)의 구성으로 변경할 수도 있다. 다시 말해, 상술한 실시형태에서는 상면측의 솔더 레지스트(30)에 각 반도체 소자 접속 패드(20A)를 각각 개별적으로 노출시키는 오목부(30A)를 형성하는 예를 나타내었지만, 도 28 및 도 29에 나타낸 바와 같이, 상면측의 솔더 레지스트층(30)에 반도체 소자 탑재부(1A)를 일괄하여 둘러싸는 오목부(30AA)를 형성함으로써 이 오목부(30AA)의 저면에 반도체 소자 접속 패드(20A)의 상면(20A1) 전체면을 노출시키도록 하여도 좋다.
이 경우에는 반도체 집적 회로 소자(E1)와 배선 기판(16) 사이의 간극에 충전 수지(U1)를 충전할 때에 오목부(30AA)의 측벽이 충전 수지(U1)의 외부 유출을 억제하는 댐으로서 기능한다. 따라서, 충전 수지(U1)의 절연 기체(1) 외주부로의 불필요한 유출을 억제할 수 있다. 그 밖의 구성은 상술한 배선 기판(15)과 같다.
이상, 본 발명에 의한 몇몇 실시형태에 대하여 나타내었지만, 본 발명은 이상의 실시형태에 한정되지 않고 특허 청구의 범위에 기재된 범위 내에 있어서 여러 가지 개선이나 변경이 가능하다. 예를 들면, 상기 각 실시형태에 있어서 솔더 레지스트층으로부터 노출되는 반도체 소자 접속 패드의 상면 및 전자 부품 접속 패드의 상면 중앙부에는 반도체 소자 접속 패드 및 전자 부품 접속 패드가 산화 부식하는 것을 억제함과 아울러 도전 범프나 땜납 볼의 접속을 양호하게 하기 위해서 니켈 도금 및 금 도금을 무전해 도금법이나 전해 도금법에 의해 순차적으로 피착시켜 두거나 또는 주석이나 인듐 등을 포함하는 땜납층을 피착시켜 두어도 좋다.
도 1은 본 발명의 제 1 실시형태에 의한 배선 기판을 나타내는 개략 단면도이다.
도 2는 도 1에 나타낸 배선 기판을 나타내는 평면도이다.
도 3의 (a), (b)는 본 발명의 제 1 실시형태에 의한 배선 기판의 제조 방법을 나타내는 개략 설명도이다.
도 4의 (c), (d)는 본 발명의 제 1 실시형태에 의한 배선 기판의 제조 방법을 나타내는 개략 설명도이다.
도 5의 (e), (f)는 본 발명의 제 1 실시형태에 의한 배선 기판의 제조 방법을 나타내는 개략 설명도이다.
도 6의 (g), (h)는 본 발명의 제 1 실시형태에 의한 배선 기판의 제조 방법을 나타내는 개략 설명도이다.
도 7의 (i), (j)는 본 발명의 제 1 실시형태에 의한 배선 기판의 제조 방법을 나타내는 개략 설명도이다.
도 8의 (k), (l)은 본 발명의 제 1 실시형태에 의한 배선 기판의 제조 방법을 나타내는 개략 설명도이다.
도 9의 (m)은 본 발명의 제 1 실시형태에 의한 배선 기판의 제조 방법을 나타내는 개략 설명도이다.
도 10은 본 발명의 제 1 실시형태에 의한 배선 기판에 있어서의 다른 예를 나타내는 개략 단면도이다.
도 11의 (a), (b)는 도 10에 나타낸 배선 기판의 제조 방법을 나타내는 개략 설명도이다.
도 12는 본 발명의 제 1 실시형태에 의한 배선 기판에 있어서의 또 다른 예를 나타내는 개략 단면도이다.
도 13의 (a), (b)는 도 12에 나타낸 배선 기판의 제조 방법을 나타내는 개략 설명도이다.
도 14는 도 12에 나타낸 배선 기판의 제조 방법을 나타내는 개략 설명도이다.
도 15는 본 발명의 제 1 실시형태에 의한 배선 기판에 있어서의 또 다른 예를 나타내는 개략 단면도이다.
도 16은 도 15에 나타낸 배선 기판을 나타내는 평면도이다.
도 17은 본 발명의 제 2 실시형태에 의한 배선 기판을 나타내는 개략 단면도이다.
도 18은 도 17에 나타낸 배선 기판을 나타내는 평면도이다.
도 19는 도 17에 나타낸 배선 기판에 있어서의 주요부 사시도이다.
도 20의 (a), (b)는 본 발명의 제 2 실시형태에 의한 배선 기판의 제조 방법을 나타내는 개략 설명도이다.
도 21의 (c), (d)는 본 발명의 제 2 실시형태에 의한 배선 기판의 제조 방법을 나타내는 개략 설명도이다.
도 22의 (e), (f)은 본 발명의 제 2 실시형태에 의한 배선 기판의 제조 방법 을 나타내는 개략 설명도이다.
도 23의 (g), (h)는 본 발명의 제 2 실시형태에 의한 배선 기판의 제조 방법을 나타내는 개략 설명도이다.
도 24의 (i), (j)는 본 발명의 제 2 실시형태에 의한 배선 기판의 제조 방법을 나타내는 개략 설명도이다.
도 25의 (k), (l)은 본 발명의 제 2 실시형태에 의한 배선 기판의 제조 방법을 나타내는 개략 설명도이다.
도 26의 (m), (n)은 본 발명의 제 2 실시형태에 의한 배선 기판의 제조 방법을 나타내는 개략 설명도이다.
도 27의 (o), (p)는 본 발명의 제 2 실시형태에 의한 배선 기판의 제조 방법을 나타내는 개략 설명도이다.
도 28은 본 발명의 제 2 실시형태에 의한 배선 기판에 있어서의 다른 예를 나타내는 개략 단면도이다.
도 29는 도 28에 나타낸 배선 기판을 나타내는 평면도이다.
도 30은 종래의 배선 기판을 나타내는 개략 단면도이다.
도 31은 도 30에 나타낸 배선 기판을 나타내는 평면도이다.

Claims (13)

  1. 상면에 반도체 소자가 탑재되는 탑재부를 갖는 절연 기체;
    그 절연 기체의 상기 탑재부에 격자 형상으로 피착되어 있고, 상면에 상기 반도체 소자의 전극이 도전 범프를 통하여 접속되는 도금층으로 이루어지는 원형의 복수개의 반도체 소자 접속 패드; 및
    상기 절연 기체 상에 피착되어 있고, 상기 반도체 소자 접속 패드의 측면을 덮음과 아울러 상기 반도체 소자 접속 패드의 상면을 노출시키는 솔더 레지스트층을 구비하여 이루어지는 배선 기판으로서:
    상기 솔더 레지스트층은 적어도 상기 반도체 소자 접속 패드의 상면 전체면을 저면으로 하는 오목부를 갖고,
    상기 절연 기체의 상면에 있어서의 상기 탑재부의 외측에 상기 반도체 소자 이외의 전자 부품이 접속되는 도금층으로 이루어지는 전자 부품 접속 패드가 형성되어 있음과 아울러, 상기 전자 부품 접속 패드의 상면 중앙부가 상기 솔더 레지스트층으로부터 노출되며,
    상기 반도체 소자 접속 패드의 두께는 상기 전자 부품 접속 패드의 두께보다 큰 것을 특징으로 하는 배선 기판.
  2. 제 1 항에 있어서,
    상기 오목부는 적어도 상기 탑재부에 대응되는 영역 전체를 상기 저면으로 하여 측벽이 상기 탑재부를 둘러싸도록 형성되어 있는 것을 특징으로 하는 배선 기판.
  3. 제 1 항에 있어서,
    상기 오목부는 상기 반도체 소자 접속 패드 각각에 대응하여 개별적으로 형성되어 있는 것을 특징으로 하는 배선 기판.
  4. 삭제
  5. 상면에 반도체 소자가 탑재되는 탑재부를 갖는 절연 기체의 상기 탑재부에 도금층으로 이루어지는 원형의 복수개의 반도체 소자 접속 패드를 격자 형상으로 형성하는 공정;
    상기 절연 기체 상에 상기 반도체 소자 접속 패드를 매립하는 솔더 레지스트층용 수지층을 피착하는 공정; 및
    그 수지층을 부분적으로 제거하여 상기 반도체 소자 접속 패드의 측면을 덮음과 아울러, 적어도 그 반도체 소자 접속 패드의 상면 전체면을 저면으로 하는 오목부를 갖는 솔더 레지스트층을 형성하는 공정을 포함하며,
    상기 절연 기체의 상면에 있어서의 상기 탑재부의 외측에 상기 반도체 소자 이외의 전자 부품이 접속되는 도금층으로 이루어지는 전자 부품 접속 패드가 형성됨과 아울러, 상기 전자 부품 접속 패드의 상면 중앙부가 상기 솔더 레지스트층으로부터 노출되며,
    상기 반도체 소자 접속 패드의 두께는 상기 전자 부품 접속 패드의 두께보다 큰 것을 특징으로 하는 배선 기판의 제조 방법.
  6. 상면에 반도체 소자가 탑재되는 탑재부를 갖는 절연 기체의 상기 탑재부에 도금층으로 이루어지는 원형의 복수개의 반도체 소자 접속 패드를 격자 형상으로 형성함과 아울러, 상기 탑재부의 외측의 상면에 도금층으로 이루어지는 전자 부품 접속 패드를 형성하는 공정;
    상기 절연 기체 상에 상기 반도체 소자 접속 패드 및 상기 전자 부품 접속 패드를 매립하는 솔더 레지스트층용 수지층을 피착하는 공정; 및
    그 수지층을 부분적으로 제거하여 상기 반도체 소자 접속 패드의 측면 및 상기 전자 부품 접속 패드의 측면을 덮음과 아울러, 적어도 상기 반도체 소자 접속 패드의 상면 전체면을 저면으로 하는 오목부 및 상기 전자 부품 접속 패드의 상면 중앙부를 노출시키는 개구부를 갖는 솔더 레지스트층을 형성하는 공정을 포함하며,
    상기 절연 기체의 상면에 있어서의 상기 탑재부의 외측에 상기 반도체 소자 이외의 전자 부품이 접속되는 도금층으로 이루어지는 전자 부품 접속 패드가 형성되됨과 아울러, 상기 전자 부품 접속 패드의 상면 중앙부가 상기 솔더 레지스트층으로부터 노출되며,
    상기 반도체 소자 접속 패드의 두께는 상기 전자 부품 접속 패드의 두께보다 큰 것을 특징으로 하는 배선 기판의 제조 방법.
  7. 제 5 항 또는 제 6 항에 있어서,
    상기 오목부는 상기 탑재부에 대응되는 영역 전체를 상기 저면으로 하여 측벽이 상기 탑재부를 둘러싸도록 형성되어 있는 것을 특징으로 하는 배선 기판의 제조 방법.
  8. 제 5 항 또는 제 6 항에 있어서,
    상기 오목부는 상기 반도체 소자 접속 패드 각각에 대응하여 개별적으로 형성되어 있는 것을 특징으로 하는 배선 기판의 제조 방법.
  9. 상면에 반도체 소자가 탑재되는 탑재부를 갖는 절연 기체;
    그 절연 기체의 상기 탑재부에 격자 형상으로 피착되어 있고, 상면에 상기 반도체 소자의 전극이 도전 범프를 통하여 접속되는 도금층으로 이루어지는 원형의 복수개의 반도체 소자 접속 패드;
    상기 절연 기체의 상면에 피착되어 있고, 상기 반도체 소자 접속 패드로부터 상기 탑재부의 외측에 걸쳐서 연장되는 도금층으로 이루어지는 복수개의 띠 형상 배선 도체; 및
    상기 절연 기체 상에 상기 띠 형상 배선 도체를 덮도록 피착되어 있고, 상기 반도체 소자 접속 패드의 상면을 노출시킴과 아울러 그 반도체 소자 접속 패드의 측면에 밀착되는 솔더 레지스트층을 구비하여 이루어지는 배선 기판으로서:
    상기 반도체 소자 접속 패드는 그 상면이 상기 띠 형상 배선 도체의 상면보다 상방으로 돌출되어 상기 솔더 레지스트층으로부터 노출되어 있음과 아울러, 그 상면으로부터 하면에 걸친 크기가 동일하며,
    상기 절연 기체의 상면에 있어서의 상기 탑재부의 외측에 상기 반도체 소자 이외의 전자 부품이 접속되는 도금층으로 이루어지는 전자 부품 접속 패드가 형성되어 있음과 아울러, 상기 전자 부품 접속 패드의 상면 중앙부가 상기 솔더 레지스트층으로부터 노출되며,
    상기 반도체 소자 접속 패드의 두께는 상기 전자 부품 접속 패드의 두께보다 큰 것을 특징으로 하는 배선 기판.
  10. 제 9 항에 있어서,
    상기 절연 기체의 상면에 있어서의 상기 탑재부의 외측에 상기 반도체 소자 이외의 전자 부품이 접속되는 도금층으로 이루어지는 전자 부품 접속 패드가 형성되어 있음과 아울러, 상기 전자 부품 접속 패드의 상면 중앙부가 상기 솔더 레지스트층으로부터 노출되어 있는 것을 특징으로 하는 배선 기판.
  11. 제 10 항에 있어서,
    상기 반도체 소자 접속 패드와 상기 전자 부품 접속 패드가 상기 띠 형상 배 선 도체를 통하여 전기적으로 접속되어 있는 것을 특징으로 하는 배선 기판.
  12. 삭제
  13. 상면에 반도체 소자가 탑재되는 탑재부를 갖는 절연 기체의 상기 상면의 전체면에 무전해 도금층으로 이루어지는 하지 도금층을 피착하는 공정;
    상기 탑재부 상에 위치하여 격자 형상으로 개구되는 원형의 복수개의 반도체 소자 접속 패드 형성용 개구, 그 반도체 소자 접속 패드 형성용 개구로부터 상기 탑재부의 외측에 걸쳐서 개구되는 복수개의 띠 형상 배선 도체 형성용 개구, 및 상기 탑재부의 외측에 위치하는 전자 부품 접속 패드 형성용 개구를 갖는 제 1 도금 마스크를 상기 하지 도금층 상에 피착하는 공정;
    전해 도금층으로 이루어지는 제 1 도금층을 상기 반도체 소자 접속 패드 형성용 개구 내, 상기 띠 형상 배선 도체 형성용 개구 내, 및 상기 전자 부품 접속 패드 형성용 개구 내에 노출되는 상기 하지 도금층 상에 형성하는 공정;
    상기 반도체 소자 접속 패드 형성용 개구를 노출시킴과 아울러, 상기 띠 형상 배선 도체 형성용 개구 및 상기 전자 부품 접속 패드 형성용 개구를 덮는 제 2 도금 마스크를 상기 제 1 도금 마스크 상, 및 상기 제 1 도금층 상에 피착하는 공정;
    전해 도금층으로 이루어지는 제 2 도금층을 상기 반도체 소자 접속 패드 형성용 개구 내에 노출되는 상기 제 1 도금층 상에 형성하는 공정;
    상기 제 1 도금 마스크 및 상기 제 2 도금 마스크를 제거한 후, 상기 제 1 도금층으로 덮여진 부분 이외의 상기 하지 도금층을 에칭 제거하고, 상기 반도체 소자 접속 패드 형성용 개구에 대응되는 위치에 상기 하지 도금층, 상기 제 1 도금층 및 상기 제 2 도금층으로 이루어지고 상면으로부터 하면에 걸친 크기가 동일한 원형의 복수개의 반도체 소자 접속 패드를 형성함과 아울러, 상기 띠 형상 배선 도체 형성용 개구에 대응되는 위치에 상기 하지 도금층 및 상기 제 1 도금층으로 이루어지는 복수개의 띠 형상 배선 도체를 형성하며, 또한 상기 전자 부품 접속 패드 형성용 개구에 대응되는 위치에 상기 하지 도금층 및 상기 제 1 도금층으로 이루어지는 전자 부품 접속 패드를 형성하는 공정;
    상기 반도체 소자 접속 패드 및 상기 띠 형상 배선 도체를 매립함과 아울러, 상기 전자 부품 접속 패드의 상면 중앙부를 노출시키는 개구를 갖는 솔더 레지스트층을 상기 절연 기체 상에 형성하는 공정; 및
    상기 솔더 레지스트층의 적어도 일부를 상기 반도체 소자 접속 패드의 상면이 노출될 때까지 연마 제거하는 공정을 포함하며,
    상기 절연 기체의 상면에 있어서의 상기 탑재부의 외측에 상기 반도체 소자 이외의 전자 부품이 접속되는 도금층으로 이루어지는 전자 부품 접속 패드가 형성되됨과 아울러, 상기 전자 부품 접속 패드의 상면 중앙부가 상기 솔더 레지스트층으로부터 노출되며,
    상기 반도체 소자 접속 패드의 두께는 상기 전자 부품 접속 패드의 두께보다 큰 것을 특징으로 하는 배선 기판의 제조 방법.
KR1020090087691A 2008-09-22 2009-09-16 배선 기판 및 그 제조 방법 KR101627574B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2008-242170 2008-09-22
JP2008242170A JP2010074032A (ja) 2008-09-22 2008-09-22 配線基板およびその製造方法
JPJP-P-2008-251293 2008-09-29
JP2008251293A JP5058929B2 (ja) 2008-09-29 2008-09-29 配線基板およびその製造方法

Publications (2)

Publication Number Publication Date
KR20100033932A KR20100033932A (ko) 2010-03-31
KR101627574B1 true KR101627574B1 (ko) 2016-06-21

Family

ID=42036468

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090087691A KR101627574B1 (ko) 2008-09-22 2009-09-16 배선 기판 및 그 제조 방법

Country Status (3)

Country Link
US (1) US8319115B2 (ko)
KR (1) KR101627574B1 (ko)
TW (1) TWI470758B (ko)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8461036B2 (en) * 2009-12-22 2013-06-11 Intel Corporation Multiple surface finishes for microelectronic package substrates
JP2011138868A (ja) * 2009-12-28 2011-07-14 Ngk Spark Plug Co Ltd 多層配線基板
US20120152606A1 (en) * 2010-12-16 2012-06-21 Ibiden Co., Ltd. Printed wiring board
US8901431B2 (en) * 2010-12-16 2014-12-02 Ibiden Co., Ltd. Printed wiring board and method for manufacturing printed wiring board
US8884432B2 (en) 2011-06-08 2014-11-11 Tessera, Inc. Substrate and assembly thereof with dielectric removal for increased post height
TWI447864B (zh) * 2011-06-09 2014-08-01 Unimicron Technology Corp 封裝基板及其製法
CN103843133B (zh) * 2011-07-03 2017-10-27 联达科技控股有限公司 具有热熔接封装部件的引线载体
KR101382843B1 (ko) 2012-05-25 2014-04-08 엘지이노텍 주식회사 반도체 패키지 기판, 이를 이용한 패키지 시스템 및 이의 제조 방법
JP5913063B2 (ja) * 2012-11-27 2016-04-27 日本特殊陶業株式会社 配線基板
US20150016069A1 (en) * 2013-07-09 2015-01-15 Shenzhen China Star Optoelectronics Technology Co., Ltd. Printed circuit board
KR102214512B1 (ko) 2014-07-04 2021-02-09 삼성전자 주식회사 인쇄회로기판 및 이를 이용한 반도체 패키지
US9496194B2 (en) * 2014-11-07 2016-11-15 International Business Machines Corporation Customized module lid
JP6465386B2 (ja) * 2014-11-17 2019-02-06 新光電気工業株式会社 配線基板及び電子部品装置と配線基板の製造方法及び電子部品装置の製造方法
DE102014224548A1 (de) * 2014-12-01 2016-06-02 Robert Bosch Gmbh Chipmontageverfahren und Chipmontageanordnung
TWI586236B (zh) * 2015-01-13 2017-06-01 旭德科技股份有限公司 封裝載板及其製作方法
US9859234B2 (en) 2015-08-06 2018-01-02 Invensas Corporation Methods and structures to repair device warpage
TWI559511B (zh) * 2016-03-03 2016-11-21 友達光電股份有限公司 導電元件基板、導電元件基板的製造方法以及顯示面板
KR102462505B1 (ko) * 2016-04-22 2022-11-02 삼성전자주식회사 인쇄회로기판 및 반도체 패키지
JP6414141B2 (ja) * 2016-05-31 2018-10-31 日亜化学工業株式会社 発光装置
US20180350630A1 (en) * 2017-06-01 2018-12-06 Qualcomm Incorporated Symmetric embedded trace substrate
US11769719B2 (en) * 2018-06-25 2023-09-26 Intel Corporation Dual trace thickness for single layer routing
KR102493591B1 (ko) * 2018-06-26 2023-01-31 교세라 가부시키가이샤 배선 기판
KR102696423B1 (ko) * 2019-08-14 2024-08-20 삼성전자주식회사 반도체 장치
KR20210131149A (ko) * 2020-04-23 2021-11-02 엘지이노텍 주식회사 인쇄회로기판 및 이의 제조 방법
KR20230026105A (ko) * 2021-08-17 2023-02-24 삼성전기주식회사 인쇄회로기판

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2678958B2 (ja) 1992-03-02 1997-11-19 カシオ計算機株式会社 フィルム配線基板およびその製造方法
JP2006324642A (ja) 2005-04-19 2006-11-30 Renesas Technology Corp 半導体装置及びその製造方法
JP2008141109A (ja) * 2006-12-05 2008-06-19 Kyocer Slc Technologies Corp 配線基板およびその製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1174637A (ja) 1997-08-29 1999-03-16 Canon Inc 電子回路基板
US6049122A (en) * 1997-10-16 2000-04-11 Fujitsu Limited Flip chip mounting substrate with resin filled between substrate and semiconductor chip
JP3367886B2 (ja) * 1998-01-20 2003-01-20 株式会社村田製作所 電子回路装置
JP2000244088A (ja) 1999-02-17 2000-09-08 Fuji Xerox Co Ltd プリント配線基板実装体
JP2000315843A (ja) 1999-04-30 2000-11-14 Fujitsu Ltd プリント基板及び半導体装置
JP4535969B2 (ja) * 2005-08-24 2010-09-01 新光電気工業株式会社 半導体装置
JP4379413B2 (ja) * 2005-12-06 2009-12-09 セイコーエプソン株式会社 電子部品、電子部品の製造方法、回路基板及び電子機器
KR101009176B1 (ko) * 2008-03-18 2011-01-18 삼성전기주식회사 다층 인쇄회로기판의 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2678958B2 (ja) 1992-03-02 1997-11-19 カシオ計算機株式会社 フィルム配線基板およびその製造方法
JP2006324642A (ja) 2005-04-19 2006-11-30 Renesas Technology Corp 半導体装置及びその製造方法
JP2008141109A (ja) * 2006-12-05 2008-06-19 Kyocer Slc Technologies Corp 配線基板およびその製造方法

Also Published As

Publication number Publication date
TWI470758B (zh) 2015-01-21
US8319115B2 (en) 2012-11-27
TW201023322A (en) 2010-06-16
US20100071950A1 (en) 2010-03-25
KR20100033932A (ko) 2010-03-31

Similar Documents

Publication Publication Date Title
KR101627574B1 (ko) 배선 기판 및 그 제조 방법
US9247644B2 (en) Wiring board and method for manufacturing the same
JP4769022B2 (ja) 配線基板およびその製造方法
US8835773B2 (en) Wiring board and method of manufacturing the same
KR101469698B1 (ko) 배선 기판 및 그 제조 방법
JP5280309B2 (ja) 半導体装置及びその製造方法
KR101168263B1 (ko) 반도체 패키지 및 그 제조 방법
JP5091469B2 (ja) 配線基板およびその製造方法
JP2015079795A (ja) 配線基板、半導体装置及び配線基板の製造方法
JP2012054297A (ja) 配線基板およびその製造方法
JP5221887B2 (ja) 配線基盤の製造方法
KR20100061026A (ko) 금속범프를 갖는 인쇄회로기판 및 그 제조방법
JP2012054295A (ja) 配線基板およびその製造方法
JP5058929B2 (ja) 配線基板およびその製造方法
JP2010135347A (ja) 配線基板およびその製造方法
JP5432800B2 (ja) 配線基板の製造方法
JP2010040936A (ja) 配線基板およびその製造方法
JP4802155B2 (ja) 配線基板
JP2009289868A (ja) 配線基板およびその製造方法
JP5106351B2 (ja) 配線基板およびその製造方法
KR101158213B1 (ko) 전자부품 내장형 인쇄회로기판 및 이의 제조 방법
JP2007081150A (ja) 半導体装置及び基板
KR101920434B1 (ko) 인쇄회로기판 및 그 제조방법
US20240260187A1 (en) Wiring board
JP2011023627A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20190515

Year of fee payment: 4