JP6465386B2 - 配線基板及び電子部品装置と配線基板の製造方法及び電子部品装置の製造方法 - Google Patents

配線基板及び電子部品装置と配線基板の製造方法及び電子部品装置の製造方法 Download PDF

Info

Publication number
JP6465386B2
JP6465386B2 JP2014232507A JP2014232507A JP6465386B2 JP 6465386 B2 JP6465386 B2 JP 6465386B2 JP 2014232507 A JP2014232507 A JP 2014232507A JP 2014232507 A JP2014232507 A JP 2014232507A JP 6465386 B2 JP6465386 B2 JP 6465386B2
Authority
JP
Japan
Prior art keywords
electronic component
insulating layer
component mounting
mounting pad
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014232507A
Other languages
English (en)
Other versions
JP2016096292A (ja
JP2016096292A5 (ja
Inventor
健太郎 栗田
健太郎 栗田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2014232507A priority Critical patent/JP6465386B2/ja
Priority to US14/940,033 priority patent/US10049972B2/en
Publication of JP2016096292A publication Critical patent/JP2016096292A/ja
Publication of JP2016096292A5 publication Critical patent/JP2016096292A5/ja
Application granted granted Critical
Publication of JP6465386B2 publication Critical patent/JP6465386B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82035—Reshaping, e.g. forming vias by heating means
    • H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2072—Anchoring, i.e. one structure gripping into another
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/107—Using laser light
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H05K2203/1469—Circuit made after mounting or encapsulation of the components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/381—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Geometry (AREA)

Description

本発明は、配線基板及び電子部品装置と配線基板の製造方法及び電子部品装置の製造方法に関する。
近年の電子機器の発達に伴い、電子機器に使用される電子部品装置の配線基板は、小型化及び高性能化などが要求されている。これに対応するため、配線基板内に電子部品が内蔵された電子部品内蔵基板が実用化されている。
特開２００６−１９４４１号公報 特開２００６−１４０３６０号公報 特開２０１２−１９１２０４号公報 特開２０１３−２１１４２６号公報 特開２０１４−１１６５４８号公報
後述する予備的事項の欄で説明するように、電子部品搭載パッドの上の絶縁層にレーザで開口部を形成する際に、電子部品搭載パッドにレーザによる熱のダメージが蓄積されやすい。
このため、後の工程で熱履歴が加わると、熱のダメージを受けた電子部品搭載パッドの接続ビアが形成されていない部分が下地の絶縁層から浮いてしまう不良が発生する課題がある。
絶縁層の開口部内のパッドに電子部品が搭載される配線基板及び電子部品装置とそれらの製造方法において、パッドの信頼性を向上させることを目的とする。
以下の開示の一観点によれば、第１配線層と、前記第１配線層の上に形成された第１絶縁層と、平面視で前記第１配線層と重なり合う領域の前記第１絶縁層の上に形成され、前記第１配線層と離間する複数の突出部を下面に備えた電子部品搭載パッドと、前記第１絶縁層の上に形成され、前記電子部品搭載パッドの上に開口部が配置された第２絶縁層とを有し、前記電子部品搭載パッドの突出部は、前記電子部品搭載パッドの周縁部に枠状に繋がって配置されている配線基板が提供される。
また、その開示の他の観点によれば、第１配線層と、前記第１配線層の上に形成された第１絶縁層と、平面視で前記第１配線層と重なり合う領域の前記第１絶縁層の上に形成され、前記第１配線層と離間する複数の突出部を下面に備えた電子部品搭載パッドと、前記第１絶縁層の上に形成され、前記電子部品搭載パッドの上に開口部が配置された第２絶縁層と、前記電子部品搭載パッドの上に搭載された電子部品とを有し、前記電子部品搭載パッドの突出部は、前記電子部品搭載パッドの周縁部に枠状に繋がって配置されている電子部品装置が提供される。
また、その開示の他の観点によれば、第１配線層の上に第１絶縁層を形成する工程と、平面視で前記第１配線層と重なり合う領域の前記第１絶縁層の上面側に凹部を形成する工程と、前記凹部を埋め込む複数の突出部を下面に備え、前記突出部が前記第１配線層と離間する電子部品搭載パッドを前記第１絶縁層の上に形成する工程と、前記第１絶縁層の上に、前記電子部品搭載パッド上にレーザで開口部が形成された第２絶縁層を形成する工程とを有し、前記電子部品搭載パッドを前記第１絶縁層の上に形成する工程において、前記電子部品搭載パッドの突出部を、前記電子部品搭載パッドの周縁部に枠状に繋げて形成する配線基板の製造方法が提供される。
さらに、その開示の他の観点によれば、第１配線層の上に第１絶縁層を形成する工程と、平面視で前記第１配線層と重なり合う領域の前記第１絶縁層の上面側に凹部を形成する工程と、前記凹部を埋め込む複数の突出部を下面に備え、前記突出部が前記第１配線層と離間する電子部品搭載パッドを前記第１絶縁層の上に形成する工程と、前記第１絶縁層の上に、前記電子部品搭載パッドの上に開口部が配置された第２絶縁層を形成する工程と、前記電子部品搭載パッドの上に電子部品を搭載する工程とを有し、前記電子部品搭載パッドを前記第１絶縁層の上に形成する工程において、前記電子部品搭載パッドの突出部を、前記電子部品搭載パッドの周縁部に枠状に繋げて形成する電子部品装置の製造方法が提供される。
以下の開示によれば、配線基板では、電子部品を搭載するためのパッドは、その下面に突出部を備えることで体積が比較的大きくなっている。このため、レーザでパッド上の絶縁層に開口部を形成する際に、パッドが受けるレーザによる熱のダメージを低減させることができる。
また、パッドは突出部を備えるため、アンカー効果によって絶縁層の上に密着性よく形成される。
これにより、後の工程で加熱処理が行われる際に、パッドが下地の絶縁層から浮いてしまう不良の発生が防止される。
また、レーザ加工時に絶縁層の開口部がパッドから外れる場合は、パッドの下面の周縁部に枠状に突出部を形成することにより、ウェット処理によるパッドの剥がれが防止される。
図１（ａ）〜（ｄ）は予備的事項に係る配線基板の製造方法の第１の課題を説明するための断面図（その１）である。 図２（ａ）及び（ｂ）は予備的事項に係る配線基板の製造方法の第１の課題を説明するための断面図（その２）である。 図３（ａ）及び（ｂ）は予備的事項に係る配線基板の製造方法の第２の課題を説明するための断面図である。 図４は第１実施形態の配線基板の製造方法を示す断面図（その１）である。 図５（ａ）〜（ｃ）は第１実施形態の配線基板の製造方法を示す断面図及び平面図（その２）である。 図６は第１実施形態の配線基板の製造方法を示す断面図及び平面図（その３）である。 図７は第１実施形態の配線基板の製造方法を示す断面図及び平面図（その４）である。 図８（ａ）〜（ｄ）は第１実施形態の配線基板の製造方法を示す断面図（その５）である。 図９は第１実施形態の配線基板の製造方法を示す断面図及び平面図（その６）である。 図１０（ａ）及び（ｂ）は第１実施形態の配線基板の製造方法を示す断面図（その７）である。 図１１（ａ）〜（ｃ）は第１実施形態の配線基板の製造方法を示す断面図及び平面図（その８）である。 図１２（ａ）及び（ｂ）は図１１（ｂ）の配線基板を使用して電子部品装置を製造する方法を示す断面図（その１）である。 図１３（ａ）及び（ｂ）は図１１（ｂ）の配線基板を使用して電子部品装置を製造する方法を示す断面図（その２）である。 図１４は図１１（ｂ）の配線基板を使用して電子部品装置を製造する方法を示す断面図（その３）である。 図１５は図１４の配線部材の変形例を示す断面図である。 図１６は第１実施形態の電子部品装置を示す断面図である。 図１７（ａ）及び（ｂ）は第２実施形態の配線基板の製造方法を示す断面図及び平面図（その１）である。 図１８は第２実施形態の配線基板の製造方法を示す断面図及び平面図（その２）である。 図１９は第２実施形態の配線基板の製造方法を示す断面図及び平面図（その３）である。 図２０は第２実施形態の配線基板の製造方法を示す断面図及び平面図（その４）である。 図２１（ａ）及び（ｂ）は第２実施形態の配線基板の製造方法を示す断面図（その５）である。 図２２（ａ）及び（ｂ）は図２１（ｂ）の配線基板を使用して電子部品装置を製造する方法を示す断面図（その１）である。 図２３は第２実施形態の電子部品装置を示す断面図である。 図２４は第２実施形態の変形例の電子部品装置を示す断面図である。
以下、実施の形態について、添付の図面を参照して説明する。
実施形態を説明する前に、基礎となる予備的事項について説明する。図１〜図３は予備的事項に係る配線基板の製造方法を示す図である。
図１（ａ）に示すように、まず、第１絶縁層１１０の上に第１配線層２１０と電子部品搭載パッドＰとが形成された構造を有する製造途中の配線基板を用意する。第１配線層２１０と電子部品搭載パッドＰとは同一の銅（Ｃｕ）層から形成される。電子部品搭載パッドＰは、下面側に配置された接続ビアＣＶを介して下側の配線層に接続されている。
次いで、図１（ｂ）に示すように、第１絶縁層１１０の上に、第１配線層２１０及び電子部品搭載パッドＰを被覆する第２絶縁層１２０を形成する。
さらに、図１（ｃ）に示すように、第２絶縁層１２０をレーザで加工することにより、第１配線層２１０に到達する第１ビアホールＶＨ１を形成する。
続いて、図１（ｄ）に示すように、第１ビアホールＶＨ１を介して第１配線層２１０に接続される第２配線層２２０を第２絶縁層１２０の上に形成する。
次いで、図２（ａ）に示すように、電子部品搭載パッドＰ上の第２絶縁層１２０をレーザで加工することにより、電子部品搭載パッドＰの上に一括した開口部１２０ａを形成する。ここで、電子部品搭載パッドＰは他の配線層と電気的に接続されておらず、フローティングの状態になっている。また、電子部品搭載パッドＰの厚みは、比較的薄く１５μｍ〜２０μｍ程度に設定されている。
このため、電子部品搭載パッドＰは、レーザ加工で発生する熱を吸収しきれずに、熱によるダメージを蓄積しやすい。
このように、電子部品搭載パッドＰには、レーザ加工時の熱によってダメージが生じている。これにより、図２（ｂ）のように、後の工程で加熱処理が行われて熱履歴が加わると、熱によってダメージを受けた電子部品搭載パッドＰの接続ビアＣＶが形成されていない部分が下地の第１絶縁層１１０から浮いてしまう不良が発生する第１の課題がある。
特に図示しないが、加熱処理が行われる工程は、電子部品搭載パッドＰの上に第１半導体チップを搭載し、第１半導体チップと接続した最上の配線層に第２半導体チップをリフローはんだ付けによって接続する工程である。あるいは、最終的に得られた電子部品装置をマザーボードなどの実装基板にリフローはんだ付けによって接続する工程である。
また、図３（ａ）及び（ｂ）には第２の課題が示されている。近年では、高密度実装により、電子部品搭載パッドＰの側面と開口部１２０ａの側壁との間隔を設計上で１０μｍ程度以下に狭くする要求がある。
このため、図３（ａ）に示すように、電子部品搭載パッドＰ上の第２絶縁層１２０にレーザで開口部１２０ａを形成する際に、レーザ加工時の位置ずれによって開口部１２０ａの側壁が電子部品搭載パッドＰの側面から外側に外れてしまうことがある。
開口部１２０ａの側壁が電子部品搭載パッドＰから外れた部分では、電子部品搭載パッドＰの側面の外側領域の第２絶縁層１２０から第１絶縁層１１０にレーザによって溝Ｇが形成されることになる。よって、電子部品搭載パッドＰの側面の下端が溝Ｇ内に露出した状態となる。
このため、図３（ｂ）に示すように、図３（ａ）の状態の構造体に、デスミア処理などのウェット処理を行うと、電子部品搭載パッドＰの下面端から処理液が内側に浸み込んで、電子部品搭載パッドＰが第１絶縁層１１０から剥がれることがある。
以下に説明する第１実施形態では、前述した第１の課題を解消することができる。また、以下に説明する第２実施形態では、前述した第２の課題を解消することができる。
（第１実施形態）
図４〜図１６は第１実施形態の配線基板及び電子部品装置を説明するための図である。以下、配線基板及び電子部品装置の製造方法を説明しながら、配線基板及び電子部品装置の構造について説明する。
第１実施形態の配線基板の製造方法では、まず、図４に示すような構造のコア基板１０を用意する。コア基板１０は、ガラスエポキシ樹脂などから形成される絶縁基板１２を備えている。絶縁基板１２には厚み方向に貫通するスルーホールＴＨが形成されており、スルーホールＴＨ内に貫通導体ＴＣが充填されている。
また、コア基板１０の両面側には第１配線層２１がそれぞれ形成されている。両面側の第１配線層２１は貫通電極ＴＣを介して相互接続されている。
あるいは、スルーホールＴＨの側壁にスルーホールめっき層が形成され、スルーホールＴＨの残りの孔に樹脂体が充填されていてもよい。
コア基板１０のスルーホールＴＨはドリルなどによって形成される。また、コア基板１０の第１配線層２１及び貫通電極ＴＣは、めっき法及びフォトリソグラフィなどを使用して形成される。
図４のコア基板１０の両面側に多層配線が形成されるが、以下の説明では、図４のコア基板１０の上面側に多層配線などが形成される様子を部分的に示す。
図５（ａ）では、図４のコア基板１０の上面側の第１配線層２１が部分的に示されている。図５（ａ）に示すように、コア基板１０の上面側に未硬化の樹脂フィルムを貼付し、加熱処理して硬化させることにより第１絶縁層３１を形成する。第１絶縁層３１はエポキシ樹脂又はポリイミド樹脂などから形成される。
第１絶縁層３１には、電子部品搭載パッドが配置されるダイパット形成領域Ａが画定されている。
第１絶縁層３１の厚みは、第１配線層２１の上面から２０μｍ〜３０μｍ程度に設定される。
その後に、図５（ｂ）に示すように、第１配線層２１の接続部上の第１絶縁層３１をレーザで加工することにより、第１配線層２１に到達する第１ビアホールＶＨ１を形成する。
続いて、図５（ｃ）に示すように、パッド形成領域Ａの第１絶縁層３１をレーザで加工することにより、平面視で第１配線層２１と重なり合う領域の第１絶縁層３１の上面にホール状の複数の凹部３１ａを形成する。第１絶縁層３１の複数の凹部３１ａは、第１配線層２１に到達しないように第１絶縁層３１の厚みの途中まで形成される。
図５（ｃ）の部分平面図を加えて参照すると、第１絶縁層３１の複数の凹部３１ａは、相互に繋がらないように間隔を空けて分離した状態で横方向に並んで配置される。また、第１絶縁層３１の複数の凹部３１ａは、平面視して四角形の領域に並んで配置される。
後述するように、第１絶縁層３１の凹部３１ａは、電子部品搭載パッドの下面に第１配線層２１に到達しない複数の突出部を設けるために形成される。
このように、凹部３１ａの深さは第１ビアホールＶＨ１の深さよりも浅く形成される。このため、第１絶縁層３１にレーザで一つの凹部３１ａを形成するとき、一つの第１ビアホールＶＨ１を形成するときのレーザパワーよりも小さいレーザパワーに設定される。
あるいは、レーザで一つの凹部３１ａを形成する際に、一つの第１ビアホールＶＨ１を形成するときのレーザのショット数より少ないショット数に設定される。
レーザとしては、ＣＯ２レーザ又はエキシマレーザなどが使用される。特に各凹部３１ａの深さの高い精度が要求される場合は、エキシマレーザを使用することが好ましい。エキシマレーザは１ショットで加工される深さの精度が高いため、狙い値の深さに精度よく加工することができる。
例えば、第１絶縁層３１の凹部３１ａの直径は５０μｍ〜６０μｍである。また、第１絶縁層３１の凹部３１ａの深さは、第１絶縁層３１の厚みが第１配線層２１の上面から２０μｍの場合は、１０μｍ〜１５μｍ程度に設定される。
以上のように、第１絶縁層３１にレーザで第１ビアホールＶＨ１を形成する工程で、レーザの照射条件を調整することでパッド形成領域Ａに複数の凹部３１ａを同時に形成することができる。このため、新たな製造装置や特別な工程を導入することなく、凹部３１ａを容易に形成することができる。
別の形態としては、図６に示すように、上記した図５（ｃ）の第１絶縁層３１の複数の凹部３１ａが横方向で相互に繋がるように形成してもよい。この場合は、パッド形成領域Ａの第１絶縁層３１に一括した一つの凹部３１ｂが形成され、凹部３１ｂの底面に凹凸Ｃが形成される。
図６の凹部３１ｂを形成する際には、レーザの各ショットが一部で重なるように横方向に順次レーザ加工を行うことにより、複数のショットの部分が繋がって一括した一つの凹部Ｄｘが形成される。そして、各ショットの部分の底部が凹凸Ｃとして残される。
以下、図５（ｃ）の構造体を採用して配線基板の製造方法を説明する。次いで、図７に示すように、第１ビアホールＶＨ１内のビア導体を介して第１配線層２１に接続される第２配線層２２を第１絶縁層３１の上に形成する。また同時に、複数の凹部３１ａが形成されたパッド形成領域Ａの第１絶縁層３１の上に電子部品搭載パッドＰを形成する。
第２配線層２２及び電子部品搭載パッドＰの形成方法について、図８（ａ）〜（ｄ）の部分断面図を参照して詳しく説明する。第２配線層２２及び電子部品搭載パッドＰはセミアディティブ法によって形成される。
図８（ａ）に示すように、まず、第１絶縁層３１の上、第１ビアホールＶＨ１及び凹部３１ａの各内面に無電解めっきによりシード層２２ａを形成する。シード層２２ａは銅などから形成され、その厚みは１μｍ程度である。あるいは、スパッタ法によってシード層２２ａを形成してもよい。
次いで、図８（ｂ）に示すように、第２配線層２２及び電子部品搭載パッドＰが配置される領域に開口部１４ａが設けられためっきレジスト層１４を形成する。
さらに、図８（ｃ）に示すように、シード層２２ａをめっき給電経路に利用する電解めっきにより、めっきレジスト層１４の開口部１４ａに銅などからなる金属めっき層２２ｂを形成する。
金属めっき層２２ｂは、第１ビアホールＶＨ１及び凹部３１ａを埋め込んだ状態でめっきレジスト層１４の開口部１４ａに形成される。金属めっき層２２ｂの厚みは１５μｍ〜２０μｍ程度である。
次いで、図８（ｄ）に示すように、めっきレジスト層１４を除去した後に、金属めっき層２２ｂをマスクにしてシード層２２ａをウェットエッチングにより除去する。
以上により、シード層２２ａ及び金属めっき層２２ｂにより第２配線層２２が形成される。また同時に、シード層２２ａ及び金属めっき層２２ｂにより電子部品搭載パッドＰが形成される。このように、電子部品搭載パッドＰは第２配線層２２と同一層から形成される。
図７の第２配線層２２及び電子部品搭載パッドＰでは、シード層２２ａ及び金属めっき層２２ｂが省略されて描かれている。
図７の部分平面図を加えて参照すると、第１絶縁層３１上のパッド形成領域Ａに並んで形成された複数の凹部３１ａに第２配線層２２が埋め込まれて形成される。
このようにして、電子部品搭載パッドＰはその下面から第１絶縁層３１の厚み方向に突き出る複数の突出部Ｐｘを備えて形成される。電子部品搭載パッドＰの突出部Ｐｘは、第１配線層２１と離間して形成される。
これにより、突出部Ｐｘを備えた電子部品搭載パッドＰは、突出部Ｐｘを有さない電子部品搭載パッドよりも体積が大きく設定されるため、レーザの熱のダメージに対して強くなる。また、電子部品搭載パッドＰは第１絶縁層３１と接触する下面に複数の突出部Ｐｘが形成されているため、第１絶縁層３１との接触面積を増加させることができる。
このようにして、強いアンカー効果が得られるため、電子部品搭載パッドＰと第１絶縁層３１との密着性を向上させることができる。
なお、前述した図６のように、第１絶縁層３１に一括した一つの凹部３１ｂを形成する場合は、図９に示すように、電子部品搭載パッドＰは一括した一つの凹部３１ｂを埋め込んで形成され、電子部品搭載パッドＰの下面に一括した突出部Ｐｘが形成される。この形態の場合も、電子部品搭載パッドＰの体積が大きく設定されるため、レーザの熱のダメージに対して強くなる。
また同様に、電子部品搭載パッドＰの一括した突出部Ｐｘの下面に凹凸Ｃが形成されるため、アンカー効果によって第１絶縁層３１との密着性を向上させることができる。
次いで、図１０（ａ）に示すように、前述した図５（ａ）の第１絶縁層３１の形成方法と同様な方法により、第１絶縁層３１の上に第２配線層２２及び電子部品搭載パッドＰを被覆する第２絶縁層３２を形成する。
さらに、図１０（ｂ）に示すように、第２配線層２２の接続部上の第２絶縁層３２をレーザで加工することにより、第２配線層２２に到達する第２ビアホールＶＨ２を形成する。
続いて、図１１（ａ）に示すように、前述した図８（ａ）〜（ｄ）と同様なセミアディティブ法により、第２ビアホールＶＨ２内のビア導体を介して第２配線層２２に接続される第３配線層２３を第２絶縁層３２の上に形成する。
さらに、図１１（ｂ）に示すように、電子部品搭載パッドＰをストッパとして、電子部品搭載パッドＰ上の第２絶縁層３２をレーザで加工する。これにより、電子部品搭載パッドＰ上の第２絶縁層３２に一括した開口部３２ａが形成される。開口部３２ａはキャビティとも呼ばれる。
このとき、前述したように、電子部品搭載パッドＰは下面に複数の突出部Ｐｘを備えているため、体積が比較的大きくなっている。このため、電子部品搭載パッドＰの単位体積当たりで受けるレーザの熱量が小さくなるため、電子部品搭載パッドＰが受けるレーザによる熱のダメージを低減させることができる。
このように、電子部品搭載パッドＰの下面に突出部Ｐｘを形成することにより、後の加熱工程で浮きが発生するような大きな熱のダメージが電子部品搭載パッドＰに蓄積されにくくなる。
図１１（ｃ）には、レーザビームのパワー分布のイメージが示されている。図１１（ｃ）に示すように、レーザビームのパワーは中心部が強く、周辺部が弱くなっている。また、電子部品搭載パッドＰの突出部Ｐｘが形成された部分は突出部Ｐｘがない部分よりも厚みが厚くなっている。
このため、第２絶縁層３２をレーザ加工する際に、レーザビームの「強」の部分が照射される電子部品搭載パッドＰの部分は、他の部分よりも熱のダメージが大きくなるため、浮き不良を誘発する箇所になりやすい。
よって、第２絶縁層３２をレーザ加工して開口部３２ａを形成する際に、レーザビームの「強」の部分が電子部品搭載パッドＰの突出部Ｐｘの位置に対応するようにレーザ加工することが好ましい。
電子部品搭載パッドＰの突出部Ｐｘの部分は厚みが厚いため、レーザビームの「強」の部分の照射によるダメージを低減することができる。このため、電子部品搭載パッドＰの浮き不良を誘発する箇所を減らすことができるため、浮き不良の防止に効果的である。
このように、電子部品搭載パッドＰ上の第２絶縁層３２にレーザで開口部３２ａを形成する際に、前述した図５（ｃ）の凹部３１ａを形成するためのレーザ照射の箇所を含むように、レーザ加工することが好ましい。
また、前述した図６のように第１絶縁層３１にレーザで一括した一つの凹部３１ｂｘを形成する場合は、第２絶縁層３２に開口部３２ａを形成する際に、凹部３１ｂを形成したときのレーザ照射の箇所と同一の箇所にレーザ照射を行うようにすればよい。
以上により、図１１（ｂ）に示すように、第１実施形態の配線基板１が得られる。第１実施形態の配線基板１は、下面に複数の突出部Ｐｘを備えた電子部品搭載パッドＰが第２絶縁層３２の開口部３２ａから露出した構造を有する。
次に、図１１（ｂ）の第１実施形態の配線基板１を使用して電子部品装置を製造する方法について説明する。
図１２（ａ）に示すように、まず、第１電子部品として、接続端子４２を備えた第１半導体チップ４０を用意する。そして、接続端子４２を上側に向けて、第１半導体チップ４０の背面を電子部品搭載パッドＰの上に接着剤（不図示）によって固定する。
さらに、図１２（ｂ）に示すように、前述した図５（ａ）の第１絶縁層３１の形成方法と同様な方法により、第２絶縁層３２の上に、第３配線層２３及び第１半導体チップ４０を被覆する第３絶縁層３３を形成する。
続いて、図１３（ａ）に示すように、第３絶縁層３３をレーザで加工することにより、第３配線層２３及び第１半導体チップ４０の接続端子４２に到達する第３ビアホールＶＨ３を形成する。
次いで、図１３（ｂ）に示すように、前述した図８（ａ）〜（ｄ）と同様なセミアディティブ法により、第３絶縁層３３の上に第４配線層２４を形成する。第４配線層２４は、第３ビアホールＶＨ３内のビア導体を介して第３配線層２３及び第１半導体チップ４０の接続端子４２にそれぞれ接続される。
さらに、同じく図１３（ｂ）に示すように、第４配線層２４の接続部上に開口部３４ａが設けられたソルダレジスト層３４を第３絶縁層３３の上に形成する。
続いて、図１４に示すように、第２電子部品として、バンプ電極５２を備えた第２半導体チップ５０を用意する。そして、第２半導体チップ５０のバンプ電極５２をはんだを介して第４配線層２４の接続部の上に配置する。
さらに、リフロー加熱することにより、第２半導体チップ５０のバンプ電極５２を第４配線層２４の接続部にはんだ付けしてフリップチップ接続する。
このとき、前述したように、電子部品搭載パッドＰは下面に複数の突出部Ｐｘを備えて体積が比較的大きくなっている。よって、レーザで電子部品搭載パッドＰ上の第２絶縁層３２に開口部３２ａを形成する際に、電子部品搭載パッドＰが受けるレーザによる熱のダメージが低減されている。
また、電子部品搭載パッドＰは、突出部Ｐｘを備えるため、アンカー効果によって第１絶縁層３１上に密着性よく形成されている。
このため、上記した第２半導体チップ５０を接続する工程で加熱処理が行われるとしても、電子部品搭載パッドＰが下地の第１絶縁層３１から浮いてしまう不良の発生が防止される。
その後に、第２半導体チップ５０とソルダレジスト層３４との隙間にアンダーフィル樹脂５４を充填する。
図１５の変形例のように、電子部品搭載パッドＰの下面側に突出部Ｐｘを形成すると共に、導体からなる接続ビアＣＶを形成して、電子部品搭載パッドＰと第１配線層２１とを接続ビアＣＶで接続してもよい。図１５の他の要素は図１４と同一である。
図１５の変形例のように電子部品搭載パッドＰの下に接続ビアＣＶを形成する場合は、前述した図５（ｃ）の第１ビアホールＶＨ１及び凹部３１ａを形成する工程で、接続ビアＣＶを形成するための別のビアホールを同時に形成すればよい。
図１６には、前述した製造方法に基づいて図１４の構造体を使用して製造された第１実施形態の電子部品装置２が示されている。
図１６に示すように、前述した製造方法の過程で、コア基板１の下面側の第１配線層２１の上にも、第１絶縁層３１、第２配線層２２、第２絶縁層３２、第３配線層２３及びソルダレジスト層３５が同様に形成される。
コア基板１０として多面取りの大型基板を使用する場合は、個々の電子部品装置２が得られるように配線部材が切断される。
図１６に示すように、第１実施形態の電子部品装置２は、厚み方向の中央部に前述した図４で説明した両面に第１配線層２１が形成されたコア基板１０を備えている。コア基板１０の両面側には第１絶縁層３１がそれぞれ形成されている。両面側の第１絶縁層３１には、第１配線層２１に到達する第１ビアホールＶＨ１がそれぞれ形成されている。
また、両面側の第１絶縁層３１の上には、第１ビアホールＶＨ１内のビア導体を介して第１配線層２１に接続される第２配線層２２がそれぞれ形成されている。
そして、コア基板１０の上面側の第１絶縁層３１のパッド形成領域Ａ（図５及び図７）に電子部品搭載パッドＰが配置されている。電子部品搭載パッドＰは、平面視で第１配線層２１と重なり合う領域の第１絶縁層３１の上に形成される。
電子部品搭載パッドＰはその下面から第１絶縁層３１の厚み方向に突き出る複数の突出部Ｐｘを備えている。コア基板１０の上面側の第２配線層２２と電子部品搭載パッドＰとは同一層から形成される。
電子部品搭載パッドＰの突出部Ｐｘは、第１配線層２１に到達しないように第１配線層２１と離間して第１絶縁層３１の厚みの途中まで形成されている。このように、電子部品搭載パッドＰの突出部Ｐｘと第１配線層２１との間に第１絶縁層３１が介在しており、電子部品搭載パッドＰは他の配線層と電気的に絶縁されている。
あるいは、前述した図１５の変形例のように、電子部品搭載パッドＰの下面が接続ビアＣＶを介して第１配線層２１に接続されていてもよい。
さらに、コア基板１０の上面側の第１絶縁層３１の上には第２絶縁層３２が形成されている。第２絶縁層３２には、電子部品搭載パッドＰの上に配置された開口部３２ａと第２配線層２２に到達する第２ビアホールＶＨ２とが形成されている。
第２絶縁層３２の開口部３２ａ内の電子部品搭載パッドＰの上に、第１半導体チップ４０がその接続端子４２が上側を向いた状態で配置されている。さらに、第２絶縁層３２の上に、第２ビアホールＶＨ２を介して第２配線層２２に接続される第３配線層２３が形成されている。
また、コア基板１０の上面側の第２絶縁層３２の上には第３絶縁層３３が形成されている。第３絶縁層３３には、第１半導体チップ４０の接続端子４２及び第２配線層２２にそれぞれ到達する第３ビアホールＶＨ３が形成されている。
さらに、第３絶縁層３３の上には、第３ビアホールＶＨ３を介して第１半導体チップ４０の接続端子４２及び第３配線層２３にそれぞれ接続される第４配線層２４が形成されている。また、第３絶縁層３３の上には、第４配線層２４の接続部上に開口部３４ａが設けられたソルダレジスト層３４が形成されている。
そして、第２半導体チップ５０のバンプ電極５２が第４配線層２４の接続部にフリップチップ接続されている。さらに、第２半導体チップ５０とソルダレジスト層３４との隙間にアンダーフィル樹脂５４が充填されている。
一方、コア基板１０の下面側では、第１絶縁層３１の上に、第２配線層２２に到達する第２ビアホールＶＨ２を備えた第２絶縁層３２が形成されている。また、コア基板１０の下面側の第２絶縁層３２の上には、第２ビアホールＶＨ２内のビア導体を介して第２配線層２２に接続される第３配線層２３が形成されている。
さらに、コア基板１０の下面側の第２絶縁層３２の上には、第３配線層２３の接続部上に開口部３５ａが設けられたソルダレジスト層３５が形成されている。
そして、下面側の第３配線層２３の接続部にはんだボールなどから形成される外部接続端子Ｔが設けられている。
以上にように、第１実施形態の電子部品装置２は、配線基板１の電子部品搭載パッドＰの上に第１半導体チップ４０が搭載された構造を有する。
前述したように、第１実施形態の電子部品装置２は、配線基板１の電子部品搭載パッドＰは、その下面に複数の突出部Ｐｘを備えて体積が大きくなっているため、レーザで第２絶縁層３２に開口部３２ａを形成する際に受ける熱のダメージが低減されている。
また、電子部品搭載パッドＰは、突出部Ｐｘを備えるため、アンカー効果によって第１絶縁層３１の上に密着性よく形成される。
このため、上記した第２半導体チップ５０を接続する工程で加熱処理が行われる際に、電子部品搭載パッドＰが第１絶縁層３１から浮いてしまう不良の発生が防止される。
前述した図９の電子部品搭載パッドＰを採用する場合においても、電子部品搭載パッドＰは下面に一括した突出部Ｐｘを備え、突出部Ｐｘの底面に凹凸Ｃが形成されているため、同様な効果を奏する。
電子部品として、半導体チップを例示するが、キャパシタ素子、抵抗素子及びインダクタ素子などから選択される各種の電子部品を搭載することができる。
（第２実施形態）
図１７〜図２４は第２実施形態の配線基板及び電子部品装置を説明するための図である。
第２実施形態では、電子部品搭載パッド上の絶縁層にレーザで開口部を形成する際に、開口部が電子部品搭載パッドから外れる場合であっても不具合が発生しないように工夫される。
第２実施形態の配線基板の製造方法では、図１７（ａ）に示すように、まず、前述した第１実施形態の図５（ｂ）と同一の構造体を用意する。
次いで、図１７（ｂ）に示すように、パッド形成領域Ａの第１絶縁層３１をレーザで加工することにより、四角枠状の凹部３１ｃを形成する。図１７（ｂ）の部分平面図を加えて参照すると、パッド形成領域Ａの第１絶縁層３１の周縁部をレーザの各ショットが一部で重なるように順次レーザ加工する。これにより、レーザの複数のショットの部分が繋がって四角枠状の凹部３１ｃが第１絶縁層３１に形成される。
あるいは、図１８の部分平面図に示すように、パッド形成領域Ａの第１絶縁層３１の周縁部の四角状の枠領域に、相互に間隔を空けて分離された凹部３１ｄが横方向に並んで配置されるようにレーザ加工してもよい。
続いて、図１９に示すように、前述した図７及び図８（ａ）〜（ｃ）の第２配線層２２及び電子部品搭載パッドＰの形成方法と同様な方法により、図１７（ｂ）の第１絶縁層３１の上に第２配線層２２及び電子部品搭載パッドＰを形成する。第２配線層２２は、第１ビアホールＶＨ１内のビア導体を介して第１配線層２１に接続される。
また、電子部品搭載パッドＰは、四角枠状の凹部３１ｃを埋め込んだ状態で形成される。これにより、電子部品搭載パッドＰは、その下面に第１絶縁層３１の厚み方向に突き出る突出部Ｐｘを備えて形成される。電子部品搭載パッドＰの突出部Ｐｘは、四角枠状の凹部３１ｃに対応してその下面の周縁部に四角枠状に形成される。
図２０の部分平面図に示すように、上記した図１８の相互に間隔をあけて分離された凹部３１ｄを採用する場合は、電子部品搭載パッドＰの下面の四角状の枠領域に複数の突出部Ｐｘが分離された状態で並んで形成される。
以下、図１９の構造体を採用して配線基板の製造方法を説明する。
図２１（ａ）に示すように、前述した第１実施形態の図１０（ａ）〜図１１（ａ）と同様な工程を遂行する。これにより、第２配線層２２に到達する第２ビアホールＶＨ２を備えた第２絶縁層３２が第１絶縁層３１の上に形成される。さらに、第２ビアホールＶＨ２を介して第１配線層２１に接続される第３配線層２３が第２絶縁層３２の上に形成される。
続いて、図２１（ｂ）に示すように、前述した第１実施形態の図１１（ｂ）と同様な方法により、第２絶縁層３２をレーザで加工して、電子部品搭載パッドＰに上の開口部３２ａを形成する。
予備的事項の欄で説明したように、電子部品搭載パッドＰの側面と開口部３２ａの側壁との間隔が狭くなる場合は、レーザ加工時の位置ずれによって第２絶縁層３２の開口部３２ａの側壁が電子部品搭載パッドＰの側面から外側に外れてしまうことがある。
これにより、図２１（ｂ）に示すように、開口部３２ａの側壁が電子部品搭載パッドＰから外れた部分では、電子部品搭載パッドＰの側面の外側領域の第２絶縁層２２から第１絶縁層２１にレーザによって溝Ｇが形成されることになる。
しかし、第２実施形態では、電子部品搭載パッドＰの下面の周縁部に四角枠状の突出部Ｐｘが形成されているため、溝Ｇの底部が電子部品搭載パッドＰの突出部Ｐｘの外壁に配置される。
このため、図２１（ｂ）の状態の構造体に、デスミア処理などのウェット処理を行うとしても、電子部品搭載パッドＰの下面の内側に処理液が浸み込まなくなる。よって、電子部品搭載パッドＰが第１絶縁層３２から剥がれることが防止される。
以上により、図２１（ｂ）に示すように、第２実施形態の配線基板１ａが得られる。第２実施形態の配線基板１ａは、下面の周縁部に四角枠状の突出部Ｐｘを備えた電子部品搭載パッドＰが第２絶縁層３２の開口部３２ａから露出した構造を有する。
このように、電子部品搭載パッドＰの下面への処理液の浸み込みを防止するために、電子部品搭載パッドＰの突出部Ｐｘの突出長さは、第１絶縁層３１に形成される溝Ｇの深さより深くなるように設定される。
なお、前述した図２０の電子部品搭載パッドＰの突出部Ｐｘが相互に分離されている場合は、電子部品搭載パッドＰの突出部Ｐｘの間から電子部品搭載パッドＰの下面に部分的に処置液が浸み込む。
しかし、電子部品搭載パッドＰの突出部Ｐｘが第１絶縁層３１との密着性を確保するアンカーとして機能するため、電子部品搭載パッドＰの下面に部分的に処理液が浸み込むとしても、電子部品搭載パッドＰの剥がれには至らない。
次に、図２１（ｂ）の第２実施形態の配線基板１ａを使用して電子部品装置を製造する方法について説明する。
図２２（ａ）に示すように、前述した第１実施形態の図１２（ａ）の工程と同様に、電子部品搭載パッドＰの上に第１半導体チップ４０を搭載する。
さらに、図２２（ｂ）に示すように、前述した第１実施形態の図１２（ｂ）の工程と同様に、第２絶縁層３２の上に、第２配線層２２及び第１半導体チップ４０を被覆する第３絶縁層３３を形成する。
このとき、未硬化の樹脂フィルムを加熱しながら押圧して第３絶縁層３３を形成する際に、樹脂フィルムが流動化し、第１半導体チップ４０の外側の溝部Ｇに樹脂が埋め込まれて上面が平坦化される。このように、レーザ加工時の位置ずれによって、第２絶縁層３２の開口部３２ａが電子部品搭載パッドＰから外れても不具合は発生しない。
その後に、図２３に示すように、前述した第１実施形態の図１３（ａ）〜図１６の工程を遂行することにより、第２実施形態の電子部品装置２ａが得られる。
第２実施形態の電子部品装置２ａが第１実施形態の電子部品装置２と異なる点は、電子部品搭載パッドＰの下面の周縁部に四角枠状の突出部Ｐｘが形成されていることである。そして、レーザ加工時の位置ずれによって、第２絶縁層３２の開口部３２ａが電子部品搭載パッドＰから外れて配置された形態が例示されている。
下面に四角枠状の突出部Ｐｘを備えた電子部品搭載パッドＰの上面内に第２絶縁層３２の開口部３２ａが外れないで配置されていてもよいことはもちろんである。
上記した以外の要素は第１実施形態の電子部品装置２と同一であるため、同一符号を付してその説明を省略する。
第２実施形態の配線基板１ａ及び電子部品装置２ａでは、レーザ加工時の位置ずれによって、第２絶縁層３２の開口部３２ａが電子部品搭載パッドＰから外れるとしても、ウェット処置による電子部品搭載パッドＰの剥がれが防止される。
図２４の変形例のように、電子部品搭載パッドＰの下面の周縁部に枠状の突出部Ｐｘを形成すると共に、中央部に他の複数の突出部Ｐｙを形成してもよい。他の突出部Ｐｙの突出深さは、枠状の突出部Ｐｘの突出深さと同一であってもよいし、異なっていてもよい。図２４の他の要素は図２３と同一である。
図２４の変形例のように電子部品搭載パッドＰに他の突出部Ｐｙを形成する場合は、前述した図１７（ａ）及び（ｂ）の第１ビアホールＶＨ１及び凹部３１ｄを形成する工程で、他の突出部Ｐｙを形成するための別の凹部を同時に形成すればよい。
１，１ａ…配線基板、２，２ａ…電子部品装置、１０…コア基板、１２…絶縁基板、１４…めっきレジスト層、１４ａ，３２ａ，３４ａ，３５ａ…開口部、２１…第１配線層、２２…第２配線層，２２ａ…シード層、２２ｂ…金属めっき層、２３…第３配線層、２４…第４配線層、３１…第１絶縁層，３１ａ，３１ｂ，３１ｃ，３１ｄ…凹部、３２…第２絶縁層，３３…第３層間絶縁層，３４，３５…ソルダレジスト層、４０…第１半導体チップ、４２…接続端子、５０…第２半導体チップ、５２…バンプ電極、５４…アンダーフィル樹脂、Ａ…パッド形成領域、Ｃ…凹凸、ＣＶ…接続ビア、Ｐ…電子部品搭載パッド、Ｐｘ，Ｐｙ…突出部、ＴＣ…貫通導体、Ｔ…外部接続端子、ＴＨ…スルーホール、ＶＨ１，ＶＨ２，ＶＨ３…ビアホール。

Claims (9)

  1. 第１配線層と、
    前記第１配線層の上に形成された第１絶縁層と、
    平面視で前記第１配線層と重なり合う領域の前記第１絶縁層の上に形成され、前記第１配線層と離間する複数の突出部を下面に備えた電子部品搭載パッドと、
    前記第１絶縁層の上に形成され、前記電子部品搭載パッドの上に開口部が配置された第２絶縁層とを有し、
    前記電子部品搭載パッドの突出部は、前記電子部品搭載パッドの周縁部に枠状に繋がって配置されていることを特徴とする配線基板。
  2. 前記第１絶縁層に形成され、前記第１配線層に到達するビアホールと、
    前記第１絶縁層の上に形成され、前記ビアホール内のビア導体を介して前記第１配線層に接続されると共に、前記電子部品搭載パッドと同一層から形成された第２配線層とを有することを特徴とする請求項１に記載の配線基板。
  3. 前記電子部品搭載パッドと前記第１配線層とを接続する接続ビアが形成されていることを特徴とする請求項１又は２に記載の配線基板。
  4. 第１配線層と、
    前記第１配線層の上に形成された第１絶縁層と、
    平面視で前記第１配線層と重なり合う領域の前記第１絶縁層の上に形成され、前記第１配線層と離間する複数の突出部を下面に備えた電子部品搭載パッドと、
    前記第１絶縁層の上に形成され、前記電子部品搭載パッドの上に開口部が配置された第２絶縁層と、
    前記電子部品搭載パッドの上に搭載された電子部品とを有し、
    前記電子部品搭載パッドの突出部は、前記電子部品搭載パッドの周縁部に枠状に繋がって配置されていることを特徴とする電子部品装置。
  5. 前記第１絶縁層に形成され、前記第１配線層に到達する第１ビアホールと、
    前記第１絶縁層の上に形成され、前記第１ビアホール内のビア導体を介して前記第１配線層に接続されると共に、前記電子部品搭載パッドと同一層から形成された第２配線層とを有することを特徴とする請求項４に記載の電子部品装置。
  6. 前記第２絶縁層の上に形成され、前記電子部品を被覆する第３絶縁層と、
    前記第３絶縁層に形成され、前記電子部品の接続端子に到達する第２ビアホールと、
    前記第３絶縁層の上に形成され、前記第２ビアホール内のビア導体を介して前記電子部品の接続端子に接続される第３配線層とを有することを特徴とする請求項４又は５に記載の電子部品装置。
  7. 第１配線層の上に第１絶縁層を形成する工程と、
    平面視で前記第１配線層と重なり合う領域の前記第１絶縁層の上面側に凹部を形成する工程と、
    前記凹部を埋め込む複数の突出部を下面に備え、前記突出部が前記第１配線層と離間する電子部品搭載パッドを前記第１絶縁層の上に形成する工程と、
    前記第１絶縁層の上に、前記電子部品搭載パッド上にレーザで開口部が形成された第２絶縁層を形成する工程とを有し、
    前記電子部品搭載パッドを前記第１絶縁層の上に形成する工程において、前記電子部品搭載パッドの突出部を、前記電子部品搭載パッドの周縁部に枠状に繋げて形成することを特徴とする配線基板の製造方法。
  8. 前記凹部を形成する工程において、
    レーザで前記第１絶縁層に前記凹部を形成し、かつ、前記レーザで前記第１絶縁層に前記第１配線層に到達するビアホールを形成し、
    前記電子部品搭載パッドを形成する工程において、
    前記ビアホール内のビア導体を介して前記第１配線層に接続される第２配線層を同時に形成することを特徴とする請求項７に記載の配線基板の製造方法。
  9. 第１配線層の上に第１絶縁層を形成する工程と、
    平面視で前記第１配線層と重なり合う領域の前記第１絶縁層の上面側に凹部を形成する工程と、
    前記凹部を埋め込む複数の突出部を下面に備え、前記突出部が前記第１配線層と離間する電子部品搭載パッドを前記第１絶縁層の上に形成する工程と、
    前記第１絶縁層の上に、前記電子部品搭載パッドの上に開口部が配置された第２絶縁層
    を形成する工程と、
    前記電子部品搭載パッドの上に電子部品を搭載する工程とを有し、
    前記電子部品搭載パッドを前記第１絶縁層の上に形成する工程において、前記電子部品搭載パッドの突出部を、前記電子部品搭載パッドの周縁部に枠状に繋げて形成することを特徴とする電子部品装置の製造方法。
JP2014232507A 2014-11-17 2014-11-17 配線基板及び電子部品装置と配線基板の製造方法及び電子部品装置の製造方法 Active JP6465386B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014232507A JP6465386B2 (ja) 2014-11-17 2014-11-17 配線基板及び電子部品装置と配線基板の製造方法及び電子部品装置の製造方法
US14/940,033 US10049972B2 (en) 2014-11-17 2015-11-12 Wiring board, electronic component device, method for manufacturing wiring board, and method for manufacturing electronic component device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014232507A JP6465386B2 (ja) 2014-11-17 2014-11-17 配線基板及び電子部品装置と配線基板の製造方法及び電子部品装置の製造方法

Publications (3)

Publication Number Publication Date
JP2016096292A JP2016096292A (ja) 2016-05-26
JP2016096292A5 JP2016096292A5 (ja) 2017-08-24
JP6465386B2 true JP6465386B2 (ja) 2019-02-06

Family

ID=55962361

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014232507A Active JP6465386B2 (ja) 2014-11-17 2014-11-17 配線基板及び電子部品装置と配線基板の製造方法及び電子部品装置の製造方法

Country Status (2)

Country Link
US (1) US10049972B2 (ja)
JP (1) JP6465386B2 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018006450A (ja) * 2016-06-29 2018-01-11 新光電気工業株式会社 電子部品内蔵基板及びその製造方法と電子部品装置
CN108271313B (zh) * 2016-12-30 2021-03-16 奥特斯(中国)有限公司 用于部件承载件的具有纳米和/或微米结构的片材
JP6766740B2 (ja) * 2017-04-20 2020-10-14 株式会社村田製作所 プリント配線基板およびスイッチングレギュレータ
KR102425754B1 (ko) * 2017-05-24 2022-07-28 삼성전기주식회사 전자부품 내장 인쇄회로기판
US10515827B2 (en) * 2017-10-31 2019-12-24 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming chip package with recessed interposer substrate
JP7046639B2 (ja) 2018-02-21 2022-04-04 新光電気工業株式会社 配線基板及びその製造方法
JP7064349B2 (ja) 2018-02-27 2022-05-10 新光電気工業株式会社 配線基板及びその製造方法
JP6997670B2 (ja) 2018-04-23 2022-01-17 新光電気工業株式会社 配線基板及びその製造方法
JP7199898B2 (ja) * 2018-10-04 2023-01-06 新光電気工業株式会社 電子部品内蔵基板、電子部品内蔵基板の製造方法
JP7066603B2 (ja) * 2018-12-20 2022-05-13 京セラ株式会社 配線基板および実装構造体
KR20210065530A (ko) * 2019-11-27 2021-06-04 삼성전기주식회사 인쇄회로기판
TWI802973B (zh) * 2021-08-24 2023-05-21 矽品精密工業股份有限公司 基板結構

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6097089A (en) * 1998-01-28 2000-08-01 Mitsubishi Gas Chemical Company, Inc. Semiconductor plastic package, metal plate for said package, and method of producing copper-clad board for said package
JP2006019441A (ja) 2004-06-30 2006-01-19 Shinko Electric Ind Co Ltd 電子部品内蔵基板の製造方法
JP4630041B2 (ja) 2004-11-12 2011-02-09 日本特殊陶業株式会社 配線基板の製造方法
JP5395360B2 (ja) * 2008-02-25 2014-01-22 新光電気工業株式会社 電子部品内蔵基板の製造方法
JP2009224461A (ja) * 2008-03-14 2009-10-01 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
US8240036B2 (en) * 2008-04-30 2012-08-14 Panasonic Corporation Method of producing a circuit board
JP2010045134A (ja) * 2008-08-11 2010-02-25 Shinko Electric Ind Co Ltd 多層配線基板、半導体パッケージ及び製造方法
KR101627574B1 (ko) * 2008-09-22 2016-06-21 쿄세라 코포레이션 배선 기판 및 그 제조 방법
WO2011108308A1 (ja) * 2010-03-04 2011-09-09 日本電気株式会社 半導体素子内蔵配線基板
US8745860B2 (en) * 2011-03-11 2014-06-10 Ibiden Co., Ltd. Method for manufacturing printed wiring board
JP2013211426A (ja) 2012-03-30 2013-10-10 Dainippon Printing Co Ltd 部品内蔵配線板、及びその製造方法
JP2014116548A (ja) 2012-12-12 2014-06-26 Ngk Spark Plug Co Ltd 多層配線基板およびその製造方法

Also Published As

Publication number Publication date
US20160141236A1 (en) 2016-05-19
JP2016096292A (ja) 2016-05-26
US10049972B2 (en) 2018-08-14

Similar Documents

Publication Publication Date Title
JP6465386B2 (ja) 配線基板及び電子部品装置と配線基板の製造方法及び電子部品装置の製造方法
JP5395360B2 (ja) 電子部品内蔵基板の製造方法
JP6358431B2 (ja) 電子部品装置及びその製造方法
TWI506738B (zh) 封裝結構及其製法
US9455219B2 (en) Wiring substrate and method of manufacturing the same
JP6816964B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP2008251702A (ja) 配線基板の製造方法及び半導体装置の製造方法及び配線基板
JP5989814B2 (ja) 埋め込み基板、印刷回路基板及びその製造方法
JP2008263125A (ja) 配線基板の製造方法及び半導体装置の製造方法及び配線基板
US9899235B2 (en) Fabrication method of packaging substrate
JP6418757B2 (ja) 配線基板及びその製造方法と半導体装置
US10129980B2 (en) Circuit board and electronic component device
JP6316609B2 (ja) 配線基板及び半導体装置と配線基板の製造方法及び半導体装置の製造方法
JP2017084997A (ja) プリント配線板及びその製造方法
JP2015165533A5 (ja)
JP2017050310A (ja) 電子部品装置及びその製造方法
JP6444269B2 (ja) 電子部品装置及びその製造方法
US20160143139A1 (en) Electronic component device and method for manufacturing the same
US20180054888A1 (en) Printed wiring board and method for manufacturing the same
JP2019125709A (ja) 配線基板及びその製造方法と電子部品装置
TWI530240B (zh) 電路板及其製作方法
JP2019102774A (ja) 配線基板及びその製造方法
JP6978335B2 (ja) 電子部品内蔵基板及びその製造方法と電子部品装置
TWI498068B (zh) A surface mounting method for an electronic component, and a printed circuit board produced by the method
JP6030513B2 (ja) 配線基板の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170710

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170710

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180315

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180515

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180710

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20180710

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20180824

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181211

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181227

R150 Certificate of patent or registration of utility model

Ref document number: 6465386

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150