JP7199898B2 - 電子部品内蔵基板、電子部品内蔵基板の製造方法 - Google Patents
電子部品内蔵基板、電子部品内蔵基板の製造方法 Download PDFInfo
- Publication number
- JP7199898B2 JP7199898B2 JP2018189082A JP2018189082A JP7199898B2 JP 7199898 B2 JP7199898 B2 JP 7199898B2 JP 2018189082 A JP2018189082 A JP 2018189082A JP 2018189082 A JP2018189082 A JP 2018189082A JP 7199898 B2 JP7199898 B2 JP 7199898B2
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- insulating layer
- accommodating portion
- wiring
- mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims description 60
- 238000000034 method Methods 0.000 title claims description 23
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 229910052751 metal Inorganic materials 0.000 claims description 19
- 239000002184 metal Substances 0.000 claims description 19
- 230000000149 penetrating effect Effects 0.000 claims description 11
- 230000001678 irradiating effect Effects 0.000 claims description 8
- 239000010410 layer Substances 0.000 description 287
- 229920005989 resin Polymers 0.000 description 49
- 239000011347 resin Substances 0.000 description 49
- 239000000463 material Substances 0.000 description 28
- 230000004308 accommodation Effects 0.000 description 20
- 239000000853 adhesive Substances 0.000 description 17
- 230000001070 adhesive effect Effects 0.000 description 17
- 239000002335 surface treatment layer Substances 0.000 description 17
- 229910000679 solder Inorganic materials 0.000 description 16
- 239000010931 gold Substances 0.000 description 15
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 14
- 230000000052 comparative effect Effects 0.000 description 12
- 239000003822 epoxy resin Substances 0.000 description 12
- 229920000647 polyepoxide Polymers 0.000 description 12
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 11
- 238000010438 heat treatment Methods 0.000 description 10
- 229920001721 polyimide Polymers 0.000 description 10
- 230000008569 process Effects 0.000 description 9
- 239000009719 polyimide resin Substances 0.000 description 8
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 7
- 239000000945 filler Substances 0.000 description 7
- 238000003754 machining Methods 0.000 description 7
- 238000002156 mixing Methods 0.000 description 7
- 239000000377 silicon dioxide Substances 0.000 description 7
- 239000010949 copper Substances 0.000 description 6
- 239000007788 liquid Substances 0.000 description 6
- 239000011521 glass Substances 0.000 description 5
- 238000010030 laminating Methods 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 239000000654 additive Substances 0.000 description 4
- -1 azole compound Chemical class 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000006073 displacement reaction Methods 0.000 description 4
- RAXXELZNTBOGNW-UHFFFAOYSA-N imidazole Natural products C1=CNC=N1 RAXXELZNTBOGNW-UHFFFAOYSA-N 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 229910000881 Cu alloy Inorganic materials 0.000 description 3
- 229920000106 Liquid crystal polymer Polymers 0.000 description 3
- 239000004977 Liquid-crystal polymers (LCPs) Substances 0.000 description 3
- 230000003064 anti-oxidating effect Effects 0.000 description 3
- 238000007772 electroless plating Methods 0.000 description 3
- 239000004745 nonwoven fabric Substances 0.000 description 3
- 239000002759 woven fabric Substances 0.000 description 3
- KAESVJOAVNADME-UHFFFAOYSA-N 1H-pyrrole Natural products C=1C=CNC=1 KAESVJOAVNADME-UHFFFAOYSA-N 0.000 description 2
- 229910001020 Au alloy Inorganic materials 0.000 description 2
- 229910000990 Ni alloy Inorganic materials 0.000 description 2
- 229910001252 Pd alloy Inorganic materials 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- 239000004840 adhesive resin Substances 0.000 description 2
- 229920006223 adhesive resin Polymers 0.000 description 2
- 239000004760 aramid Substances 0.000 description 2
- 229920003235 aromatic polyamide Polymers 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 239000004744 fabric Substances 0.000 description 2
- 229920001296 polysiloxane Polymers 0.000 description 2
- 239000012779 reinforcing material Substances 0.000 description 2
- 229920001187 thermosetting polymer Polymers 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- XLJMAIOERFSOGZ-UHFFFAOYSA-M cyanate Chemical compound [O-]C#N XLJMAIOERFSOGZ-UHFFFAOYSA-M 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 239000003755 preservative agent Substances 0.000 description 1
- 230000002335 preservative effect Effects 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
- H01L21/481—Insulating layers on insulating parts, with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49822—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Geometry (AREA)
- Ceramic Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
なお、添付図面は、理解を容易にするために構成要素を拡大して示している場合がある。構成要素の寸法比率は実際のものと、または別の図面中のものと異なる場合がある。また、断面図では、理解を容易にするために、一部の構成要素のハッチングを省略している場合がある。
電子部品内蔵基板1は、電子部品内蔵基板1の厚さ方向の中心付近の基板本体10と、基板本体10の下面側の積層体20と、基板本体10の上面側の積層体40とを有している。本実施形態の電子部品内蔵基板1は、積層体40に収容部70を有してその収容部に電子部品80が内蔵されている。
図2及び図3は、図1に示す電子部品内蔵基板1の一部拡大図である。図2は、電子部品内蔵基板1の一部拡大断面図、図3は、収容部70及び電子部品80を示す概略平面図である。なお、図2及び図3では、図1のソルダーレジスト層46が省略されている。
図3に示すように、第1収容部71は、電子部品80に対応して平面視矩形状に形成されている。第1収容部71は、第1収容部71の外側に向かう凹部71cを有している。凹部71cは、平面視で第1収容部71の角部から外側に向かうように形成されている。第1収容部71の角部は、平面視で第1収容部71の各側面71bの交差部分である。凹部71cは、平面視円弧状である。なお、凹部71cの形状としては、四角形状又は多角形状としてもよい。このように、第1収容部71及び凹部71cを設けることで、第1収容部71に電子部品80を接着剤85にて接着した際、凹部71cに余分な接着剤85がはみ出すことで、接着剤85による電子部品80の位置ずれを抑制する。なお、凹部71cは、少なくとも1つの交差部分に形成してもよい。なお、凹部71cは、第1収容部71の側面71bに形成してもよい。また、凹部71cは、第1収容部71の各側面71bと、各側面71bの交差部(角部)とに形成してもよい。また、凹部71cは省略されてもよい。
次に、上記の電子部品内蔵基板1の製造する工程を説明する。
図10に示す工程では、配線基板200を用意する。配線基板200は、上述した電子部品内蔵基板1を形成するための収容部を形成する前の積層構造体である。
先ず、図11(a)に示す工程では、絶縁層43,44に第2収容部72を形成する。なお、図11(a)では、図10に示すコア基板11より下側の部分を省略し、工程に必要な部分を示している。また、以下で説明する工程で参照する図についても同様とする場合がある。第2収容部72は、搭載部60の上側の絶縁層43と絶縁層44とに、絶縁層44の上面側からレーザ光を照射し、絶縁層44の開口部44Xと絶縁層43の開口部43Xとを形成する。このとき、金属製の搭載部60は、照射するレーザ光に対するストッパとして機能する。
図12(a)に示すように、電子部品80は、上面81aを搭載治具210の側に向けてその搭載治具210にて支持される。
先ず、配線層34,54を形成する。絶縁層24に、配線層33の下面の一部を露出する開口部を形成する。また、絶縁層44に、電子部品80の接続用パッド82の一部を露出する開口部と、配線層53の上面の一部を露出する開口部を形成する。必要に応じてデスミア処理した後、例えばセミアディティブ法により配線層34,54を形成する。
[作用]
先ず、比較例について説明する。なお、比較例について、本実施形態と同様の部材については同じ符号を用いて説明する。
図6に示すように、本実施形態の搭載部60は、第1収容部71を有している。第1収容部71は、第1収容部71に搭載される電子部品80の大きさと、第1収容部71の加工位置精度とに応じた大きさに形成され、上述の絶縁層43,44の開口部43X,44Xより小さい。そして、図2に示すように、第1収容部71は、搭載部60の上面60aより低い底面71aを有する凹状である。また、図3,図6,図7では、搭載部60において、第1収容部71の周囲の搭載部上面60bを拡大して示しているが、電子部品80の大きさに対して、搭載部上面60bの幅は小さい。このため、電子部品80は、搭載時の押圧力によって、第1収容部71内に収容される。
図5(a)~図5(c)は、比較例における電子部品80とビア配線54Vaとの関係を示す説明図である。図5(a)~図5(c)において、一点鎖線は、接続用パッド82とビア配線54Vaとの設計上の中心位置C1を示す。
図5(a)に示すように、電子部品80は、搭載部260の上面260aと、絶縁層261の開口部261Xとから構成される収容部262に搭載される。絶縁層261は、上記実施形態の絶縁層43,44に相当する。電子部品80は、絶縁層45により覆われ、その電子部品80の接続用パッド82には、絶縁層45の開口部(ビアホール)45Xに形成されたビア配線54Vaが接続される。接続用パッド82は、例えば平面視円形状であり、その直径は例えば100μmである。ビア配線54Vaの下端における直径は、例えば60μmである。
図4(a)~図4(c)は、本実施形態における電子部品80とビア配線54Vaとの関係を示す説明図である。図4(a)~図4(c)において、一点鎖線は、接続用パッド82とビア配線54Vaとの設計上の中心位置C1を示す。
図4(a)に示すように、電子部品80は、搭載部60の第1収容部71と、絶縁層43,44の第2収容部72とから構成される収容部70に搭載される。電子部品80は、絶縁層45により覆われ、その電子部品80の接続用パッド82には、絶縁層45の開口部(ビアホール)45Xに形成されたビア配線54Vaが接続される。接続用パッド82は、例えば平面視円形状であり、その直径は例えば100μmである。ビア配線54Vaの下端における直径は、例えば60μmである。
(1)電子部品内蔵基板1は、上面に第1収容部71を有する搭載部60と、第1収容部71及び第1収容部71の周囲の平坦な搭載部上面60bを露出する開口部43X,44Xからなる第2収容部72を有する絶縁層43.44とを有している。第1収容部71と第2収容部72は、電子部品80を収容する収容部70を構成する。電子部品80は、上面81aに接続用パッド82を有し、接着剤85により第1収容部71の底面71aに接着される。更に、電子部品内蔵基板1は、電子部品80及び接続用パッド82と絶縁層44とを覆う絶縁層45と、絶縁層45の上面の配線層54とを有している。配線層54は、絶縁層45を貫通するビア配線54Vaと、ビア配線54Vaを介して電子部品80の接続用パッド82に接続される配線パターン54Paとを有している。
次に、上記実施形態に対する変更例を説明する。なお、以下に説明する変更例において、上記実施形態と同じ構成部材については同じ符号を付してその説明を省略することがある。
・上記実施形態に対し、配線層の層数を適宜変更してもよい。また、複数の半導体素子を実装可能な配線基板としてもよい。また、半導体素子以外の電子部品(例えば、インダクタ、抵抗等)を実装するようにしてもよい。
80 電子部品
70 収容部
71 第1収容部
72 第2収容部
60 搭載部
60b 搭載部上面
43,44 絶縁層
43X,44X 開口部
54 配線層
54Va ビア配線
54Pa 配線パターン
Claims (8)
- 上面に第1収容部を有し金属からなる搭載部と、
前記第1収容部及び前記第1収容部の周囲の平坦な搭載部上面を露出する開口部からなる第2収容部を有する第1の絶縁層と、
上面に接続用パッドを有し、前記第1収容部に搭載された電子部品と、
前記第1の絶縁層と前記電子部品及び前記接続用パッドを覆う第2の絶縁層と、
前記第2の絶縁層の上面に形成され、前記第2の絶縁層を厚さ方向に貫通するビア配線と、前記ビア配線により前記電子部品の前記接続用パッドに接続された配線パターンとを有する配線層と、
を有し、
前記第1収容部の側面は、前記第1収容部の底面から前記搭載部の上面にかけて前記第1収容部の幅が広くなるように傾斜していることを特徴とする電子部品内蔵基板。 - 前記第1収容部は、平面視で前記第1収容部の角部から外側に向かう凹部を有することを特徴とする請求項1に記載の電子部品内蔵基板。
- 上面に第1収容部を有し金属からなる搭載部と、
前記第1収容部及び前記第1収容部の周囲の平坦な搭載部上面を露出する開口部からなる第2収容部を有する第1の絶縁層と、
上面に接続用パッドを有し、前記第1収容部に搭載された電子部品と、
前記第1の絶縁層と前記電子部品及び前記接続用パッドを覆う第2の絶縁層と、
前記第2の絶縁層の上面に形成され、前記第2の絶縁層を厚さ方向に貫通するビア配線と、前記ビア配線により前記電子部品の前記接続用パッドに接続された配線パターンとを有する配線層と、
を有し、
前記第1収容部は、平面視で前記第1収容部の角部から外側に向かう凹部を有することを特徴とする電子部品内蔵基板。 - 前記第1収容部は、前記電子部品の大きさと、前記第1収容部を形成するレーザ加工における加工位置精度とに応じて設定された大きさであり、
前記第2収容部は、前記電子部品の大きさと、前記電子部品の搭載精度と、前記第2収容部を形成するレーザ加工における加工位置精度とに応じて設定された大きさであること、
を特徴とする請求項1~3の何れか一項に記載の電子部品内蔵基板。 - 金属からなり上面が平坦な搭載部を形成する工程と、
前記搭載部の上面を覆う第1の絶縁層を形成する工程と、
前記第1の絶縁層の上面にレーザ光を照射し、前記搭載部の上面の一部を露出する開口部からなる第2収容部を前記第1の絶縁層に形成する工程と、
前記第1の絶縁層の開口部から露出する前記搭載部の上面にレーザ光を照射し、前記搭載部の上面に前記第2収容部より小さな第1収容部を前記第1収容部の周囲に搭載部上面を残して形成する工程と、
前記第1収容部に、上面に接続用パッドを有する電子部品を搭載する工程と、
前記第1の絶縁層と前記電子部品及び前記接続用パッドを覆う第2の絶縁層を形成する工程と、
前記第2の絶縁層の上面に、前記第2の絶縁層を厚さ方向に貫通するビア配線と、前記ビア配線により前記電子部品の前記接続用パッドに接続された配線パターンとを有する配線層を形成する工程と、
を有し、
前記第1収容部の側面を、前記第1収容部の底面から前記搭載部の上面にかけて前記第1収容部の幅が広くなるように傾斜して形成することを特徴とする電子部品内蔵基板の製造方法。 - 前記第1収容部に、平面視で前記第1収容部の角部から外側に向かう凹部を形成することを特徴とする請求項5に記載の電子部品内蔵基板の製造方法。
- 金属からなり上面が平坦な搭載部を形成する工程と、
前記搭載部の上面を覆う第1の絶縁層を形成する工程と、
前記第1の絶縁層の上面にレーザ光を照射し、前記搭載部の上面の一部を露出する開口部からなる第2収容部を前記第1の絶縁層に形成する工程と、
前記第1の絶縁層の開口部から露出する前記搭載部の上面にレーザ光を照射し、前記搭載部の上面に前記第2収容部より小さな第1収容部を前記第1収容部の周囲に搭載部上面を残して形成する工程と、
前記第1収容部に、上面に接続用パッドを有する電子部品を搭載する工程と、
前記第1の絶縁層と前記電子部品及び前記接続用パッドを覆う第2の絶縁層を形成する工程と、
前記第2の絶縁層の上面に、前記第2の絶縁層を厚さ方向に貫通するビア配線と、前記ビア配線により前記電子部品の前記接続用パッドに接続された配線パターンとを有する配線層を形成する工程と、
を有し、
前記第1収容部に、平面視で前記第1収容部の角部から外側に向かう凹部を形成することを特徴とする電子部品内蔵基板の製造方法。 - 前記第1収容部を、前記電子部品の大きさと、前記レーザ光を照射するレーザ加工における加工位置精度とに応じた大きさにて形成し、
前記第2収容部を、前記電子部品の大きさと、前記電子部品の搭載精度と、前記レーザ光を照射するレーザ加工における加工位置精度とに応じた大きさに形成すること、
を特徴とする請求項5~7の何れか一項に記載の電子部品内蔵基板の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018189082A JP7199898B2 (ja) | 2018-10-04 | 2018-10-04 | 電子部品内蔵基板、電子部品内蔵基板の製造方法 |
US16/589,861 US11075153B2 (en) | 2018-10-04 | 2019-10-01 | Electronic component-incorporating substrate |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018189082A JP7199898B2 (ja) | 2018-10-04 | 2018-10-04 | 電子部品内蔵基板、電子部品内蔵基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020057733A JP2020057733A (ja) | 2020-04-09 |
JP7199898B2 true JP7199898B2 (ja) | 2023-01-06 |
Family
ID=70052644
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018189082A Active JP7199898B2 (ja) | 2018-10-04 | 2018-10-04 | 電子部品内蔵基板、電子部品内蔵基板の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US11075153B2 (ja) |
JP (1) | JP7199898B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102513087B1 (ko) * | 2018-11-20 | 2023-03-23 | 삼성전자주식회사 | 팬-아웃 반도체 패키지 |
KR20210076583A (ko) * | 2019-12-16 | 2021-06-24 | 삼성전기주식회사 | 전자부품 내장기판 |
KR20210111003A (ko) * | 2020-03-02 | 2021-09-10 | 삼성전자주식회사 | 반도체 패키지 |
JP2022048118A (ja) * | 2020-09-14 | 2022-03-25 | エスティーマイクロエレクトロニクス エス.アール.エル. | 信頼性及び検査能力を改善したパッケージ化半導体装置及びその製造方法 |
JP7538741B2 (ja) | 2021-02-26 | 2024-08-22 | イビデン株式会社 | 部品内蔵配線基板、及び、部品内蔵配線基板の製造方法 |
CN116939950A (zh) * | 2022-04-08 | 2023-10-24 | Dsbj私人有限公司 | 在内部铜焊盘上设有阻焊层的电路板 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014044979A (ja) | 2012-08-24 | 2014-03-13 | Ngk Spark Plug Co Ltd | 配線基板 |
JP2016039214A (ja) | 2014-08-06 | 2016-03-22 | イビデン株式会社 | 電子部品内蔵用キャビティ付き配線板及びその製造方法 |
JP2016122728A (ja) | 2014-12-25 | 2016-07-07 | イビデン株式会社 | キャビティ付き配線板及びその製造方法 |
JP2016149411A (ja) | 2015-02-10 | 2016-08-18 | イビデン株式会社 | 半導体素子内蔵配線板及びその製造方法 |
JP2017162849A (ja) | 2016-03-07 | 2017-09-14 | イビデン株式会社 | 配線基板及びその製造方法 |
US20180158770A1 (en) | 2014-03-07 | 2018-06-07 | Bridge Semiconductor Corp. | Methods of making wiring substrate for stackable semiconductor assembly and making stackable semiconductor assembly |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5977051B2 (ja) * | 2012-03-21 | 2016-08-24 | 新光電気工業株式会社 | 半導体パッケージ、半導体装置及び半導体パッケージの製造方法 |
JP2015146346A (ja) * | 2014-01-31 | 2015-08-13 | イビデン株式会社 | 多層配線板 |
JP6465386B2 (ja) * | 2014-11-17 | 2019-02-06 | 新光電気工業株式会社 | 配線基板及び電子部品装置と配線基板の製造方法及び電子部品装置の製造方法 |
-
2018
- 2018-10-04 JP JP2018189082A patent/JP7199898B2/ja active Active
-
2019
- 2019-10-01 US US16/589,861 patent/US11075153B2/en active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014044979A (ja) | 2012-08-24 | 2014-03-13 | Ngk Spark Plug Co Ltd | 配線基板 |
US20180158770A1 (en) | 2014-03-07 | 2018-06-07 | Bridge Semiconductor Corp. | Methods of making wiring substrate for stackable semiconductor assembly and making stackable semiconductor assembly |
JP2016039214A (ja) | 2014-08-06 | 2016-03-22 | イビデン株式会社 | 電子部品内蔵用キャビティ付き配線板及びその製造方法 |
JP2016122728A (ja) | 2014-12-25 | 2016-07-07 | イビデン株式会社 | キャビティ付き配線板及びその製造方法 |
JP2016149411A (ja) | 2015-02-10 | 2016-08-18 | イビデン株式会社 | 半導体素子内蔵配線板及びその製造方法 |
JP2017162849A (ja) | 2016-03-07 | 2017-09-14 | イビデン株式会社 | 配線基板及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US20200111732A1 (en) | 2020-04-09 |
JP2020057733A (ja) | 2020-04-09 |
US11075153B2 (en) | 2021-07-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7199898B2 (ja) | 電子部品内蔵基板、電子部品内蔵基板の製造方法 | |
US9917025B2 (en) | Printed wiring board and method for manufacturing printed wiring board | |
JP6504665B2 (ja) | 印刷回路基板、その製造方法、及び電子部品モジュール | |
US9793200B2 (en) | Printed wiring board | |
JP2015106615A (ja) | プリント配線板、プリント配線板の製造方法 | |
US10720392B2 (en) | Wiring substrate | |
US9578743B2 (en) | Circuit board | |
US10779406B2 (en) | Wiring substrate | |
US9935053B2 (en) | Electronic component integrated substrate | |
JP6550260B2 (ja) | 配線基板及び配線基板の製造方法 | |
US10887985B2 (en) | Wiring substrate | |
JP7253946B2 (ja) | 配線基板及びその製造方法、半導体パッケージ | |
JP2012104774A (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
JP2014072372A (ja) | プリント配線板の製造方法及びプリント配線板 | |
JP6699043B2 (ja) | 印刷回路基板、その製造方法、及び電子部品モジュール | |
US20120152606A1 (en) | Printed wiring board | |
US10080292B2 (en) | Wiring board | |
JP2020184596A (ja) | 電子部品内蔵配線板及びその製造方法 | |
JP2017135286A (ja) | 半導体装置及び半導体装置の製造方法 | |
KR101501902B1 (ko) | 금속 포스트를 구비한 인쇄회로기판 및 이의 제조 방법 | |
JP2014123592A (ja) | プリント配線板の製造方法及びプリント配線板 | |
US20230300990A1 (en) | Component-containing substrate | |
JP2017076649A (ja) | プリント配線板及びプリント配線板の製造方法 | |
JP2008181921A (ja) | 電子部品内蔵基板とこれを用いた電子機器、およびその製造方法 | |
JP2008181920A (ja) | 電子部品内蔵基板とこれを用いた電子機器、およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210827 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220525 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220607 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220727 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20221122 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20221221 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7199898 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |