JP2015165533A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2015165533A5 JP2015165533A5 JP2014040092A JP2014040092A JP2015165533A5 JP 2015165533 A5 JP2015165533 A5 JP 2015165533A5 JP 2014040092 A JP2014040092 A JP 2014040092A JP 2014040092 A JP2014040092 A JP 2014040092A JP 2015165533 A5 JP2015165533 A5 JP 2015165533A5
- Authority
- JP
- Japan
- Prior art keywords
- wiring layer
- layer
- multilayer wiring
- insulating layer
- multilayer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000007747 plating Methods 0.000 claims description 11
- 239000004065 semiconductor Substances 0.000 claims description 11
- 239000011347 resin Substances 0.000 claims description 10
- 229920005989 resin Polymers 0.000 claims description 10
- 238000004519 manufacturing process Methods 0.000 claims description 4
- 239000002184 metal Substances 0.000 claims description 4
- 238000009713 electroplating Methods 0.000 claims description 2
- 238000000059 patterning Methods 0.000 claims description 2
- 238000000206 photolithography Methods 0.000 claims description 2
- 239000000758 substrate Substances 0.000 claims description 2
- 230000000875 corresponding Effects 0.000 claims 1
- 238000001312 dry etching Methods 0.000 claims 1
- 238000000034 method Methods 0.000 claims 1
- 230000002093 peripheral Effects 0.000 claims 1
- 238000005498 polishing Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 description 36
- 229910000679 solder Inorganic materials 0.000 description 5
- 239000000654 additive Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
Description
以下の開示の一観点によれば、絶縁層が非感光性樹脂からなる第1の多層配線層と、前記第1の多層配線層の上面側に形成され、複数の外部接続パッドを含む第1配線層と、前記第1の多層配線層の上に形成され、絶縁層が感光性樹脂からなり、前記第1の多層配線層よりも配線ピッチが狭い第2の多層配線層とを有し、前記第2の多層配線層の絶縁層は前記外部接続パッドを露出するように形成されている配線基板が提供される。
また、その開示の他の観点によれば、非感光性樹脂から形成された第1絶縁層にレーザによって第1ビアホールを形成する手法を含む方法により、上面側に外部接続パッドを含む第1配線層を備えた第1の多層配線層を形成する工程と、感光性樹脂をフォトリソグラフィでパターニングすることよって、第2ビアホールを備えた第2絶縁層を形成する手法を含む方法により、前記第1の多層配線層の上に、第2絶縁層から前記外部接続パッドが露出するように、第2の多層配線層を形成する工程とを有し、前記第2の多層配線層の配線ピッチが前記第1の多層配線層の配線ピッチよりも狭く設定される配線基板の製造方法が提供される。
続いて、図9(c)に示すように、前述した図7(c)の工程と同様に、シード層24aをめっき給電経路に利用する電解めっきにより、めっきレジスト層18の開口部18aに金属めっき層24bを形成する。その後に、図9(d)に示すように、めっきレジスト層18を除去する。
以上により、シード層24b及び金属めっき層24aにより第4配線層24が形成される。第4配線層24は、前述した第3配線層23の形成方法と同様なセミアディティブ法で形成されるため、ライン(幅):スペース(間隔)が2μm:2μm〜3μm:3μm程度の微細配線として形成される。
以上により、図10に示すように、実施形態の配線基板1が製造される。配線基板1は、前述した図5の第1の多層配線層5とその上に積層された第2の多層配線層6とを有する。第1の多層配線層5では、前述した図2のコア基板10の両面側に第1配線層21に到達する第1ビアホールVH1が配置された第1層間絶縁層31がそれぞれ形成されている。
また、図13に示すように、図12において、第1半導体チップ40と第2半導体チップ42との間の領域にも外部接続パッドPを配置してもよい。そして、図12と同様に、第1半導体チップ40及び第2半導体チップ42の周りの外部接続パッドPが第2の多層配線層6から一括で露出するようにしてもよい。
そして、上側配線基板60の下側接続パッドPxにはんだボール28を搭載する。続いて、第1の多層配線層5の外部接続パッドP上に上側配線基板60のはんだボール28が配置されるようにして、配線基板1及び第1、第2半導体チップ40,42の上に上側配線基板60を配置する。
はんだボール28は第1の多層配線層5の外部接続パッドPの上に搭載してもよいし、はんだボール28の代わりに、はんだバンプを印刷などによって形成してもよい。
Claims (13)
- 絶縁層が非感光性樹脂からなる第1の多層配線層と、
前記第1の多層配線層内の上面側に備えられ、複数の外部接続パッドを含む第1配線層と、
前記第1の多層配線層の上に形成され、絶縁層が感光性樹脂からなり、前記第1の多層配線層よりも配線ピッチが狭い第2の多層配線層とを有し、
前記第2の多層配線層の絶縁層は前記外部接続パッドを露出するように形成されていることを特徴とする配線基板。 - 前記第1配線層は、前記第1配線層の上面と前記第1の多層配線層の絶縁層の上面とが同一面となるように、前記第1の多層配線層の絶縁層に埋め込まれていることを特徴とする請求項1に記載の配線基板。
- 前記第2の多層配線層は、前記第1の多層配線層の絶縁層の上面に形成されると共に、前記第1配線層の上面に接続される第2配線層を有することを特徴とする請求項2に記載の配線基板。
- 前記第1配線層の上面と前記第1の多層配線層の絶縁層の上面とは研磨面であることを特徴とする請求項2又は3に記載の配線基板。
- 前記第2の多層配線層の絶縁層は、各々の前記外部接続パッドに対応する複数の接続ホールを備え、前記接続ホールの底面に前記外部接続パッドが露出していることを特徴とする請求項1乃至4のいずれか一項に記載の配線基板。
- 前記外部接続パッドは、前記第1の多層配線層の周縁部に配置されていることを特徴とする請求項1乃至5のいずれか一項に記載の配線基板。
- 絶縁層が非感光性樹脂からなる第1の多層配線層と、
前記第1の多層配線層内の上面側に備えられ、複数の外部接続パッドを含む第1配線層と、
前記第1の多層配線層の上に形成され、絶縁層が感光性樹脂からなり、前記第1の多層配線層よりも配線ピッチが狭い第2の多層配線層とを有し、
前記第2の多層配線層の絶縁層は前記外部接続パッドを露出するように形成されている配線基板と、
前記第2の多層配線層の上にフリップチップ接続された半導体チップと
を有することを特徴とする半導体装置。 - 前記配線基板及び前記半導体チップの上に配置され、前記第1の多層配線層の外部接続パッドにバンプ電極を介して接続された上側配線基板を有することを特徴とする請求項7に記載の半導体装置。
- 複数の前記半導体チップが前記第2の多層配線層の上に並んで配置されていることを特徴とする請求項7又は8に記載の半導体装置。
- 非感光性樹脂から形成された第1絶縁層にレーザによって第1ビアホールを形成する手法を含む方法により、上面側に外部接続パッドを含む第1配線層を備えた第1の多層配線層を形成する工程と、
感光性樹脂をフォトリソグラフィでパターニングすることよって、第2ビアホールを備えた第2絶縁層を形成する手法を含む方法により、前記第1の多層配線層の上に、前記第2絶縁層から前記外部接続パッドが露出するように、第2の多層配線層を形成する工程とを有し、
前記第2の多層配線層の配線ピッチが前記第1の多層配線層の配線ピッチよりも狭く設定されることを特徴とする配線基板の製造方法。 - 前記第1の多層配線層を形成する工程において、前記第2の多層配線層を形成する工程の前に、
前記第1の多層配線層の第1絶縁層の上面を研磨することにより、前記第1配線層は、前記第1配線層の上面と前記第1絶縁層の上面とが同一面となるように、前記第1絶縁層に埋め込まれて形成されることを特徴とする請求項10に記載の配線基板の製造方法。 - 前記第2の多層配線層を形成する工程において、
前記外部接続パッドの上の前記第2の多層配線層の第2絶縁層に接続ホールを配置することを特徴とする請求項10又は11に記載の配線基板の製造方法。 - 前記第2の多層配線層を形成する工程は、前記第1の多層配線層の第1配線層の上面に接続される第2配線層を形成する工程を含み、
前記第2配線層を形成する工程は、
前記第2の多層配線層の前記第2絶縁層の上及び前記第2ビアホールの内面にシード層を形成する工程と、
前記ビアホールを含む領域に開口部が設けられためっきレジスト層を前記シード層の上に形成する工程と、
前記シード層をめっき給電経路に利用する電解めっきにより、前記第2ビアホール及び前記めっきレジスト層の開口部に金属めっき層を形成する工程と、
前記めっきレジスト層を除去する工程と、
前記金属めっき層をマスクにして前記シード層を異方性ドライエッチングにより除去する工程とを含むことを特徴とする請求項10乃至12のいずれか一項に記載の配線基板の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014040092A JP6418757B2 (ja) | 2014-03-03 | 2014-03-03 | 配線基板及びその製造方法と半導体装置 |
US14/633,525 US9307641B2 (en) | 2014-03-03 | 2015-02-27 | Wiring substrate and semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014040092A JP6418757B2 (ja) | 2014-03-03 | 2014-03-03 | 配線基板及びその製造方法と半導体装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2015165533A JP2015165533A (ja) | 2015-09-17 |
JP2015165533A5 true JP2015165533A5 (ja) | 2017-01-19 |
JP6418757B2 JP6418757B2 (ja) | 2018-11-07 |
Family
ID=54007413
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014040092A Active JP6418757B2 (ja) | 2014-03-03 | 2014-03-03 | 配線基板及びその製造方法と半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9307641B2 (ja) |
JP (1) | JP6418757B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10643936B2 (en) * | 2017-05-31 | 2020-05-05 | Dyi-chung Hu | Package substrate and package structure |
KR20190012485A (ko) * | 2017-07-27 | 2019-02-11 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조 방법 |
US10888001B2 (en) | 2018-06-08 | 2021-01-05 | Unimicron Technology Corp. | Circuit carrier board structure and manufacturing method thereof |
US11032917B2 (en) | 2018-06-08 | 2021-06-08 | Unimicron Technology Corp. | Circuit carrier board and manufacturing method thereof |
US10622292B2 (en) * | 2018-07-06 | 2020-04-14 | Qualcomm Incorporated | High density interconnects in an embedded trace substrate (ETS) comprising a core layer |
TWI734945B (zh) * | 2018-12-12 | 2021-08-01 | 欣興電子股份有限公司 | 複合基板結構及其製作方法 |
US20230073823A1 (en) * | 2021-09-09 | 2023-03-09 | Qualcomm Incorporated | Package comprising a substrate with high-density interconnects |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000156564A (ja) * | 1998-11-20 | 2000-06-06 | Nec Corp | プリント配線板及びその製造方法 |
JP4129971B2 (ja) * | 2000-12-01 | 2008-08-06 | 新光電気工業株式会社 | 配線基板の製造方法 |
JP4023285B2 (ja) * | 2002-10-24 | 2007-12-19 | ソニー株式会社 | 光・電気配線混載ハイブリッド回路基板及びその製造方法並びに光・電気配線混載ハイブリッド回路モジュール及びその製造方法 |
JP2008166438A (ja) | 2006-12-27 | 2008-07-17 | Spansion Llc | 半導体装置およびその製造方法 |
JP2008085373A (ja) | 2007-12-19 | 2008-04-10 | Ibiden Co Ltd | プリント配線板およびその製造方法 |
JP4730426B2 (ja) * | 2008-11-19 | 2011-07-20 | ソニー株式会社 | 実装基板及び半導体モジュール |
JP5026400B2 (ja) * | 2008-12-12 | 2012-09-12 | 新光電気工業株式会社 | 配線基板及びその製造方法 |
JP5566200B2 (ja) * | 2010-06-18 | 2014-08-06 | 新光電気工業株式会社 | 配線基板及びその製造方法 |
JP5855905B2 (ja) * | 2010-12-16 | 2016-02-09 | 日本特殊陶業株式会社 | 多層配線基板及びその製造方法 |
-
2014
- 2014-03-03 JP JP2014040092A patent/JP6418757B2/ja active Active
-
2015
- 2015-02-27 US US14/633,525 patent/US9307641B2/en active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2015165533A5 (ja) | ||
JP6358431B2 (ja) | 電子部品装置及びその製造方法 | |
JP4803844B2 (ja) | 半導体パッケージ | |
JP6332680B2 (ja) | 配線基板及びその製造方法 | |
JP6816964B2 (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
TWI559488B (zh) | 封裝結構及其製法 | |
JP6465386B2 (ja) | 配線基板及び電子部品装置と配線基板の製造方法及び電子部品装置の製造方法 | |
KR102383912B1 (ko) | 팬-아웃 패키지 및 그 형성 방법 | |
JP2014154800A (ja) | 配線基板及びその製造方法 | |
KR101811923B1 (ko) | 배선 기판 | |
JP6418757B2 (ja) | 配線基板及びその製造方法と半導体装置 | |
JP2014204005A (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
US9334576B2 (en) | Wiring substrate and method of manufacturing wiring substrate | |
JP2015207580A (ja) | 配線基板およびその製造方法 | |
JP2015149325A5 (ja) | ||
JP2015149325A (ja) | 配線基板及び半導体装置と配線基板の製造方法及び半導体装置の製造方法 | |
JP6619294B2 (ja) | 配線基板及びその製造方法と電子部品装置 | |
KR100994099B1 (ko) | 플립칩 기판 제조 방법 | |
TWI530240B (zh) | 電路板及其製作方法 | |
JP2017017048A (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
JP2019125709A (ja) | 配線基板及びその製造方法と電子部品装置 | |
JP5918809B2 (ja) | 配線基板の製造方法および配線基板 | |
KR101574019B1 (ko) | 인쇄회로기판의 제조 방법 | |
TWI752202B (zh) | 貼附有支撐體的印刷電路板及該印刷電路板的製造方法 | |
KR20090070649A (ko) | 코어리스 패키지 기판 제조 공법에 의한 솔더 온 패드 제조방법 |