KR101811923B1

KR101811923B1 - 배선 기판

Info

Publication number: KR101811923B1
Application number: KR1020150135693A
Authority: KR
Inventors: 마코토 나가이; 세이지 모리; 다츠야 이토
Original assignee: 니뽄 도쿠슈 도교 가부시키가이샤
Priority date: 2014-09-29
Filing date: 2015-09-24
Publication date: 2017-12-22
Also published as: JP2016072398A; US20160095216A1; US9578743B2; TW201622077A; KR20160037783A; JP5873152B1; TWI590391B

Abstract

(과제) 좁은 피치로 배치된 단자 사이의 단락을 방지하면서, 플립 칩 접속된 전자 부품에 대한 전원 공급 효율을 향상시킨다.
(해결 수단) 배선 기판 (10) 은, 최외층의 도체층 (24) 의 일부에 플립 칩 접속용의 복수의 단자 (61 ∼ 63) 를 갖는다. 최외층의 수지 절연층 (23) 의 전자 부품 탑재 영역 (54) 내에, 제 1 개구부 (41) 와 제 2 개구부 (42) 가 형성된다. 제 1 개구부 (41) 는 전원용 단자 (62) 또는 그라운드용 단자 (63) 를 1 개만 노출시킨다. 제 2 개구부 (42) 는 신호용 단자 (61) 를 복수 노출시킨다. 수지 절연층 (23) 의 일부를 이루는 보강부 (64) 가, 제 2 개구부 (42) 의 내측 바닥면 (S2) 을 형성한다. 제 1 개구부 (41) 내에서 노출되는 단자 (62, 63) 중 제 1 개구부 (41) 의 내측 바닥면 (S1) 으로부터 돌출되는 부분의 높이 (h1) 가, 제 2 개구부 (42) 내에서 노출되는 단자 (61) 중 제 2 개구부 (42) 의 내측 바닥면 (S2) 으로부터 돌출되는 부분의 높이 (h2) 보다 크다.

Description

배선 기판{CIRCUIT BOARD}

본 발명은 IC 칩 등의 전자 부품을 플립 칩 접속하기 위한 복수의 단자를 구비한 배선 기판에 관한 것이다.

컴퓨터의 마이크로 프로세서 등으로서 사용되는 반도체 집적 회로 소자 (IC 칩) 는, 일반적으로 다수의 외부 접속용 단자를 바닥면에 구비하고 있다. 특히, 칩 바닥면의 외주를 따라 다수의 신호용 단자가 배치된 것은, 퍼리퍼럴형의 IC 칩으로 칭해지고 있다. 한편, IC 칩이 탑재되는 배선 기판의 주면 (主面) 에는, IC 칩측의 단자를 플립 칩의 형태로 접속하기 위한 단자가 다수 형성된다. 최근, 더욱 더 IC 칩측의 단자의 고밀도화가 진행되고 있고, 이것에 수반하여 배선 기판측의 단자의 수가 증가하고, 단자 사이의 피치도 좁아져 오고 있다.

퍼리퍼럴형의 IC 칩을 플립 칩 접속하기 위한 배선 기판의 구체예로는, 예를 들어 특허문헌 1 에 개시된 것 등이 종래 알려져 있다. 이 배선 기판에서는, IC 칩의 외형에 상당하는 사각 형상의 칩 탑재 영역이 기판 주면에 설정되고, 그 칩 탑재 영역의 외주를 따르게 하여 복수의 신호용 단자가 배열되어 있다. 복수의 신호용 단자는 띠상의 배선 도체의 일부에 형성되어 있다. 배선 도체 자체는, 최표층의 수지 절연층으로서 기판 주면 상에 형성된 솔더 레지스트층에 의해 피복되고, 그 대부분이 비노출 상태로 되어 있다. 한편, 복수의 신호용 단자는, 솔더 레지스트층에 형성된 동일한 개구부를 통하여 외부에 노출되어 있다. 요컨대, 이들 신호용 단자에는, NSMD (논·솔더·마스크·디파인드) 구조가 채용되어 있다. 그리고, 외부에 노출된 각 단자와 IC 칩측의 단자 (예를 들어 구리 필러 구조의 단자 등) 와는 대향 배치되고, 서로 땜납 범프 등을 개재하여 전기적으로 접속되게 되어 있다.

그런데, 복수의 신호용 단자를 좁은 피치로 솔더 레지스트층에 형성된 동일 개구부 내에 배치한 경우, 땜납이 인접하는 단자측으로 유출되어, 단자 사이가 단락될 우려가 있다. 또, 파인한 신호용 단자의 하면만이 하지 (下地) 의 수지 절연층에 접착된 상태에서는, 충분한 접착 강도를 얻을 수 없는 경우가 있다. 그래서, 개구부 내에 있어서의 신호용 단자 사이에 절연성의 보강부를 형성하는 것이 종래 제안되어 있다 (예를 들어 특허문헌 2 참조). 이 배선 기판에서는, 개구부의 내측 바닥면을 형성하는 보강부에 의해 신호용 단자의 하면 및 측면의 일부가 지지된 구조로 된다. 따라서, 이 구조를 채용함으로써, 단자 사이의 단락이 방지되고, 단자의 접착 강도가 향상되고, 또한 IC 칩과 배선 기판 사이에 충전되는 언더 필에 보이드가 형성되는 것도 억제되게 되어 있다.

일본 공개특허공보 2011-14644호 일본 공개특허공보 2013-239603호

그런데, 상기 종래의 배선 기판에서는, 칩 탑재 영역의 외주부에 복수의 신호용 단자가 배열되는 한편, 중앙부에 전원용 단자나 그라운드용 단자가 배치된 것이 일반적이다. 그러나, 상기의 보강부를 이들 모든 단자에 대해 일률적으로 적용하면, 배선 기판측의 단자와 IC 칩측의 단자를 땜납을 개재하여 접속할 때에 문제가 발생한다. 즉, 전원용 단자나 그라운드용 단자의 전체 표면 중, 땜납과 접속되는 접속 면적이 한정된 것이 되어, 땜납이 배선 기판측의 단자의 측면으로 충분히 돌아 들어갈 수 없게 된다. 이 때문에, 전원용 단자나 그라운드용 단자와 땜납의 접속 면적을 충분히 확보할 수 없어, IC 칩으로의 전원 공급 효율이 저하될 우려가 있다. 그러므로, IC 칩의 성능을 충분히 도출할 수 없을 가능성이 있다.

본 발명은 상기의 과제를 감안하여 이루어진 것으로, 그 목적은, 좁은 피치로 배치된 단자 사이의 단락을 방지하면서, 플립 칩 접속된 전자 부품에 대한 전원 공급 효율을 향상시킬 수 있는 배선 기판을 제공하는 것에 있다.

그리고 상기 과제를 해결하기 위한 수단 (수단 1) 으로는, 복수의 수지 절연층 및 복수의 도체층이 각각 교대로 적층된 적층체를 갖고, 복수의 도체층 중 최외층의 도체층의 일부에 전자 부품을 플립 칩 접속하기 위한 복수의 단자를 갖고, 복수의 수지 절연층 중 최외층의 수지 절연층으로부터 복수의 단자가 노출되어 있는 배선 기판으로서, 복수의 단자로서, 전원용 단자, 그라운드용 단자 및 신호용 단자를 포함하고, 전자 부품 탑재 영역 내에 있어서의 최외층의 수지 절연층에, 상기 전원용 단자 및 상기 그라운드용 단자에서 선택되는 어느 것의 상기 단자를 1 개만 노출시키는 제 1 개구부와, 적어도 상기 신호용 단자를 포함하는 상기 단자를 복수 노출시키는 제 2 개구부가 형성되고, 상기 최외층의 수지 절연층의 일부를 이룸과 함께 상기 단자와 높이가 동일하거나 또는 상기 단자보다 높이가 낮은 보강부가, 상기 제 2 개구부의 내측 바닥면을 형성함과 함께 상기 제 2 개구부 내에 있어서 노출되는 복수의 상기 단자가 갖는 측면을 덮고, 상기 제 1 개구부는, 상기 최외층의 수지 절연층 또는 상기 최외층의 수지 절연층보다 내층측의 상기 수지 절연층의 표면에 의해 내측 바닥면이 형성되고, 상기 제 1 개구부 내에 있어서 노출되어 있는 상기 단자 중 제 1 개구부의 내측 바닥면으로부터 돌출되는 부분의 높이가, 상기 제 2 개구부 내에 있어서 노출되어 있는 상기 단자 중 상기 제 2 개구부의 내측 바닥면으로부터 돌출되는 부분의 높이보다 큰 것을 특징으로 하는 배선 기판이 있다.

따라서, 수단 1 에 기재된 발명에 의하면, 제 1 개구부 내에 있어서 노출되어 있는 단자 (즉 전원용 단자 또는 그라운드용 단자) 와 제 2 개구부 내에 있어서 노출되어 있는 단자를 비교한 경우, 내측 바닥면으로부터 돌출되는 부분의 높이는, 전자의 단자 쪽이 크다. 그러므로, 제 1 개구부 내에 있어서 노출되어 있는 전원용 단자 또는 그라운드용 단자 쪽이 제 2 개구부 내에 있어서 노출되어 있는 단자보다 상대적으로 노출 면적이 커, 땜납이 전원용 단자 또는 그라운드용 단자의 측면으로 충분히 돌아 들어갈 수 있게 된다. 이 때문에, 전원용 단자나 그라운드용 단자와 땜납의 접속 면적이 증가하고, 플립 칩 접속된 전자 부품에 대한 전원 공급 효율을 향상시킬 수 있다. 또, 제 2 개구부 내에 있어서 노출되어 있는 후자의 단자는, 보강부에 의해 그 측면이 덮여, 제 1 개구부 내에 있어서 노출되어 있는 전원용 단자 또는 그라운드용 단자보다 상대적으로 노출 면적이 작은 점에서, 좁은 피치로 배치되어 있었다고 해도 단자 사이의 단락을 방지할 수 있다.

여기서, 제 1 개구부 내에 위치하는 단자는, 당해 단자의 전체 표면 중 최외층의 수지 절연층보다 내층측의 수지 절연층과 접촉하는 하면 이외가 제 1 개구부 내에 있어서 노출되어 있는 것이 바람직하다. 이 구성에 의하면, 제 1 개구부 내에 위치하는 단자 (즉 전원용 단자 또는 그라운드용 단자) 에 대해서는, 상면 및 측면의 전체가 노출된 상태가 된다. 그러므로, 땜납이 당해 단자 측면 전체에 충분히 돌아 들어갈 수 있게 되어, 전원용 단자나 그라운드용 단자와 땜납의 접속 면적이 더욱 증가한다. 그 결과, 전원 공급 효율을 확실하게 향상시킬 수 있다.

상기 수단 1 의 배선 기판은, 복수의 수지 절연층 및 복수의 도체층이 각각 교대로 적층된 적층체를 갖는, 이른바 오가닉 배선 기판이다. 오가닉 배선 기판의 이점은, 예를 들어 세라믹 배선 기판 등과 비교하여 배선의 고밀도화를 달성하기 용이한 것이다.

적층체를 구성하는 수지 절연층으로는, 예를 들어 열 경화성 수지를 주체로 하는 빌드업재를 사용하여 형성되어도 된다. 수지 절연층을 형성하는 재료의 구체예로는, 에폭시 수지, 페놀 수지, 우레탄 수지, 실리콘 (silicone) 수지, 폴리이미드 수지 등의 열 경화성 수지를 들 수 있다. 그 외, 이들 수지와 유리 섬유 (유리 직포나 유리 부직포) 나 폴리아미드 섬유 등의 유기 섬유와의 복합 재료, 혹은, 연속 다공질 PTFE 등의 삼차원 망목상 불소계 수지 기재에 에폭시 수지 등의 열 경화성 수지를 함침시킨 수지-수지 복합 재료 등을 사용해도 된다. 또, 적층체에 있어서의 최외층의 수지 절연층은, 예를 들어 감광성을 갖는 수지 절연 재료에 의해 형성되고, 구체적으로는 솔더 레지스트재 등에 의해 형성되어도 된다.

적층체를 구성하는 도체층은, 구리, 구리 합금, 은, 금, 백금, 니켈, 티탄, 알루미늄, 크롬 등과 같은 각종 도전 금속을 사용하여 형성 가능하지만, 오가닉 배선 기판에 있어서의 도체층으로는, 구리를 주체로 하여 구성된 것임이 바람직하다. 도체층을 형성하는 수법으로는, 서브트랙티브법, 세미 애디티브법, 풀 애디티브법 등과 같은 공지된 수법이 채용된다. 구체적으로 말하면, 예를 들어 구리박의 에칭, 무전해 구리 도금 혹은 전해 구리 도금 등의 수법이 적용된다. 또한, 스퍼터나 CVD 등의 수법에 의해 박막을 형성한 후에 에칭을 실시함으로써 도체층을 형성하거나 도전성 페이스트 등의 인쇄에 의해 도체층을 형성하거나 할 수도 있다.

전자 부품으로는, 배선 기판 상에 플립 칩 접속 가능한 것이면 되고, 예를 들어 칩의 바닥면의 외주를 따라 다수의 접속 단자를 배치한 퍼리퍼럴형의 IC 칩이나, 칩의 바닥면의 전역에 다수의 접속 단자를 배치한 에어리어형의 IC 칩 등이 예시된다. 또, IC 칩으로는, 컴퓨터의 마이크로 프로세서로서 사용되는 IC 칩, DRAM (Dynamic Random Access Memory) 나 SRAM (Static Random Access Memory) 등의 IC 칩을 들 수 있다. 또한, 칩 바닥면에 복수의 단자를 갖는 것이면, IC 칩 이외의 전자 부품을 사용할 수도 있다.

복수의 도체층 중 최외층의 도체층은, 그 일부에 전자 부품을 플립 칩 접속하기 위한 복수의 단자를 갖고 있다. 이들 복수의 단자에는, 전원용 단자, 그라운드용 단자 및 신호용 단자가 포함된다. 복수의 단자는, 평면에서 봤을 때 예를 들어 정방 형상, 장방 형상, 타원 형상, 원 형상이 되도록 형성된다. 단자 형상을 장방 형상으로 한 경우에는, 복수의 단자의 장변이 서로 평행해지도록 배열해도 된다.

전자 부품 탑재 영역 내에 있어서의 최외층의 수지 절연층에는, 복수의 단자를 노출시키기 위한 복수의 개구부 (제 1 개구부 및 제 2 개구부) 가 형성되어 있다. 제 1 개구부는, 전원용 단자 및 그라운드용 단자에서 선택되는 어느 것의 단자를 1 개만 노출시키고 있다. 한편, 제 2 개구부는, 적어도 신호용 단자를 포함하는 단자를 복수 노출시키고 있다. 제 2 개구부 내의 단자는 모두 신호용 단자여도 되고, 그 수는 한정되지 않지만, 예를 들어 수 개 내지 수십 개 정도로 설정된다. 제 1 개구부 및 제 2 개구부는 전자 부품 탑재 영역 내의 임의의 위치에 배치 가능하지만, 예를 들어 제 2 개구부는 전자 부품 탑재 영역의 외주부에 배치되고, 제 1 개구부는 전자 부품 탑재 영역의 중앙부에 배치되어도 된다.

제 2 개구부의 내측 바닥면은, 제 2 개구부 내에 위치하는 단자를 보강하기 위한 보강부에 의해 형성되어 있다. 보강부는, 제 2 개구부 내에 있어서 노출되는 복수의 단자의 측면의 일부 또는 전부를 덮고 있다. 또, 보강부는, 최외층의 수지 절연층의 일부를 이룸과 함께, 제 2 개구부 내에 위치하는 단자와 높이가 동일하거나 또는 당해 단자보다 높이가 낮아지도록 형성되어 있다.

제 1 개구부의 내측 바닥면은, 최외층의 수지 절연층의 표면에 의해 형성되어 있어도 되고, 혹은 최외층의 수지 절연층보다 내층측의 수지 절연층의 표면에 의해 형성되어 있어도 된다.

적층체의 표면에 노출되는 복수의 단자의 상면에는, 도금이나 스퍼터링 등과 같은 최표면 처리에 의해 피복 금속층이 형성되어 있어도 된다. 예를 들어 복수의 단자의 주체를 이루는 도전 금속이 구리 또는 구리 합금인 경우, 최표면 처리에 의해, 구리 또는 구리 합금 이외의 금속으로 이루어지는 피복 금속층 (니켈층, 크롬층, 팔라듐층, 금층, 주석층, 땜납층 등) 이 형성되어도 된다.

여기서, 제 1 개구부 내에 위치하는 단자의 높이는, 제 2 개구부 내에 위치하는 단자의 높이와 대략 동등해도 되는데, 예를 들어 제 2 개구부 내에 위치하는 단자의 높이보다 높거나 또한 제 1 개구부의 개구 가장자리의 높이보다 낮아도 된다. 덧붙여서 「단자의 높이」란, 단자의 주체를 이루는 도전 금속 부분만의 높이를 나타내고, 피복 금속층의 부분의 두께는 포함하지 않는 것으로 한다. 보다 구체적으로 말하면, 「단자의 높이」란, 최외층의 수지 절연층보다 내층측의 수지 절연층의 표면의 높이를 기준으로 했을 때의, 단자의 주체를 이루는 도전 금속 부분의 최상단까지의 높이를 나타낸다.

제 1 개구부 내에 있어서 노출되어 있는 단자 중 제 1 개구부의 내측 바닥면으로부터 돌출되는 부분의 높이를, 이하, 간단히 「제 1 개구부 내의 단자의 돌출 높이 (h1)」로 부르기로 한다. 한편, 제 2 개구부 내에 있어서 노출되어 있는 단자 중 제 2 개구부의 내측 바닥면으로부터 돌출되는 부분의 높이를, 이하, 간단히 「제 2 개구부 내의 단자의 돌출 높이 (h2)」로 부르기로 한다. 그리고 수단 1 에서는, 제 1 개구부 내의 단자의 돌출 높이가, 제 2 개구부 내의 단자의 돌출 높이보다 높아져 (즉 h1 ＞ h2 로) 있다. 그러므로, 제 2 개구부 내에 위치하는 전원용 단자 또는 그라운드용 단자 쪽이 제 1 개구부 내에 위치하는 단자보다 상대적으로 외부에 노출되는 노출 면적이 커져, 땜납이 당해 단자 측면으로 충분히 돌아 들어가는 것이 가능한 구조로 되어 있다.

또한, 보강부 중 단자와 접촉하는 부분의 두께에 편차가 있는 경우, 바꾸어 말하면, 단자와 접촉하는 부분의 내측 바닥면의 높이에 편차가 있는 경우에는, 상기 h1, h2 는, 단자와 접촉하는 부분 중 가장 내층측에 위치하고 있는 지점의 내측 바닥면의 높이를 기준으로 했을 때의, 도전 금속 부분의 최상단까지의 높이의 것을 나타내는 것으로 한다.

도 1 은 본 발명을 구체화한 실시형태의 오가닉 배선 기판을 나타내는 개략 평면도이다.
도 2 는 도 1 의 배선 기판의 A-A 선에 있어서의 개략 단면도이다.
도 3 은 IC 칩이 플립 칩 접속된 상기 배선 기판을 나타내는 주요부 확대 단면도이다.
도 4 는 상기 배선 기판의 제조 방법에 있어서, 구멍 뚫기 가공 후의 상태를 나타내는 주요부 개략 단면도이다.
도 5 는 상기 배선 기판의 제조 방법에 있어서, 스루홀 도체 및 도체층을 형성한 상태를 나타내는 주요부 개략 단면도이다.
도 6 은 상기 배선 기판의 제조 방법에 있어서, 비아 구멍 형성 후의 상태를 나타내는 주요부 개략 단면도이다.
도 7 은 상기 배선 기판의 제조 방법에 있어서, 내층의 도체층의 패터닝 후의 상태를 나타내는 주요부 개략 단면도이다.
도 8 은 상기 배선 기판의 제조 방법에 있어서, 최외층의 도체층의 패터닝 후의 상태를 나타내는 주요부 개략 단면도이다.
도 9 는 상기 배선 기판의 제조 방법에 있어서, 수지 절연 재료층을 형성한 상태를 나타내는 주요부 개략 단면도이다.
도 10 은 상기 배선 기판의 제조 방법에 있어서, 1 회째의 노광 공정의 모습을 나타내는 주요부 개략 단면도이다.
도 11 은 상기 배선 기판의 제조 방법에 있어서, 1 회째의 현상 공정 후의 모습을 나타내는 주요부 개략 단면도이다.
도 12 는 상기 배선 기판의 제조 방법에 있어서, 2 회째의 노광 공정의 모습을 나타내는 주요부 개략 단면도이다.
도 13 은 상기 배선 기판의 제조 방법에 있어서, 2 회째의 현상 공정 후의 모습을 나타내는 주요부 개략 단면도이다.
도 14 는 상기 배선 기판의 제조 방법에 있어서, 2 회째의 현상 공정 후의 모습을 나타내는 주요부 개략 평면도이다.
도 15 는 다른 실시형태의 오가닉 배선 기판을 나타내는 주요부 확대 단면도이다.
도 16 은 다른 실시형태의 오가닉 배선 기판을 나타내는 주요부 확대 단면도이다.
도 17 은 다른 실시형태의 오가닉 배선 기판을 나타내는 주요부 확대 단면도이다.

이하, 본 발명을 배선 기판으로서의 오가닉 배선 기판으로 구체화한 일 실시형태를 도 1 ∼ 도 14 에 기초하여 상세하게 설명한다.

도 1 ∼ 도 3 등에 나타내는 바와 같이, 본 실시형태의 오가닉 배선 기판 (10) 은, 퍼리퍼럴 구조를 갖는 배선 기판으로서, IC 칩 탑재면이 되는 기판 주면 (11) 과, 그 반대측에 위치하는 기판 이면 (12) 을 갖고 있다. 이 오가닉 배선 기판 (10) 은, 사각형 판상의 코어 기판 (13) 과, 코어 기판 (13) 의 코어 주면 (14) (도 2 에서는 상면) 상에 형성되는 제 1 빌드업층 (31) 과, 코어 기판 (13) 의 코어 이면 (15) (도 2 에서는 하면) 상에 형성되는 제 2 빌드업층 (32) 을 구비하고 있다.

본 실시형태의 코어 기판 (13) 은, 예를 들어 보강재로서의 유리 클로스에 에폭시 수지를 함침시켜 이루어지는 수지 절연재 (유리 에폭시재) 에 의해 구성되어 있다. 코어 기판 (13) 에는, 복수의 스루홀 도체 (16) 가 코어 주면 (14) 및 코어 이면 (15) 을 관통하도록 형성되어 있다. 스루홀 도체 (16) 의 내부는, 예를 들어 에폭시 수지 등의 폐색체 (17) 로 매립되어 있다. 또, 코어 기판 (13) 의 코어 주면 (14) 및 코어 이면 (15) 상에는, 구리로 이루어지는 도체층 (19) 이 패턴 형성되어 있다. 이들 도체층 (19) 은 스루홀 도체 (16) 에 전기적으로 접속되어 있다.

코어 기판 (13) 의 코어 주면 (14) 상에 형성된 제 1 빌드업층 (31) 은, 열 경화성 수지 (에폭시 수지) 로 이루어지는 복수의 수지 절연층 (21, 22, 23) 과, 구리로 이루어지는 복수의 도체층 (24) 을 적층한 구조를 갖는 적층체이다. 수지 절연층 (21, 22) 은, 열 경화성을 갖는 수지 절연 재료 (예를 들어 에폭시 수지) 로 이루어진다. 제 1 빌드업층 (31) 에 있어서, 최외층의 도체층 (24) 은, 전자 부품으로서의 IC 칩 (51) 을 플립 칩 접속하기 위한 복수의 단자 (구체적으로는, 신호용 단자 (61), 전원용 단자 (62) 및 그라운드용 단자 (63)) 를 칩 탑재 영역 (전자 부품 탑재 영역) (54) 내의 소정 지점에 갖고 있다. 본 실시형태에서는, 제 1 빌드업층 (31) 에 있어서의 최외층의 수지 절연층 (23) 이, 감광성을 갖는 수지 절연 재료로 이루어지는 솔더 레지스트층 (23) 으로 되어 있다. 복수의 단자 (61 ∼ 63) 는, 솔더 레지스트층 (23) 의 바로 아래에 위치하는 수지 절연층 (22) 의 상면에 형성되어 있다. 또, 수지 절연층 (21, 22) 에는, 각각 비아 구멍 (33) 및 필드 비어 도체 (34) 가 형성되어 있다. 각 비아 도체 (34) 는, 각 도체층 (19, 24), 복수의 단자 (61 ∼ 63) 에 전기적으로 접속된다.

도 1, 도 14 등에 나타내는 바와 같이, 솔더 레지스트층 (23) 에는, 사각 형상의 IC 칩 (51) 의 외형에 대응하여, 사각 형상의 칩 탑재 영역 (54) 이 설정되어 있다. 칩 탑재 영역 (54) 의 외주 가장자리의 바로 내측의 위치에는, 칩 탑재 영역 (54) 의 각 변을 따라 연장되는 가늘고 긴 사각 형상의 제 2 개구부 (42) 가 각각 형성되어 있다. 또, 이들 제 2 개구부 (42) 보다 칩 탑재 영역 (54) 의 중심 근처의 위치에는, 복수의 사각 형상의 제 1 개구부 (41) 가 형성되어 있다. 요컨대, 본 실시형태에서는, 제 2 개구부 (42) 가 칩 탑재 영역 (54) 의 외주부에 배치되고, 제 1 개구부 (41) 가 칩 탑재 영역 (54) 의 중앙부에 배치되어 있다.

도 14 등에 나타내는 바와 같이, 제 2 개구부 (42) 는, 등간격으로 배치된 복수의 신호용 단자 (61) 를 노출시키고 있다. 이들 신호용 단자 (61) 는, 평면에서 봤을 때 장방 형상을 이룸과 함께, 최외층의 도체층 (24) 에 있어서의 배선 도체부의 선단에 형성되어 있다. 복수 있는 제 1 개구부 (41) 중, 약 절반수의 것은 전원용 단자 (62) 를 1 개만 노출시키고 있고, 나머지의 것은 그라운드용 단자 (63) 를 1 개만 노출시키고 있다. 따라서, 제 1 개구부 (41) 의 1 개분의 개구 면적은, 제 2 개구부 (42) 의 1 개분의 개구 면적보다 상당히 작아져 있다. 또, 인접하는 2 개의 제 1 개구부 (41) 내에 위치하는 단자 (62, 63) 의 피치는, 제 2 개구부 (42) 내에서 인접하는 2 개의 신호용 단자 (61) 의 피치보다 커져 있다. 또한, 솔더 레지스트층 (23) 의 바로 아래 또한 제 1 개구부 (41) 의 주위에는, 광면적 도체부 (65) 가 배치되어 있다. 이 광면적 도체부 (65) 는 그라운드용 단자 (63) 에 전기적으로 접속되어 있다.

도 1 ∼ 도 3, 도 14 등에 나타내는 바와 같이, 제 2 개구부 (42) 는 보강부 (64) 에 의해 내측 바닥면 (S2) 이 형성되어 있다. 본 실시형태의 보강부 (64) 는, 솔더 레지스트층 (23) 의 일부를 이루고 있고, 제 2 개구부 (42) 내에 위치하는 신호용 단자 (61) 보다 높이가 약간 낮아지도록 형성되어 있다. 각 보강부 (64) 는 평면에서 봤을 때 장방 형상을 이룸과 함께, 인접하는 신호용 단자 (61) 사이의 스페이스에 배치되어 있다. 또, 이들 보강부 (64) 에 의해, 각 신호용 단자 (61) 가 갖는 측면의 대부분이 덮여 있다. 한편, 제 1 개구부 (41) 에는, 상기와 같은 보강부 (64) 는 특별히 형성되어 있지 않다. 그러므로, 제 1 개구부 (41) 내에 있어서 솔더 레지스트층 (23) 보다 내층측의 수지 절연층 (22) 의 표면이 노출됨으로써, 내측 바닥면 (S1) 이 형성되어 있다.

도 3 에서는, 제 1 개구부 (41) 내에 있어서 노출되어 있는 전원용 단자 (62) 또는 그라운드용 단자 (63) 의 돌출 높이를 h1 로 나타내고, 제 2 개구부 (42) 내에 있어서 노출되어 있는 신호용 단자 (61) 의 돌출 높이를 h2 로 나타내고 있다. 그리고 본 실시형태의 경우, 제 1 개구부 (41) 내의 단자 (62, 63) 의 돌출 높이 (h1) 가, 제 2 개구부 (42) 내의 단자 (61) 의 돌출 높이 (h2) 보다 명확하게 높아져 (즉 h1 ＞ h2 로) 있다. 덧붙여서, 본 실시형태에서는 복수의 단자 (61 ∼ 63) 의 높이는 각각 동등해져 있다. 돌출 높이 (h1) 는 전원용 단자 (62) 또는 그라운드용 단자 (63) 의 높이의 1 배로 되어 있고, 돌출 높이 (h2) 는 신호용 단자 (61) 의 높이의 0.1 배 ∼ 0.3 배 정도로 되어 있다. 요컨대, 전원용 단자 (62) 또는 그라운드용 단자 (63) 는, 당해 단자 (62, 63) 의 전체 표면 중 내층측의 수지 절연층 (22) 과 접촉하는 하면 이외가, 제 1 개구부 (41) 내에 있어서 노출된 상태로 되어 있다. 그러므로, 전원용 단자 (62) 및 그라운드용 단자 (63) 는, NSMD 구조를 가진 것으로 파악할 수 있다.

도 3 에 나타내는 바와 같이, 본 실시형태의 배선 기판 (10) 상에 탑재되는 IC 칩 (51) 으로는, 예를 들어 Cu 필러 구조의 접속 단자 (52) 를 갖는 것이 사용된다. 또한, Cu 필러 구조 이외에, Au 도금 범프 구조나 Au 스터드 구조의 접속 단자 (52) 를 갖는 IC 칩 (51) 을 플립 칩 접속해도 된다. IC 칩 (51) 측의 접속 단자 (52) 는, 땜납 (53) 을 개재하여 배선 기판 (10) 측의 복수의 단자 (61 ∼ 63) 에 접속되어 있다.

코어 기판 (13) 의 코어 이면 (15) 상에 형성된 제 2 빌드업층 (32) 은, 상기 서술한 제 1 빌드업층 (31) 과 거의 동일한 구조를 갖고 있다. 즉, 제 2 빌드업층 (32) 은, 수지 절연층 (26, 27, 28) 과 도체층 (24) 을 적층한 구조를 갖고 있다. 제 2 빌드업층 (32) 에 있어서, 최외층의 도체층 (24) 으로서, 메인 보드 (도시 대략) 에 접속하기 위한 복수의 외부 접속 단자 (45) 가 형성되어 있다. 또, 수지 절연층 (26, 27) 에도 비아 구멍 (33) 및 비아 도체 (34) 가 형성되어 있다. 각 비아 도체 (34) 는, 도체층 (19, 24), 외부 접속 단자 (45) 에 전기적으로 접속되어 있다. 또한 제 2 빌드업층 (32) 에 있어서의 최외층의 수지 절연층 (28) 은 솔더 레지스트층 (28) 으로 되어 있다. 솔더 레지스트층 (28) 의 소정 지점에는, 외부 접속 단자 (45) 를 노출시키기 위한 개구부 (47) 가 형성되어 있다. 또, 외부 접속 단자 (45) 에 있어서, 개구부 (47) 내에서 노출되는 하면은, 도시되지 않은 도금층 (예를 들어 니켈-금 도금층) 으로 덮여 있다. 그 외부 접속 단자 (45) 의 하면에는, 도시되지 않은 메인 보드에 대해 전기적으로 접속 가능한 복수의 땜납 범프 (49) 가 배치 형성되어 있다. 그리고, 각 땜납 범프 (49) 에 의해, 오가닉 배선 기판 (10) 은 도시되지 않은 메인 보드 상에 실장된다.

다음으로, 본 실시형태의 오가닉 배선 기판 (10) 의 제조 방법을 도 4 ∼ 도 14 에 기초하여 설명한다.

먼저, 유리 에폭시로 이루어지는 기재의 양면에 구리박이 첩부 (貼付) 된 구리 피복 적층판을 준비한다. 그리고, 드릴기를 사용하여 구멍 뚫기 가공을 실시하고, 구리 피복 적층판 (71) 의 표리면을 관통하는 관통공 (72) (도 4 참조) 을 소정 위치에 미리 형성해 둔다. 그리고, 구리 피복 적층판 (71) 의 관통공 (72) 의 내면에 대한 무전해 구리 도금 및 전해 구리 도금을 실시함으로써, 관통공 (72) 내에 스루홀 도체 (16) 를 형성한다.

그 후, 스루홀 도체 (16) 의 공동부를 절연 수지 재료 (에폭시 수지) 로 구멍을 메우고 또한 경화시켜, 폐색체 (17) 를 형성한다. 또한, 구리 피복 적층판 (71) 의 구리박과 그 구리박 상에 형성된 구리 도금층을, 예를 들어 서브트랙티브법에 의해 패터닝한다. 이 결과, 도 5 에 나타내는 바와 같이, 도체층 (19) 및 스루홀 도체 (16) 가 형성된 코어 기판 (13) 을 얻는다.

그리고, 빌드업 공정을 실시함으로써, 코어 기판 (13) 의 코어 주면 (14) 상에 제 1 빌드업층 (31) 을 형성함과 함께, 코어 기판 (13) 의 코어 이면 (15) 상에도 제 2 빌드업층 (32) 을 형성한다.

상세하게는, 코어 기판 (13) 의 코어 주면 (14) 및 코어 이면 (15) 상에, 에폭시 수지로 이루어지는 시트상의 수지 절연층 (21, 26) 을 배치하고, 수지 절연층 (21, 26) 을 첩부한다. 그리고, 예를 들어 엑시머 레이저나 UV 레이저나 CO₂ 레이저 등을 사용하여 레이저 가공을 실시함으로써 수지 절연층 (21, 26) 의 소정의 위치에 비아 구멍 (33) 을 형성한다 (도 6 참조). 이어서, 과망간산갈륨 용액 등의 에칭액을 사용하여 각 비아 구멍 (33) 내의 스미어를 제거하는 디스미어 공정을 실시한다. 또한, 디스미어 공정으로는, 에칭액을 사용한 처리 이외에, 예를 들어 O₂ 플라즈마에 의한 플라즈마 에싱의 처리를 실시해도 된다.

디스미어 공정의 후, 종래 공지된 수법에 따라 무전해 구리 도금 및 전해 구리 도금을 실시함으로써, 각 비아 구멍 (33) 내에 비아 도체 (34) 를 형성한다. 또한, 종래 공지된 수법 (예를 들어 세미 애디티브법) 에 의해 에칭을 실시함으로써, 수지 절연층 (21, 26) 상에 도체층 (24) 을 패턴 형성한다 (도 7 참조).

다른 수지 절연층 (22, 27) 및 도체층 (24) 에 대해서도, 상기 서술한 수지 절연층 (21, 26) 및 도체층 (24) 과 동일한 수법에 의해 형성하고, 수지 절연층 (21, 26) 상에 적층해 나간다. 또한 여기서, 수지 절연층 (22) 상의 도체층 (24) 이 형성된다 (도 8 참조). 또, 수지 절연층 (27) 상의 도체층 (24) 으로서 복수의 외부 접속 단자 (45) 가 형성된다.

다음으로, 수지 절연층 (22) 상에 이후에 솔더 레지스트층 (23) 이 되는 감광성 수지 절연 재료를 도포하고, 일부에 단자 (61 ∼ 63) 가 형성된 도체층 (24) 을 전체적으로 피복하는 수지 절연 재료층 (66) 을 형성한다 (도 9 참조). 여기서는, 감광성 수지 절연 재료로서, 예를 들어 감광성 에폭시 수지를 주체로 하는 솔더 레지스트 재료가 선택된다. 이 경우, 솔더 레지스트 재료는 도포 가능한 액상물이어도 되고, 첩착 가능한 필름상물이어도 된다. 필름상의 솔더 레지스트재를 사용하는 경우, 표면의 평탄성을 확보하기 위하여, 첩착 후의 솔더 레지스트재를 그 두께 방향으로 프레스 한 후에 노광 및 현상을 실시하는 것이 바람직하다.

다음으로, 수지 절연 재료층 (66) 상에, 유리 기판의 소정 지점에 광 통과부 (82) 가 형성된 제 1 포토마스크 (81) 를 배치한다. 이 상태에서 제 1 포토마스크 (81) 를 개재하여 자외선 (83) 을 종래의 통상적인 조건으로 조사함으로써, 수지 절연 재료층 (66) 에 대한 부분적인 노광을 실시한다 (도 10 참조). 이와 같은 제 1 회째의 노광 공정에 의해, 제 1 의 포토마스크 (81) 의 광 통과부 (82) 의 바로 아래가 되는 영역에 자외선 (83) 이 닿아, 수지 절연 재료층 (66) 에 있어서의 당해 영역이 선택적으로 감광된다.

이 후, 미노광 부분에 대해 3 ㎛ ∼ 12 ㎛ 정도의 두께분을 남기는 조건을 설정하고, 전용의 현상액을 사용하여 수지 절연 재료층 (66) 을 현상한다 (도 11 참조). 이 제 1 회째의 현상 공정에 의해, 최외층의 수지 절연층인 솔더 레지스트층 (23) 을 형성함과 함께, 솔더 레지스트층 (23) 의 일부를 이루는 보강부 (64) 를 일체적으로 형성한다. 그 결과, 보강부 (64) 가 내측 바닥면 (S2) 을 이루는 제 2 개구부 (42) 가 솔더 레지스트층 (23) 에 형성된다. 단 이 시점에서는, 아직 솔더 레지스트층 (23) 은 불완전 경화 상태에 있다. 또, 제 1 개구부 (41) 도, 보강부 (64) 와 동일한 높이의 수지 부분 (68) (솔더 레지스트층 (23) 의 일부) 에 의해 내측 바닥면 (S1) 이 형성되어 있다.

다음으로, 솔더 레지스트층 (23) 상에, 유리 기판에 있어서의 소정 지점 (즉 제 2 개구부 (42) 에 대응한 지점) 에 광 통과부 (82) 가 형성된 제 2 포토마스크 (84) 를 배치한다. 이 상태에서 제 2 포토마스크 (84) 를 개재하여 자외선 (83) 을 종래의 통상적인 조건으로 조사함으로써, 부분적인 노광을 실시한다 (도 12 참조). 이와 같은 제 2 회째의 노광 공정에 의해, 제 2 포토마스크 (84) 의 광 통과부 (82) 의 바로 아래가 되는 영역에 자외선 (83) 이 닿아, 솔더 레지스트층 (23) 에 있어서의 당해 영역이 선택적으로 감광된다.

이 후, 상기 전용의 현상액을 사용하여 제 2 회째의 현상을 실시함으로써, 솔더 레지스트층 (23) 의 수지 부분 (68) 을 완전히 제거하여 솔더 레지스트층 (23) 보다 내층측의 수지 절연층 (22) 의 상면을 노출시켜, 최외층의 수지 절연층인 솔더 레지스트층 (23) 을 완성시킨다 (도 13, 도 14 참조). 그리고, 또한 열이나 자외선에 의해 솔더 레지스트층 (23) 을 큐어한 후, 필요에 따라 단자 (61 ∼ 63) 의 표면 상에 니켈-금 도금 등의 최표면 처리를 실시한다. 이상과 같은 공정을 거침으로써, 제 2 개구부 (42) 내에 보강부 (64) 를 갖는 한편, 제 1 개구부 (41) 내에 보강부 (64) 를 갖지 않는 오가닉 배선 기판 (10) 이 완성된다.

따라서, 본 실시형태에 의하면 이하의 효과를 얻을 수 있다.

(1) 상기 서술한 바와 같이 본 실시형태의 오가닉 배선 기판 (10) 에서는, 제 1 개구부 (41) 내의 단자 (62, 63) 의 돌출 높이 (h1) 가, 제 2 개구부 (42) 내의 단자 (61) 의 돌출 높이 (h2) 보다 명확하게 높아져 (즉 h1 ＞ h2 로) 있다. 그러므로, 전원용 단자 (62) 또는 그라운드용 단자 (63) 쪽이, 신호용 단자 (61) 에 비해 상대적으로 노출 면적이 커져 있다. 따라서, IC 칩 (51) 의 플립 칩 접속시에는, 땜납 (53) 이 당해 단자 (62, 63) 의 측면 전체에 충분히 돌아 들어갈 수 있게 된다. 이 때문에, 전원용 단자 (62) 나 그라운드용 단자 (63) 와 땜납 (53) 의 접속 면적이 증가하고, 플립 칩 접속된 IC 칩 (51) 에 대한 전원 공급 효율을 확실히 향상시킬 수 있다. 또, 제 2 개구부 (42) 내에 있어서 노출되어 있는 신호용 단자 (61) 에 대해서는, 보강부 (64) 를 배치한 것에 의해, 상대적으로 노출 면적이 작아져 있다. 그 결과, 신호용 단자 (61) 가 좁은 피치로 배치되어 있었다고 해도, 그들 단자 (61) 사이의 단락을 방지할 수 있다.

또한, 본 발명의 실시형태는 이하와 같이 변경해도 된다.

·상기 실시형태에서는, 제 2 개구부 (42) 내에 보강부 (64) 를 갖는 한편, 제 1 개구부 (41) 내에 보강부 (64) 를 갖지 않는 구성을 채용하였다. 그 때문에, 제 1 개구부 (41) 의 내측 바닥면 (S1) 은, 솔더 레지스트층 (23) 보다 내층측의 수지 절연층 (22) 의 표면에 의해 형성되어 있었다. 또, 제 1 개구부 (41) 내에 위치하는 전원용 단자 (62) 또는 그라운드용 단자 (63) 는, 하면 이외 (즉 상면 전체 및 측면 전체) 가 노출되어 있었다. 이에 반하여, 예를 들어 도 15 에 나타내는 다른 실시형태의 오가닉 배선 기판 (10A) 과 같은 구성으로 해도 된다. 즉, 이 오가닉 배선 기판 (10A) 의 경우, 제 1 개구부 (41) 내에는 솔더 레지스트층 (23) 의 일부가 수지 부분 (68) 으로서 남아 있다. 이 때문에, 제 1 개구부 (41) 의 내측 바닥면 (S1) 은, 솔더 레지스트층 (23) 의 표면에 의해 형성되어 있다. 또한, 제 1 개구부 (41) 내의 전원용 단자 (62) 또는 그라운드용 단자 (63) 의 돌출 높이 (h1) 에 대해서는, 상기 실시형태와 마찬가지로, 제 2 개구부 (42) 내의 신호용 단자 (61) 의 돌출 높이 (h2) 보다 높아져 있다.

·상기 서술한 도 15 의 실시형태에서는, 제 2 개구부 (42) 내에 있어서의 보강부 (64) 의 두께 및 제 1 개구부 (41) 내에 있어서의 수지 부분 (68) 의 두께가 각각 균일해지도록 형성했지만, 예를 들어 도 16 에 나타내는 다른 실시형태의 오가닉 배선 기판 (10B) 과 같은 구성으로 해도 된다. 즉, 이 오가닉 배선 기판 (10B) 에서는, 보강부 (64) 의 두께에 약간 편차가 있고, 내측 바닥면 (S2) 에는 높낮이 차이가 있다. 따라서, 내측 바닥면 (S2) 에 대해서는, 도 16 에서 P2 를 부여한 지점이 가장 내층측에 위치하고 있고, 당해 지점을 기준으로 하여 h2 를 부여하고 있다. 수지 부분 (68) 의 두께에도 약간 편차가 있고, 내측 바닥면 (S1) 에는 높낮이 차이가 있다. 따라서, 내측 바닥면 (S1) 에 대해서는, 도 16 에서 P1 을 부여한 지점이 가장 내층측에 위치하고 있고, 당해 지점을 기준으로 하여 h1 을 부여하고 있다.

·상기 실시형태에서는, 제 1 개구부 (41) 내에 위치하는 전원용 단자 (62) 또는 그라운드용 단자 (63) 의 높이는, 제 2 개구부 (42) 내에 위치하는 신호용 단자 (61) 의 높이와 동일하였다. 이것에 대하여, 예를 들어 도 17 에 나타내는 다른 실시형태의 오가닉 배선 기판 (10C) 과 같이, 제 1 개구부 (41) 내에 위치하는 전원용 단자 (62) 및 그라운드용 단자 (63) 의 높이를, 제 2 개구부 (42) 내에 위치하는 신호용 단자 (61) 의 높이보다 높게 형성해도 된다. 이 오가닉 배선 기판 (10C) 에서는, 전원용 단자 (62) 및 그라운드용 단자 (63) 에 구리 도금을 실시함으로써, 원래의 것보다 높이를 늘리도록 하고 있다. 단, 전원용 단자 (62) 및 그라운드용 단자 (63) 의 상면은, 제 1 개구부 (41) 의 개구 가장자리의 높이보다 낮아지도록 형성되어 있다.

·상기 실시형태에서는, 수지 절연층 (22) 의 표면에 감광성을 갖는 수지 절연 재료를 형성한 후, 부분적인 노광 및 현상을 2 회 실시함으로써, 보강부 (64) 를 갖는 솔더 레지스트층 (23) 을 형성하고 있었다. 그러나, 최외층의 수지 절연층으로서의 솔더 레지스트층 (23) 의 형성 방법은, 적절히 변경할 수 있다. 예를 들어 수지 절연층 (22) 의 표면에 열 경화성의 수지 절연 재료를 도포하여 열 경화시킨 후, 각 단자 (61 ∼ 63) 의 표면이 노출될 때까지 기계적으로 연마한다는 수법을 채용해도 된다. 이 경우, 기계적 연마 대신에, 샌드 블라스트 처리 등의 지립 (砥粒) 가공을 채용해도 되는 것 이외에, 드라이 에칭 처리를 채용해도 된다. 또한 레이저 노광기를 사용한 다이렉트 노광법을 채용해도 된다.

·상기 실시형태의 오가닉 배선 기판 (10) 에서는, 제 2 개구부 (42) 내에 있어서 노출되는 복수의 단자가 모두 신호용 단자 (61) 였지만, 이것에 한정되지 않는다. 예를 들어 제 2 개구부 (42) 내에 있어서 노출되는 복수의 단자 중에, 신호용 단자 (61) 이외의 것 (즉 전원용 단자 (62) 나 그라운드용 단자 (63)) 이 포함되어 있어도 된다.

·상기 실시형태의 오가닉 배선 기판 (10) 은, 코어 기판 (13) 을 갖는 배선 기판이었지만, 이것에 한정되는 것은 아니고, 코어를 갖지 않는 코어리스 배선 기판에 본 발명을 적용해도 된다.

·상기 실시형태에 있어서의 오가닉 배선 기판 (10) 의 형태는, BGA (볼 그리드 어레이) 이지만, BGA 에만 한정되지 않고, 예를 들어 PGA (핀 그리드 어레이) 나 LGA (랜드 그리드 어레이) 등의 배선 기판에 본 발명을 적용해도 된다.

다음으로, 특허 청구의 범위에 기재된 기술적 사상 외에, 전술한 실시형태에 의해 파악되는 기술적 사상을 이하에 열거한다.

(1) 상기 제 2 개구부는, 상기 전자 부품 탑재 영역의 외주부에 배치되고, 상기 제 1 개구부는, 상기 전자 부품 탑재 영역의 중앙부에 배치되어 있는 것을 특징으로 하는 제 1 항 또는 제 2 항에 기재된 배선 기판.

(2) 상기 제 1 개구부의 주위에는, 상기 전원용 단자 또는 상기 그라운드용 단자에 전기적으로 접속되는 광면적 도체부가 배치되어 있는 것을 특징으로 하는 제 1 항 또는 제 2 항에 기재된 배선 기판.

(3) 상기 제 1 개구부 내에 있어서 노출되는 상기 단자는, NSMD 구조를 갖는 것을 특징으로 하는 제 1 항 또는 제 2 항에 기재된 배선 기판.

(4) 상기 제 1 개구부의 개구 면적은 상기 제 2 개구부의 개구 면적보다 작은 것을 특징으로 하는 제 1 항 또는 제 2 항에 기재된 배선 기판.

(5) 상기 적층체는 빌드업 적층 배선체인 것을 특징으로 하는 제 1 항 또는 제 2 항에 기재된 배선 기판.

(6) 인접하는 2 개의 상기 제 1 개구부 내에 위치하는 상기 단자의 피치는, 상기 제 2 개구부 내에서 인접하는 2 개의 상기 단자의 피치보다 큰 것을 특징으로 하는 제 1 항 또는 제 2 항에 기재된 배선 기판.

(7) 상기 제 1 개구부 내에 위치하는 상기 단자의 높이는, 상기 제 2 개구부 내에 위치하는 상기 단자의 높이와 대략 동등한 것을 특징으로 하는 제 1 항 또는 제 2 항에 기재된 배선 기판.

(8) 상기 제 1 개구부 내에 위치하는 상기 단자의 높이는, 상기 제 2 개구부 내에 위치하는 상기 단자의 높이보다 높고 또한 상기 제 1 개구부의 개구 가장자리의 높이보다 낮은 것을 특징으로 하는 제 1 항 또는 제 2 항에 기재된 배선 기판.

10, 10A, 10B, 10C : 배선 기판
21, 22, 23, 26, 27, 28 : 수지 절연층
23 : 최외층의 수지 절연층으로서의 솔더 레지스트층
24 : (최외층의) 도체층
31 : 적층체로서의 제 1 빌드업층
32 : 적층체로서의 제 2 빌드업층
41 : 제 1 개구부
42 : 제 2 개구부
51 : 전자 부품으로서의 IC 칩
54 : 전자 부품 탑재 영역으로서의 칩 탑재 영역
61 : 단자로서의 신호용 단자
62 : 단자로서의 전원용 단자
63 : 단자로서의 그라운드용 단자
64 : 보강부
h1 : (제 1 개구부의 내측 바닥면으로부터 돌출되는 부분의) 높이
h2 : (제 2 개구부의 내측 바닥면으로부터 돌출되는 부분의) 높이
S1 : (제 1 개구부의) 내측 바닥면
S2 : (제 2 개구부의) 내측 바닥면

Claims

복수의 수지 절연층 및 복수의 도체층이 각각 교대로 적층된 적층체를 갖고, 상기 복수의 도체층 중 최외층의 도체층의 일부에 전자 부품을 플립 칩 접속하기 위한 복수의 단자를 갖고, 상기 복수의 수지 절연층 중 최외층의 수지 절연층으로부터 복수의 상기 단자가 노출되어 있는 배선 기판으로서,
복수의 상기 단자로서, 전원용 단자, 그라운드용 단자 및 신호용 단자를 포함하고,
전자 부품 탑재 영역 내에 있어서의 최외층의 수지 절연층에, 상기 전원용 단자 및 상기 그라운드용 단자에서 선택되는 어느 것의 상기 단자를 1 개만 노출시키는 제 1 개구부와, 적어도 상기 신호용 단자를 포함하는 상기 단자를 복수 노출시키는 제 2 개구부가 형성되고,
상기 최외층의 수지 절연층의 일부를 이룸과 함께 상기 단자와 높이가 동일하거나 또는 상기 단자보다 높이가 낮은 보강부가, 상기 제 2 개구부의 내측 바닥면을 형성함과 함께 상기 제 2 개구부 내에 있어서 노출되는 복수의 상기 단자가 갖는 측면을 덮고,
상기 제 1 개구부는, 상기 최외층의 수지 절연층 또는 상기 최외층의 수지 절연층보다 내층측의 상기 수지 절연층의 표면에 의해 내측 바닥면이 형성되고,
상기 제 1 개구부 내에 있어서 노출되어 있는 상기 단자 중 제 1 개구부의 내측 바닥면으로부터 돌출되는 부분의 높이가, 상기 제 2 개구부 내에 있어서 노출되어 있는 상기 단자 중 상기 제 2 개구부의 내측 바닥면으로부터 돌출되는 부분의 높이보다 큰 것을 특징으로 하는 배선 기판.
제 1 항에 있어서,
상기 제 1 개구부 내에 위치하는 상기 단자는, 당해 단자의 전체 표면 중 상기 최외층의 수지 절연층보다 내층측의 상기 수지 절연층과 접촉하는 하면 이외가 상기 제 1 개구부 내에 있어서 노출되어 있는 것을 특징으로 하는 배선 기판.