JP5848404B2 - 配線基板及びその製造方法 - Google Patents
配線基板及びその製造方法 Download PDFInfo
- Publication number
- JP5848404B2 JP5848404B2 JP2014124834A JP2014124834A JP5848404B2 JP 5848404 B2 JP5848404 B2 JP 5848404B2 JP 2014124834 A JP2014124834 A JP 2014124834A JP 2014124834 A JP2014124834 A JP 2014124834A JP 5848404 B2 JP5848404 B2 JP 5848404B2
- Authority
- JP
- Japan
- Prior art keywords
- connection terminal
- layer
- dam
- wiring board
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
Description
21,22,23,26,27,28…樹脂絶縁層
23…最表層の樹脂絶縁層としてのソルダーレジスト層
24…導体層
31…積層体としての第1ビルドアップ層
32…積層体としての第2ビルドアップ層
41…接続端子部
51…半導体チップ
54…搭載領域
61…(露出)配線導体
62…(非露出)配線導体
63…ダム部
64…補強部
66…樹脂絶縁材料
H1…補強部の高さ
H2…接続端子部の高さ
H3…ダム部の高さ
Claims (5)
- 樹脂絶縁層及び導体層がそれぞれ1層以上積層された積層体を有し、前記積層体の最表層の前記導体層が、半導体チップをフリップチップ実装するために前記半導体チップの搭載領域にて配列されて表面に露出する複数の接続端子部と、前記複数の接続端子部間に配設された配線導体とを含む配線基板において、
前記積層体の最表層の前記樹脂絶縁層は、前記配線導体を被覆するとともに前記複数の接続端子部と接触しないダム部と、前記配線導体とそれに隣接する接続端子部との間にて前記ダム部の高さよりも低く形成され、前記ダム部の底部を覆い、前記ダム部の側面に連結された補強部とを有し、
前記ダム部の上縁部位の角部の曲率は、前記ダム部と前記補強部との連結部位の角部の曲率よりも大きい
ことを特徴とする配線基板。 - 前記補強部は、前記配線導体とそれに隣接する接続端子部との間を埋めていることを特徴とする請求項1に記載の配線基板。
- 前記補強部の高さは前記複数の接続端子部の高さより低く、前記複数の接続端子部の表面及び側面の上側部分は前記補強部から露出していることを特徴とする請求項2に記載の配線基板。
- 前記ダム部及び前記補強部は、共通のソルダーレジスト材料からなり一体形成されていることを特徴とする請求項1乃至3のいずれか1項に記載の配線基板。
- 請求項1乃至4のいずれか1項に記載の配線基板の製造方法であって、
前記半導体チップの搭載領域に前記複数の接続端子部及び前記配線導体を形成する導体層形成工程と、
前記複数の接続端子部及び前記配線導体を覆うような状態で最表層の前記樹脂絶縁層となる感光性を有する樹脂絶縁材料をそれらの上に配置し、前記樹脂絶縁材料に対する部分的な露光及び現像を行うことにより、最表層の前記樹脂絶縁層を形成するとともに、前記ダム部及び前記補強部を一体的に形成する樹脂絶縁層形成工程と
を含むことを特徴とする配線基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014124834A JP5848404B2 (ja) | 2014-06-17 | 2014-06-17 | 配線基板及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014124834A JP5848404B2 (ja) | 2014-06-17 | 2014-06-17 | 配線基板及びその製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012245250A Division JP5592459B2 (ja) | 2012-11-07 | 2012-11-07 | 配線基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014179659A JP2014179659A (ja) | 2014-09-25 |
JP5848404B2 true JP5848404B2 (ja) | 2016-01-27 |
Family
ID=51699222
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014124834A Active JP5848404B2 (ja) | 2014-06-17 | 2014-06-17 | 配線基板及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5848404B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107416758A (zh) * | 2016-05-24 | 2017-12-01 | 中芯国际集成电路制造(上海)有限公司 | 一种mems器件及制备方法、电子装置 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW201618153A (zh) | 2014-09-03 | 2016-05-16 | Nuflare Technology Inc | 多重帶電粒子束的遮沒裝置,多重帶電粒子束描繪裝置,及多重帶電粒子束的不良射束遮蔽方法 |
JP6533680B2 (ja) * | 2015-03-20 | 2019-06-19 | 新光電気工業株式会社 | 配線基板、半導体装置及び配線基板の製造方法 |
JP2021093435A (ja) * | 2019-12-10 | 2021-06-17 | イビデン株式会社 | プリント配線板 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4352834B2 (ja) * | 2003-09-24 | 2009-10-28 | セイコーエプソン株式会社 | 実装構造体、電気光学装置、電子機器、および実装構造体の製造方法 |
JP2009152317A (ja) * | 2007-12-19 | 2009-07-09 | Panasonic Corp | 半導体装置およびその製造方法 |
KR101891840B1 (ko) * | 2010-09-28 | 2018-08-24 | 미쓰비시 세이시 가부시키가이샤 | 솔더 레지스트 패턴의 형성 방법 |
JP2012074449A (ja) * | 2010-09-28 | 2012-04-12 | Toppan Printing Co Ltd | 実装基板 |
KR20140027731A (ko) * | 2012-08-27 | 2014-03-07 | 삼성전기주식회사 | 솔더 레지스트 형성 방법 및 패키지용 기판 |
-
2014
- 2014-06-17 JP JP2014124834A patent/JP5848404B2/ja active Active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107416758A (zh) * | 2016-05-24 | 2017-12-01 | 中芯国际集成电路制造(上海)有限公司 | 一种mems器件及制备方法、电子装置 |
CN107416758B (zh) * | 2016-05-24 | 2020-03-10 | 中芯国际集成电路制造(上海)有限公司 | 一种mems器件及制备方法、电子装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2014179659A (ja) | 2014-09-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5592459B2 (ja) | 配線基板の製造方法 | |
US8835773B2 (en) | Wiring board and method of manufacturing the same | |
JP5873152B1 (ja) | 配線基板 | |
TWI566649B (zh) | Wiring board | |
JP5848404B2 (ja) | 配線基板及びその製造方法 | |
JP2011243714A (ja) | 多層配線基板 | |
JP5762376B2 (ja) | 配線基板及びその製造方法 | |
US9736945B2 (en) | Printed wiring board | |
KR101167464B1 (ko) | 인쇄회로기판의 제조방법 | |
JP2004134679A (ja) | コア基板とその製造方法、および多層配線基板 | |
JP5058929B2 (ja) | 配線基板およびその製造方法 | |
JP6230971B2 (ja) | 配線基板の製造方法 | |
KR101501902B1 (ko) | 금속 포스트를 구비한 인쇄회로기판 및 이의 제조 방법 | |
JP5106351B2 (ja) | 配線基板およびその製造方法 | |
JP2010067888A (ja) | 配線基板及びその製造方法 | |
JP2004095582A (ja) | コア基板およびその製造方法 | |
JP5315447B2 (ja) | 配線基板及びその製造方法 | |
JP2013093538A (ja) | 配線基板及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140716 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150205 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150303 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20151104 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20151126 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5848404 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |