TWI566649B - Wiring board - Google Patents

Wiring board Download PDF

Info

Publication number
TWI566649B
TWI566649B TW102132521A TW102132521A TWI566649B TW I566649 B TWI566649 B TW I566649B TW 102132521 A TW102132521 A TW 102132521A TW 102132521 A TW102132521 A TW 102132521A TW I566649 B TWI566649 B TW I566649B
Authority
TW
Taiwan
Prior art keywords
wiring
connection terminal
solder resist
layer
resist layer
Prior art date
Application number
TW102132521A
Other languages
English (en)
Other versions
TW201424482A (zh
Inventor
Hidetoshi Wada
Tatsuya Ito
Makoto Nagai
Original Assignee
Ngk Spark Plug Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ngk Spark Plug Co filed Critical Ngk Spark Plug Co
Publication of TW201424482A publication Critical patent/TW201424482A/zh
Application granted granted Critical
Publication of TWI566649B publication Critical patent/TWI566649B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0347—Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/097—Alternating conductors, e.g. alternating different shaped pads, twisted pairs; Alternating components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09709—Staggered pads, lands or terminals; Parallel conductors in different planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09727—Varying width along a single conductor; Conductors or pads having different widths
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0594—Insulating resist or coating with special shaped edges
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0597—Resist applied over the edges or sides of conductors, e.g. for protection during etching or plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

配線基板
本發明係有關在主面形成有用以連接半導體晶片的連接端子之配線基板。
一般係在供半導體晶片安裝之配線基板的主面(表面)，形成用來與半導體晶片連接的連接端子。此連接端子係與下層的配線連接，而為了確保連接可靠性，係被形成於尺寸(面積)比阻焊劑的開口面積還大且被稱為連接盤(land)的圓形或四角形金屬層上(例如專利文獻1)。
先前技術文獻 專利文獻
專利文獻1 日本特開2012-54297號公報
近年來，此連接端子的高密度化持續進展中，期望將所配置的連接端子的間隔(間距)窄化。然而，專利文獻1所揭示的發明中，將面積比連接端子大一圈的連接盤設為基底配線，且在該連接盤上形成有連接端子。因此，連接端子的高密度化難以進行。又，因必須 避開連接盤來拉引配線，所以配線的布局(layout)會受到限制。因此，為了形成引繞不盡的配線，必須設置多餘的配線層。又，隨著連接端子持續高密度化，期望能縮小連接端子的尺寸。因此，恐有無法充分地確保連接端子與連接盤的抵接面積，致使連接端子從連接盤剝離的虞慮。
本發明係為了因應上述問題而完成者，目的在提供一種可高密度地配置連接端子，提升配線布局的自由度，並提升連接端子的連接可靠性之配線基板。
為了達成上述目的，本發明的特徵為，具備：分別積層有一層以上的絕緣層及導體層之積層體；形成於前述積層體上的配線；直接形成於前述配線上，且與前述配線的兩側面中的至少一側面抵接之柱狀連接端子；及覆蓋前述配線，且使前述連接端子的至少一部分露出之阻焊劑層；形成前述連接端子之位置處的前述配線的寬度，係小於前述連接端子之前述寬度方向的長度。
根據本發明，由於係在配線上直接形成連接端子，所以不需要設置供連接端子用的連接盤。又，形成連接端子之位置處的配線的寬度，係小於連接端子之寬度方向的長度。因此，可高密度地配置連接端子。又，配線布局的自由度得以提升。再者，連接端子係與 配線的兩側面中的至少一側面抵接。因此，連接端子與配線的連接可靠性得以提升。
此外，在本發明的一態樣中，前述連接端子與前述配線的材料相同。
根據本發明，由於連接端子的材料與配線的材料相同，所以連接端子與配線的連接可靠性得以進一步提升。
又，本發明的其他態樣中，與前述配線的上面對向之前述連接端子的下面，係具有與前述配線的上面抵接之抵接面、以及沒有與前述配線的上面抵接之分離面，前述分離面與前述配線的上面之間係由前述阻焊劑層所充填。
根據本發明，由於係在連接端子的分離面和配線的上面之間充填有阻焊劑層，故阻焊劑層的密接強度得以提升，阻焊劑層不易剝離。又，由於連接端子的分離面係與阻焊劑層抵接，故連接端子與配線的連接可靠性得以提升。
又，本發明的另一態樣中，前述連接端子係形成於包含構成前述配線的一部分之配線寬度變粗的粗寬度部或配線寬度變細的細寬度部之位置。
根據本發明，由於連接端子與配線抵接的面積變大，所以連接端子與配線的連接可靠性得以進一步提升。
又，本發明的又一態樣中， 前述連接端子係與前述配線的兩側面抵接。
根據本發明，連接端子與配線的連接可靠性得以進一步提升。
如以上說明，根據本發明，可提供一種可高密度地配置連接端子，可提升配線布局的自由度，且可提升連接端子的連接可靠性之配線基板。
B‧‧‧焊料球
F‧‧‧主面
L1、L11‧‧‧金屬配線
L2、L12‧‧‧金屬配線
L2a‧‧‧粗寬度部
MR1、MR11‧‧‧阻劑
MR2、MR12‧‧‧阻劑
T1、T11‧‧‧連接端子
W‧‧‧配線寬度
100‧‧‧配線基板
2‧‧‧芯基板
3‧‧‧增層
4、5‧‧‧阻焊劑層
5a‧‧‧開口
13‧‧‧增層
14‧‧‧阻焊劑層
14a‧‧‧開口
21、22‧‧‧芯導體層
23‧‧‧貫穿孔
24‧‧‧貫穿孔導體
31、131‧‧‧樹脂絕緣層
32、132‧‧‧導體層
42‧‧‧充填通路
44a、144a‧‧‧通路孔
44b‧‧‧通路導體
34‧‧‧導體層
142‧‧‧充填通路
圖1為實施形態之配線基板的俯視圖(表面側)。
圖2為實施形態之配線基板的部分剖面圖。
圖3(a)、(b)為實施形態之配線基板的表面側之連接端子與配線的構成圖。
圖4(a)、(b)為實施形態之配線基板的表面側之連接端子與配線的放大圖。
圖5(a)、(b)為實施形態之配線基板的製造步驟圖(芯基板步驟)。
圖6(a)、(b)為實施形態之配線基板的製造步驟圖(增設步驟)。
圖7(a)、(b)為實施形態之配線基板的製造步驟圖(連接端子形成步驟)。
圖8為實施形態之配線基板的製造步驟圖(連接端子形成步驟)。
圖9(a)~(c)為實施形態之配線基板的製造步驟圖(連接端子形成步驟)。
圖10為實施形態之配線基板的製造步驟圖(充填步驟)。
圖11(a)~(e)為第4充填方法的說明圖。
圖12為實施形態之配線基板的製造步驟圖(阻焊劑層步驟)。
圖13為實施形態之配線基板的製造步驟圖(鍍敷步驟)。
圖14(a)、(b)為實施形態的變形例1之配線基板的構成圖。
圖15(a)、(b)為實施形態的變形例2之配線基板的構成圖。
[用以實施發明的形態]
以下，一面參照圖式，一面說明詳細本發明的實施形態。此外，以下的說明中，雖以芯基板上形成有增層的配線基板為例來說明本發明的實施形態，惟只要是形成有複數個連接端子的配線基板即可，例如，亦可為不具有芯基板的配線基板。
(實施形態)
圖1為實施形態之配線基板100的俯視圖(表面側)。圖2為圖1的線段I-I之配線基板100的部分剖面圖。圖3為形成於配線基板100的表面側之連接端子T1及配線L2的構成圖。圖3(a)為連接端子T1及配線L2的俯視圖，圖3(b)為圖3(a)之線段II-II的剖面圖。圖4為連接端子T1及配線L2的放大圖。圖4(a)為連接端子T1及配線L2的俯視圖，圖4(b)為圖4(a)之線段III-III的剖面圖。此外，以下的說明中，將供半導體晶片(零件)連接的那側設為表面側，將供母板、插座(socket)等(以下，稱為母板等)連接的那側設為背面側。
(配線基板100的構成)
圖1~4所示的配線基板100具備：芯基板2；增層3(表面側)，係形成有複數個與半導體晶片(未圖示)連接的連接端子T1，且積層於芯基板2的表面側；阻焊劑層4，係積層於增層3，且充填於複數個連接端子T1間；阻焊劑層5，係積層於阻焊劑層4，且形成有使連接端子T1露出的開口5a；增層13(背面側)，係形成有複數個與母板等(未圖示)連接的連接端子T11，且積層於芯基板2的背面側；及阻焊劑層14，係積層於增層13，且形成有使連接端子T11的至少一部分露出的開口14a。
芯基板2係由耐熱性樹脂板(例如雙馬來醯亞胺基-三(triazine)樹脂板)、或繊維強化樹脂板(例如玻璃纖維強化環氧樹脂)等所構成的板狀樹脂製基板。在芯基板2的表面及背面，分別形成有構成金屬配線L1、L11的芯導體層21、22。又，在芯基板2形成有藉由鑽孔機等鑽孔所設置的貫穿孔23，且在該貫穿孔23的內壁面形成有使芯導體層21、22相互導通的貫穿孔導體24。再者，貫穿孔23係由環氧樹脂等的樹脂製埋孔材25所充填。
(表面側的構成)
配線基板100的表面側形成有與芯導體層21電性連接的蓋鍍敷層41，此蓋鍍敷層41與構成金屬配線L2的導體層32，係藉由充填通路42電性連接。充填通路42具有：通路孔44a；和藉由鍍敷充填於充填通路孔44a內側的通路導體44b。
形成於配線基板100之導體層32上的連接端子T1，係與半導體晶片連接的連接端子。半導體晶片係藉由與此連接端子T1電性連接而被安裝於配線基板100。此實施形態中，連接端子T1係沿著半導體晶片的安裝區域(零件搭載區域)的外周配置成大致等間隔。
連接端子T1由俯視觀之，係形成圓形的柱狀形狀，其係以上部從阻焊劑層4的表面突出的狀態直接形成於配線L2上。因此，無須設置連接端子T1用的連接盤(land)。又，形成連接端子T1的位置處之配線L2的寬度W1，小於連接端子T1之寬度方向的長度L1。因此，可高密度地配置連接端子T1。又，可提升配線L2之布局的自由度。
再者，連接端子T1係與配線L2的兩側面抵接。因此，連接端子T1與配線L2的連接可靠性得以提升。此外，只要連接端子T1抵接於配線L2的兩側面的至少一者，連接端子T1與配線L2的連接可靠性便得以提升。此外，本實施形態中，連接端子T1與配線L2，係以相同的材料(銅(Cu))形成。由於連接端子T1的材料與配線L2的材料相同，所以連接端子T1與配線L2的連接可靠性得以進一步提升。
如圖4所示，本實施形態中，與配線L2的上面F對向之連接端子T1的下面具有：與配線L2的上面F抵接之抵接面S1、以及沒有與配線L2的上面F抵接之分離面S2。由於阻焊劑層4進入連接端子T1的分離面S2與配線L2的上面F之間，故阻焊劑層4的密接強度得以提升。其 結果，阻焊劑層4不易被剝離。又，由於連接端子T1的分離面S2係與阻焊劑層4抵接，故之間隔著阻焊劑層4之連接端子T1與配線L2的連接可靠性得以提升。
又，各連接端子T1為了提升其與阻焊劑層4的黏著性，其表面被施以粗化。連接端子T1的表面可藉由利用例如MEC Etch Bond(MEC COMPANY LTD.)(日本MEC股份有限公司)等的蝕刻液進行處理，來進行粗化。
再者，連接端子T1係在從阻焊劑層4露出的露出面，形成有金屬鍍敷層M。將半導體晶片安裝於配線基板100之際，係藉由將塗佈於半導體晶片之連接端子的焊料進行迴焊(reflow)，而使半導體晶片的連接端子和連接端子T1電性連接。此外，金屬鍍敷層M係以從例如Ni層、Sn層、Ag層、Pd層、Au層等的金屬層選擇的單一層或複數個層(例如Ni層/Au層、Ni層/Pd層/Au層)所構成。
又，亦可施加防鏽用OSP(Organic Solder ability Preservative：有機可焊性保護劑)處理取代金屬鍍敷層M。又，亦可在連接端子T1的露出面塗佈焊料，再者，亦可在以金屬鍍敷層M覆蓋連接端子T1的露出面之後，於該金屬鍍敷層M塗佈焊料。
阻焊劑層4係在與增層3的表層所形成之各連接端子T1的側面密接的狀態下，充填於連接端子T1間。又，阻焊劑層4的厚度D1係薄於連接端子T1的厚度(高度)D2，以使屬連接端子T1之一部分的上端露出。此外，關於阻焊劑層4的充填方法，將於後敘述。
阻焊劑層5係覆蓋與連接端子T1連接之配線L2的表面側，並具有使沿著半導體晶片之安裝區域的外周以大致等間隔配置而成的連接端子T1露出之開口5a。阻焊劑層5的開口5a係成為在同一開口內配置複數個連接端子T1之NSMD(non solder mask defined：非焊罩定義)形狀。
(背面側的構成)
配線基板100的背面側形成有與芯導體層22電性連接的蓋鍍敷層141，此蓋鍍敷層141和導體層132係藉由充填通路142電性連接。充填通路142具有：通路孔144；和藉鍍敷充填於通路孔144a內側的通路導體144b。又，導體層132具有與母板等(未圖示)連接的連接端子T11。
連接端子T11被利用作為用於將配線基板100連接於母板等的背面連接盤(PGA墊、BGA墊)，形成於除了配線基板100的大致中心部以外的外周區域，且以圍繞前述大致中央部的方式配列成矩形狀。又，連接端子T11的表面的至少一部係由金屬鍍敷層M所覆蓋。
阻焊劑層14係由具有阻焊劑之功能的薄膜狀感光性絕緣性樹脂積層於增層13的表面上而形成。在阻焊劑層14，形成有使各連接端子T11表面的一部分露出之開口14a。因此，各連接端子T11係成為其表面的一部分透過開口14a而從阻焊劑層14露出的狀態。亦即，阻焊劑層14的開口14a係成為使各連接端子T11表面的一部分露出之SMD(solder mask defined：焊罩定義)形狀。此外， 與阻焊劑層5的開口5a不同之處在於，阻焊劑層14的開口14a係每個連接端子T11都有形成。
由例如Sn-Ag、Sn-Cu、Sn-Ag-Cu、Sn-Sb等實質上不含Pb的焊料所構成焊料球B，是以隔著金屬鍍敷層M與連接端子T11電性連接的方式形成於開口14a內。此外，將配線基板100安裝於母板等之際，是藉由對配線基板100的焊料球B施以迴焊，而將連接端子T11電性連接至母板等的連接端子。
(配線基板的製造方法)
圖1、圖5~圖13為實施形態之配線基板100的製造步驟之圖。以下，參照圖1、圖5~圖13，就配線基板100的製造方法加以說明。
(芯基板步驟：圖5)
準備在板狀樹脂製基板的表面及背面貼附有銅箔而成的敷銅層板。又，使用鑽孔機對敷銅層板進行穿孔加工，將作為貫穿孔23的貫通孔事先形成於既定位置。然後，按照以往週知的方法進行無電解鍍銅及電解鍍銅，藉此於貫穿孔23內壁形成貫穿孔導體24，且於敷銅層板的兩面形成鍍銅層(參照圖5(a))。
其後，用環氧樹脂等的樹脂埋孔材25充填貫穿孔導體24內。再者，按照以往週知的方法進行電解鍍銅，而形成蓋鍍敷層41。其次，將形成於敷銅層板兩面之銅箔上(含蓋鍍敷層41)的鍍銅蝕刻成所期望的形狀，以在敷銅層板的表面及背面分別形成構成金屬配線L1、L11的芯導體層21、22，而獲得芯基板2(參照圖 5(b))。此外，較理想為，在貫穿孔23形成步驟後，進行去除加工部分的污跡之去污處理。
(增設步驟：圖6)
將作為樹脂絕緣層31、131且以環氧樹脂為主成分的薄膜狀絕緣樹脂材料分別重疊而配置在芯基板2的表面及背面。用真空壓接熱壓機將該積層物加壓加熱，一邊使薄膜狀絕緣樹脂材料熱硬化，一邊壓接黏著。其次，使用以往週知的雷射加工裝置進行雷射照射，在樹脂絕緣層31、131分別形成通路孔44a、144a(參照圖6(a))。
繼之，將樹脂絕緣層31、131的表面粗化後，進行無電解鍍敷，以在包含通路孔44a、144a內壁的樹脂絕緣層31、131上形成無電解鍍銅層。其次，將光阻劑積層在樹脂絕緣層31、131上所形成的無電解鍍銅層上，進行曝光‧顯影，以將鍍敷阻劑MR1、MR11形成為所期望的形狀。然後，以該鍍敷阻劑MR1、MR11作為遮罩，利用電解鍍敷進行鍍銅，而形成所期望的鍍銅圖案(金屬配線L2、L12，連接端子T11)(參照圖6(b))。
(連接端子形成步驟：圖7~圖9)
將鍍敷阻劑MR1、MR11剝離之後(參照圖7(a))，積層光阻劑，以進行曝光‧顯影，而將鍍敷阻劑MR2、MR12形成為所期望的形狀。其後，以此鍍敷阻劑MR2、MR12作為遮罩，利用電解鍍敷進行鍍銅，而形成所期望的鍍銅圖案(連接端子T1)(參照圖7(b))。
其次，將鍍敷阻劑MR2、MR12剝離後，將除了鍍銅層下方以外的無電解鍍銅層去除，而獲得在導體層32上具有連接端子T1的導體層34(參照圖8)。
參照圖9，就形成連接端子T1時之光阻劑的曝光‧顯影進行說明。
積層光硬化性光阻劑R之後，隔著遮罩進行曝光(參照圖9(a))。進行此曝光時，曝光量設成比一般情況多。藉由增多曝光量，在配線L2的上面F，光朝後方反射的量會増加。因此，光阻劑R形成以下三個區域：未被曝光且未硬化的區域A；一部分(下側)因後方反射而曝光，混合有硬化部分和未硬化部分的區域B；以及因曝光而硬化的區域C(參照圖9(b))。
其次，藉由進行顯影處理，去除光阻劑R之未硬化的部分，而形成連接端子T1形成用的鍍敷阻劑MR2。供連接端子T1形成之鍍敷阻劑MR2的開口K，係成為其底部如拉起衣擺S般的形狀(參照圖9(c))。因此，利用電解鍍敷形成連接端子T1之際，與配線L2的上面F對向之連接端子T1的下面具有抵接面S1和分離面S2。
(充填步驟：圖10)
其次，在構成增層3的表層的複數個連接端子T1之間充填阻焊劑層4，至阻焊劑層4低於連接端子T1的主面F的位置為止(參照圖10)。此外，為了將阻焊劑層4充填於連接端子T1之間，較佳為預先將連接端子T1的表面(特別是側面)粗化。連接端子T1的表面，可藉由例如用MEC Etch Bond(日本MEC股份有限公司)等的蝕刻液 進行處理來進行粗化。又，亦可在將Sn(錫)、Ti(鈦)、Cr(鉻)、Ni(鎳)的任一金屬元素塗佈於各連接端子T1的表面以形成金屬層後，在該金屬層上實施耦合劑處理，而使其與阻焊劑層4的黏著性提升，以取代將各連接端子T1的表面粗化。
作為將阻焊劑層4充填於連接端子T1間的方法，可採用各種方法。以下，就將該阻焊劑層4充填於連接端子T1間的充填方法進行說明。此外，以下的第1~第4充填方法中，關於塗佈作為阻焊劑層4之絕緣性樹脂的方法，可使用印刷、積層(laminate)、輥塗塗佈、旋轉塗佈等各種方法。
(第1充填方法)
此第1充填方法中，係藉由在表層形成有連接端子T1之增層3的表面薄薄地塗佈熱硬化性絕緣性樹脂並使其熱硬化之後，將硬化的絕緣性樹脂研磨至比連接端子T1還低，而將阻焊劑層4充填於連接端子T1間。
(第2充填方法)
此第2充填方法中，係藉由在表層形成有連接端子T1之增層3的表面薄薄地塗佈熱硬化性絕緣性樹脂之後，利用將絕緣性樹脂融解的溶劑，去除覆蓋連接端子T1上面之多餘的絕緣性樹脂後，使之熱硬化，而將阻焊劑層4充填至連接端子T1間。
(第3充填方法)
在此第3充填方法中，係在表層形成有連接端子T1之增層3的表面厚厚地塗佈熱硬化性絕緣性樹脂 之後，以形成於半導體元件之安裝區域的外周且之後應作為阻焊劑層的開口5a的區域的外側區域作為遮罩，利用RIE(Reactive Ion Etching：反應離子蝕刻)等將絕緣性樹脂施行乾式蝕刻直到其高度低於連接端子T1，藉此方式，將阻焊劑層4充填至連接端子T1間。此外，此第3充填方法中，將阻焊劑層4充填至連接端子T1間時，阻焊劑層4與阻焊劑層5係一體形成。
(第4充填方法)
圖11為第4充填方法的說明圖。以下，參照圖11，就第4充填方法進行說明。此第4充填方法中，係在表層形成有連接端子T1之增層3的表面厚厚地塗佈光硬化性絕緣性樹脂後(參照圖11(a))，以之後應作為阻焊劑層的開口5a的區域的內側區域作為遮罩以將絕緣性樹脂曝光‧顯影，而使應作為開口5a的外側區域之絕緣性樹脂光硬化(參照圖11(b))。其次，將此製造過程中的配線基板100於碳酸鈉水溶液(濃度1重量%)中進行短時間(未感光部的絕緣性樹脂表面稍微膨潤的程度的時間)的浸漬(參照圖11(c))。然後，進行水洗以使膨潤的絕緣性樹脂乳化(參照圖11(d))。其次，將已膨潤‧乳化的絕緣性樹脂從製造過程中的配線基板100去除(參照圖11(e))。將上述浸漬及水洗各自重複進行一次或重複複數次，直到未光硬化之絕緣性樹脂上端的位置低於各配線導體T1上端的位置為止。然後，藉由熱或紫外線使絕緣性樹脂硬化。此外，此第4充填方法中，將阻焊劑層4充填於連接端子T1間時，阻焊劑層4與阻焊劑層5係一體形成。
(阻焊劑層步驟：圖12)
將具有阻焊劑之功能的薄膜狀感光性絕緣性樹脂，分別加壓且積層於阻焊劑層4及增層13的表面。將積層的薄膜狀絕緣性樹脂加以曝光‧顯影，而獲得：阻焊劑層5，其形成有使各連接端子T1的表面及側面露出之NSMD形狀的開口5a；和阻焊劑層14，其形成有使各連接端子T11的表面的一部分露出之SMD形狀開口14a。此外，在充填步驟中採用上述第3、第4充填方法時，由於阻焊劑層4及阻焊劑層5係一體形成，故在此步驟中，沒有必要積層阻焊劑層5。
(鍍敷步驟：圖13)
其次，利用過硫酸鈉等蝕刻連接端子T1的露出面，以去除連接端子T1表面之氧化膜等雜質。然後，藉由使用還原劑的無電解還原鍍敷，在連接端子T1、T11的露出面形成金屬鍍敷層M。藉由無電解置換鍍敷在連接端子T1的露出面形成金屬鍍敷層M時，連接端子T1之露出面的金屬被置換而形成金屬鍍敷層M。
(後端步驟：圖1)
藉由在形成於連接端子T11上的金屬鍍敷層M上載置焊料球B，且進行迴焊，而將焊料球B接合於連接端子11上。
如上所述，在實施形態的配線基板100中，連接端子T1係直接形成於配線L2上。因此，不需要設置連接端子T1用的連接盤。又，供連接端子T1形成的位置之配線L2的寬度W1，係小於連接端子T1之寬度方向的長 度L1。因此，可高密度地配置連接端子T1。又，配線L2的布局的自由度得以提升。
再者，連接端子T1係與配線L2的兩側面抵接。因此，連接端子T1與配線L2的連接可靠性得以提升。此外，只要連接端子T1抵接於配線L2之兩側面的至少一側，便能提升連接端子T1與配線L2的連接可靠性。又，連接端子T1與配線L2係以相同材料(銅(Cu))形成。由於連接端子T1的材料與配線L2的材料相同，所以連接端子T1與配線L2的連接可靠性得以進一步提升。
再者，與配線L2的上面F對向之連接端子T1的下面具有：與配線L2的上面F抵接之抵接面S1；以及沒有與配線L2的上面F抵接之分離面S2。而且，在連接端子T1的分離面S2和配線L2的上面F之間，也充填有阻焊劑層4。因此，阻焊劑層4的密接強度得以提升，阻焊劑層4難以剝離。
以其他功效而言，由於連接端子T1間充填有阻焊劑層4，所以與半導體晶片連接時，可防止會充填於半導體晶片和配線基板的間隙之底部填料或NCP(Non -Conductive Paste：非導電膠)、NCF(Non-Conductive Film：非導電膜)在連接端子T1之間發生孔隙(void)。因此，迴焊時，可防止焊料流到該孔隙而在連接端子之間發生短路(short)。
又，由於是在將連接端子T1與阻焊劑層4的抵接面粗化後，將阻焊劑層4充填至連接端子T1間，所以連接端子T1與阻焊劑層4的黏著強度得以提升。又，藉 由將阻焊劑層4的材質設成與阻焊劑層5相同，阻焊劑層4之焊料的流動性與阻焊劑層5為相同程度，可抑制焊料殘留於阻焊劑層4上而造成連接端子T1間短路(short)。
又，使充填於連接端子T1間之阻焊劑層4的厚度D1薄於連接端子T1的厚度(高度)D2。亦即，連接端子T1成為稍微從阻焊劑層4的上面突出的狀態。因此，即使在半導體晶片的連接端子的中心、與連接端子T1的中心偏離的情況，由於半導體晶片的連接端子係與連接端子T1的端部抵接，所以可提升連接端子T1與半導體晶片的連接端子之連接可靠性。
(實施形態的變形例1)
圖14為實施形態的變形例1之配線基板的連接端子T1及配線L2的俯視圖。在參照圖1~圖13所說明之實施形態的配線基板100中，配線L2為直線形狀，亦可將連接端子T1以如下方式形成，即：在配線L2形成配線寬度較粗的粗寬度部L2a(參照圖14(a))或配線寬度較細的細寬度部L2b(參照圖14(b))，將連接端子T1形成於包含該粗寬度部L2a或細寬度部12b的位置。藉由在像這樣的位置形成連接端子T1，連接端子T1與配線L2抵接的面積會變大。其結果，連接端子T1與配線L2的連接可靠性可進一步提升。
(實施形態的變形例2)
圖15(a)為實施形態的變形例2之配線基板的部分剖面圖。圖15(b)為比較例之配線基板的部分剖面圖。如圖15(a)所示，在配線基板之配線L的配置密度上 有疏有密之情況，亦可在利用電解鍍敷形成配線L之際同時設置虛擬板DP。藉由設置虛擬板DP，使配線L及虛擬板DP構成均等地配置，可避免因配線L之配置密度的疏密所導致之電解鍍敷時電流集中的問題。其結果，可抑制配線L的厚度偏差不均。又，可抑制在塗佈於配線L上之阻焊劑層的表面產生凹凸的情形。另一方面，如比較例的圖15(b)所示，在配線L的配置密度上有疏有密的情況，塗佈於配線L上之阻焊劑層的表面會產生凹凸。
以上，雖舉出具體例來詳細說明本發明，但本發明不限定於上述內容，只要不脫離本發明的範疇，便可進行各種變形或變更。例如，上述具體例中，係針對配線基板100經由焊料球B與母板等連接的BGA基板之形態作說明，但亦可設成：將作為設置有銷或連接盤來取代焊料球B之所謂的PGA(Pin Grid Array：針柵陣列)基板或LGA(Land Grid Array：連接盤平面柵格陣列)基板的配線基板100與母板等連接。
再者，本實施例中，採用第1充填方法和第2充填方法時，係在形成阻焊劑層4之後再形成阻焊劑層5，惟亦可設成在形成阻焊劑層5之後將阻焊劑層4充填於連接端子T1間。
100‧‧‧配線基板
4、5‧‧‧阻焊劑層
5a‧‧‧開口
T1‧‧‧連接端子

Claims (4)

  1. 一種配線基板，其特徵為：具備：分別積層有一層以上的絕緣層及導體層之積層體；形成於前述積層體上的配線；直接形成於前述配線上，且與前述配線的兩側面中的至少一側面抵接之柱狀連接端子；及覆蓋前述配線，且使前述連接端子的至少一部分露出之阻焊劑層；形成前述連接端子之位置處的前述配線的寬度，係小於前述連接端子之前述寬度方向的長度；與前述配線的上面對向之前述連接端子的下面，係具有與前述配線的上面抵接之抵接面、以及沒有與前述配線的上面抵接之分離面，前述分離面與前述配線的上面之間係由前述阻焊劑層所充填。
  2. 如申請專利範圍第1項之配線基板，其中，前述連接端子與前述配線的材料相同。
  3. 如申請專利範圍第1項之配線基板，其中，前述連接端子係形成於包含構成前述配線的一部分之配線寬度變粗的粗寬度部或配線寬度變細的細寬度部之位置。
  4. 如申請專利範圍第1至3項中任一項之配線基板，其中，前述連接端子係與前述配線的兩側面抵接。
TW102132521A 2012-11-27 2013-09-10 Wiring board TWI566649B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012258279A JP5913063B2 (ja) 2012-11-27 2012-11-27 配線基板

Publications (2)

Publication Number Publication Date
TW201424482A TW201424482A (zh) 2014-06-16
TWI566649B true TWI566649B (zh) 2017-01-11

Family

ID=50827385

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102132521A TWI566649B (zh) 2012-11-27 2013-09-10 Wiring board

Country Status (7)

Country Link
US (1) US20150313015A1 (zh)
EP (1) EP2927950B1 (zh)
JP (1) JP5913063B2 (zh)
KR (1) KR20150087298A (zh)
CN (1) CN104823275B (zh)
TW (1) TWI566649B (zh)
WO (1) WO2014083718A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5795415B1 (ja) * 2014-08-29 2015-10-14 新光電気工業株式会社 配線基板及びその製造方法
US10431533B2 (en) * 2014-10-31 2019-10-01 Ati Technologies Ulc Circuit board with constrained solder interconnect pads
US9520352B2 (en) * 2014-12-10 2016-12-13 Shinko Electric Industries Co., Ltd. Wiring board and semiconductor device
KR102312314B1 (ko) * 2015-01-28 2021-10-13 삼성디스플레이 주식회사 터치 센서 장치 및 그 제조 방법
KR102320639B1 (ko) * 2015-02-04 2021-11-02 삼성디스플레이 주식회사 터치 스크린 패널 및 이의 제조 방법
US10039185B2 (en) * 2016-04-15 2018-07-31 Kinsus Interconnect Technology Corp. Manufacturing method of landless multilayer circuit board
CN106102303B (zh) * 2016-06-28 2019-09-13 Oppo广东移动通信有限公司 Pcb板及具有其的移动终端
JP7034677B2 (ja) * 2017-11-17 2022-03-14 ソニー・オリンパスメディカルソリューションズ株式会社 医療用回路基板及び医療機器
JP2022015755A (ja) * 2020-07-09 2022-01-21 イビデン株式会社 配線基板
US20220199503A1 (en) * 2020-12-21 2022-06-23 Intel Corporation Novel lga architecture for improving reliability performance of metal defined pads

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200637449A (en) * 2005-04-11 2006-10-16 Phoenix Prec Technology Corp Conducting bump structure of circuit board and fabricating method thereof
TW200945519A (en) * 2008-04-23 2009-11-01 Phoenix Prec Technology Corp Substrate structure having fine circuits and manufacturing method thereof

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5523920A (en) * 1994-01-03 1996-06-04 Motorola, Inc. Printed circuit board comprising elevated bond pads
JP3274619B2 (ja) * 1996-03-13 2002-04-15 三菱電機株式会社 半導体装置およびその製造方法
JP3321358B2 (ja) * 1996-05-31 2002-09-03 東芝マイクロエレクトロニクス株式会社 半導体装置
EP0828291A3 (en) * 1996-09-09 1999-11-17 Delco Electronics Corporation Fine pitch via formation using diffusion patterning techniques
JP2002271101A (ja) * 2001-03-09 2002-09-20 Nec Corp 半導体装置
JP2004119574A (ja) * 2002-09-25 2004-04-15 Fujikura Ltd 半導体パッケージ及びその製造方法
JP2005243942A (ja) * 2004-02-26 2005-09-08 Ngk Spark Plug Co Ltd 配線基板
JP2006222257A (ja) * 2005-02-10 2006-08-24 Toshiba Corp 配線基板とその製造方法、およびそれを用いた半導体装置
KR20070107154A (ko) * 2005-03-25 2007-11-06 스태츠 칩팩, 엘티디. 기판상에 좁은 상호접속 사이트를 갖는 플립 칩 상호접속체
JP4786976B2 (ja) * 2005-09-13 2011-10-05 パナソニック株式会社 配線基板及びその製造方法、並びに半導体装置
JP4068635B2 (ja) * 2005-09-30 2008-03-26 松下電器産業株式会社 配線基板
JP4813255B2 (ja) * 2006-05-23 2011-11-09 パナソニック株式会社 配線基板及びその製造方法ならびに半導体装置
JP4946225B2 (ja) * 2006-07-13 2012-06-06 株式会社村田製作所 多層セラミック電子部品、多層セラミック基板、および多層セラミック電子部品の製造方法
US8198727B1 (en) * 2006-12-15 2012-06-12 Nvidia Corporation Integrated circuit/substrate interconnect system and method of manufacture
TWI331797B (en) * 2007-04-18 2010-10-11 Unimicron Technology Corp Surface structure of a packaging substrate and a fabricating method thereof
JP2008283140A (ja) * 2007-05-14 2008-11-20 Shinko Electric Ind Co Ltd 配線基板の製造方法及び配線基板
JP5217043B2 (ja) * 2007-07-11 2013-06-19 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
TWI473553B (zh) * 2008-07-03 2015-02-11 Advanced Semiconductor Eng 晶片封裝結構
JP5352146B2 (ja) * 2008-07-23 2013-11-27 ルネサスエレクトロニクス株式会社 半導体装置
JP2010045177A (ja) * 2008-08-12 2010-02-25 Fujitsu Microelectronics Ltd 多層配線基板及び多層配線基板の試験方法
KR101627574B1 (ko) * 2008-09-22 2016-06-21 쿄세라 코포레이션 배선 기판 및 그 제조 방법
JP2011045363A (ja) * 2009-08-06 2011-03-10 Rohm & Haas Co 観賞植物の処理
TWI412308B (zh) * 2009-11-06 2013-10-11 Via Tech Inc 線路基板及其製程
US8302298B2 (en) * 2009-11-06 2012-11-06 Via Technologies, Inc. Process for fabricating circuit substrate
JP2012054297A (ja) 2010-08-31 2012-03-15 Kyocer Slc Technologies Corp 配線基板およびその製造方法
JP6081044B2 (ja) * 2010-09-16 2017-02-15 富士通株式会社 パッケージ基板ユニットの製造方法
JP2013074054A (ja) * 2011-09-27 2013-04-22 Renesas Electronics Corp 電子装置、配線基板、及び、電子装置の製造方法
JP2013115214A (ja) * 2011-11-28 2013-06-10 Shinko Electric Ind Co Ltd 半導体装置、半導体素子、及び半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200637449A (en) * 2005-04-11 2006-10-16 Phoenix Prec Technology Corp Conducting bump structure of circuit board and fabricating method thereof
TW200945519A (en) * 2008-04-23 2009-11-01 Phoenix Prec Technology Corp Substrate structure having fine circuits and manufacturing method thereof

Also Published As

Publication number Publication date
JP5913063B2 (ja) 2016-04-27
JP2014107371A (ja) 2014-06-09
KR20150087298A (ko) 2015-07-29
EP2927950B1 (en) 2022-02-16
EP2927950A1 (en) 2015-10-07
EP2927950A4 (en) 2016-07-27
US20150313015A1 (en) 2015-10-29
WO2014083718A1 (ja) 2014-06-05
TW201424482A (zh) 2014-06-16
CN104823275B (zh) 2018-04-06
CN104823275A (zh) 2015-08-05

Similar Documents

Publication Publication Date Title
TWI566649B (zh) Wiring board
TWI473543B (zh) 配線基板
TWI601466B (zh) 配線基板
TWI524830B (zh) Wiring board
KR101555460B1 (ko) 배선기판
JP2014078551A (ja) 配線基板、配線基板の製造方法
JP2013105908A (ja) 配線基板
JP6185880B2 (ja) 配線基板の製造方法及び配線基板
TWI566648B (zh) Wiring board
JP2004095582A (ja) コア基板およびその製造方法
JP2014089996A (ja) 配線基板