JP2004119574A - 半導体パッケージ及びその製造方法 - Google Patents
半導体パッケージ及びその製造方法 Download PDFInfo
- Publication number
- JP2004119574A JP2004119574A JP2002278946A JP2002278946A JP2004119574A JP 2004119574 A JP2004119574 A JP 2004119574A JP 2002278946 A JP2002278946 A JP 2002278946A JP 2002278946 A JP2002278946 A JP 2002278946A JP 2004119574 A JP2004119574 A JP 2004119574A
- Authority
- JP
- Japan
- Prior art keywords
- post
- semiconductor substrate
- conductive resin
- forming
- bump
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】クラック発生を低減させる半導体パッケージ及びその製造方法を提供することにある。
【解決手段】本発明の半導体パッケージは、半導体基板３と、半導体基板３上に配置されたアルミパッド５と、アルミパッドから引き出された再配線７と、半導体基板３の全面を被覆する封止樹脂９と、再配線７上に開口された溝と、この溝を埋めてなる導電性樹脂のポスト１ｂと、ポスト１ｂ上に一体化して設けられた導電性樹脂からなるバンプ１ａとを備えることで、ポストとバンプが一体化して形成されるため高アスペクト比ので形成でき、結果として半導体パッケージとプリント配線基板との接合部で生じるクラック発生を低減させることができる。
【選択図】 図１
【解決手段】本発明の半導体パッケージは、半導体基板３と、半導体基板３上に配置されたアルミパッド５と、アルミパッドから引き出された再配線７と、半導体基板３の全面を被覆する封止樹脂９と、再配線７上に開口された溝と、この溝を埋めてなる導電性樹脂のポスト１ｂと、ポスト１ｂ上に一体化して設けられた導電性樹脂からなるバンプ１ａとを備えることで、ポストとバンプが一体化して形成されるため高アスペクト比ので形成でき、結果として半導体パッケージとプリント配線基板との接合部で生じるクラック発生を低減させることができる。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体基板上に形成されるバンプに関し、特に高アスペクト比のバンプを有する半導体パッケージ及びその製造方法に関する。
【０００２】
【従来の技術】
一般的な半導体ＩＣのパッケージとして、ＤＩＰ（Ｄｕａｌ Ｉｎｌｉｎｅ Ｐａｃｋａｇｅ）やＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋｇｅ）等に代表されるパッケージ形状がある。これら半導体ＩＣの構造は、回路配線が施された半導体基板上に配置されている電極板と、この半導体基板の外周に配置された端子リードとをワイヤボンディングにより接続し、樹脂で封止することでパッケージ化されている。
【０００３】
一方近年の電子機器や携帯型端末の小型化に伴いプリント配線基板上に多数の部品を密集して実装する高密度部品実装が進められている。この高密度部品実装は、抵抗やコンデンサ等の受動素子を小型化して直接プリント配線基板上に実装するだけでなく、半導体基板自体を直接プリント配線基板上に実装することで、より高密度化させようとするものである。
【０００４】
しかし上述したように、ＤＩＰやＱＦＰ等の半導体パッケージは端子リードが半導体基板の外周に配置されているため、これ以上小型化するには端子リード間のピッチをできる限り狭くする必要があるが、既に端子リード間のピッチを狭くするには物理的な限界が生じていた。
【０００５】
そこで、この課題を解決するために端末リードを廃止して半導体基板上に２次元的にはんだバンプを形成する、いわゆるボールグリップアレイ（以下、ＢＧＡ（ｂａｌｌ ｇｒｉｐ ａｒｒａｙ）と呼ぶ。）構造が提案された。ＢＧＡ構造は、電極板に対して垂直方向に配線を引き出し、引き出した配線の末端にバンプを設けることで、半導体パッケージ全体のサイズを縮小化したものである。
【０００６】
図５（ａ）は、従来のＢＧＡ構造を有する半導体パッケージの構造断面図を示す図である。また、図５（ｂ）は、この半導体パッケージ構造断面図においてＡ部分を拡大した拡大構造断面図である。
【０００７】
図５（ａ）（ｂ）に示すように、半導体パッケージ１００は、半導体基板１０３と、この半導体基板１０３上に形成されるアルミパッド（電極板）１０５と、この半導体基板１０３及びアルミパッド１０５の全面を被覆する保護膜１１３と、このアルミパッド１０５上に形成された貫通孔を介して所定位置までパターン配線された再配線１０７と、再配線１０７上に形成されるポスト１１１と、ポスト１１１の高さまで充填された封止樹脂１０９と、ポスト１１１上に形成されるバンプ１０１とからなる。
【０００８】
次に上述した半導体パッケージの製造方法を、図６（ａ）〜（ｅ）を参照して説明する。図６（ａ）〜（ｅ）は、従来の製造工程を順に断面図で示したものである。
【０００９】
まず、図６（ａ）に示すように、アルミパッド１０５が形成された半導体基板１０３を用い、この半導体基板１０３及びアルミパッド１０５の全面に保護膜１１３を形成する。次いで、アルミパッド１０５上に保護膜１１３を貫通する貫通孔を形成し、この貫通孔を埋めるようにしてメッキにて配線層を形成する。次いでこの配線層に重ねてレジストを塗布し、レジスト上に配線用マスクを被せて露光・現像等のパターニングを行う。その後、パターニングにより現れた不要な配線材料をエッチングにより除去する。また、パターニングにより形成されたパターン上のレジストもパターン形成後に除去して再配線１０７を完成させる。
【００１０】
次いで、図６（ｂ）に示すように、再配線１０７上にポスト１１１を形成する。まず、再配線１０７が形成されている半導体基板１０３上にレジストを塗布して１００μｍ程度の高さのレジスト層を形成する。次いでレジスト層上にポスト形成用マスク（ネガティブマスク）を被せて露光・現像の順にパターニングを行い溝を開口させる。次いで、この溝に電極端子材料である銅をビルドアップ工法（銅メッキ工程）により積層させて溝を埋める。次いで、メッキ工法により埋められたこの溝の外周にあるレジストを除去することでポスト１１１を完成させる。
【００１１】
続いて、図６（ｃ）に示すように、ポスト１１１が形成された基板１０３上に、表面が平坦になるようにポスト１１１よりも高く封止樹脂１０９を塗布して封止樹脂層１１０を形成する。
【００１２】
次いで、図６（ｄ）に示すように、形成された封止樹脂層１１０の表面を研磨してポスト１１１の頭を露出させる。そして、図６（ｅ）に示すように、露出したポスト１１１上にはんだボールを搭載することでバンプ１０１を形成する。 このようにして形成された半導体パッケージを裏返してプリント配線基板に配置し、リフローすることで半導体パッケージがプリント配線基板に実装される。
【００１３】
【特許文献１】
特開２０００−２９４５９１号公報
【特許文献２】
特開２００１−５３０９９号公報
【特許文献３】
特開２００１−３３２５７４号公報
【００１４】
【発明が解決しようとする課題】
ところで、半導体パッケージとプリント配線基板との熱膨張率は互いに異なるものである。そのためヒートサイクル試験等を行った際に、半導体パッケージとプリント配線基板との熱膨張率の相違に基づく応力が半導体パッケージとプリント配線基板との接合部に集中し、接合部にクラックが入るという問題がある。
【００１５】
接合部にクラックが入らないように接合部にかかる応力を分散するためには、ポストを形成し、更にポストを高く形成することが最も有効な方法である。すなわち幅が狭くて丈の高い構造のポスト、いわゆる高アスペクト比のポストを得ることができればクラックの発生を低減させることができる。
【００１６】
しかしながら上述したように、従来のポスト形成方法では、ポストの高さを１００μｍ程度まで形成することが限界である。これはレジスト層自体を１００μｍ厚までしか形成できないため、これに伴いポストの高さも１００μｍまでしか形成することができないという理由によるものである。レジスト層を１００μｍ厚までしか形成できないのは、レジストを均一に塗布することが技術的に非常に困難なためである。
【００１７】
また、従来のポスト形成方法は、ビルドアップ工法で行われているためメッキにて形成している。ビルドアップ工法は、非常に手間と時間が掛かることから製造コストが高くつくという問題がある。
【００１８】
さらに、ビルドアップ工法によるポストの形成方法では、それぞれのポストの高さが一定になるように積層させることが技術的に困難であるという問題もある。そのためビルドアップ工法でポストを形成した場合、他のポスト高と比べて±１０μｍ程の誤差が生じる。
【００１９】
一方、スクリーン印刷により導電樹脂を印刷する方法もあるが、スクリーン印刷によりバンプを高く形成することは技術的に非常に難しいといわれている。
【００２０】
本発明は、上記に鑑みてなされたもので、その目的としては、高アスペクト比のポストを容易かつ低コストで形成することができる半導体パッケージ及びその製造方法を提供することにある。
【００２１】
【課題を解決するための手段】
請求項１記載の本発明は、半導体基板と、半導体基板上に配置された電極パッドと、電極パッドから引き出された配線と、半導体基板の全面を被覆する樹脂と、樹脂の配線上に開口された溝を埋めてなる導電性樹脂の柱状部材と、柱状部材上に一体化して設けられた導電性樹脂からなるバンプとを有することを要旨とする。
【００２２】
請求項２記載の本発明は、半導体基板と、半導体基板上に配置された電極パッドと、電極パッドから引き出された配線と、配線上に配置された導電性樹脂からなる柱状部材と、柱状部材の他方の端部に一体化して設けられた導電性樹脂からなるバンプとを有することを要旨とする。
【００２３】
請求項３記載の本発明は、導電性樹脂は、ナノスケールの導電性粒子を含有することを要旨とする。
【００２４】
請求項４記載の本発明は、柱状部材は、射出により積層形成されることを要旨とする。
【００２５】
請求項５記載の本発明は、半導体基板を形成する工程と、半導体基板上に電極パッドを形成する工程と、電極パッドに配線をパターン成形する工程と、半導体基板の全面に樹脂層を形成する工程と、樹脂層を貫通して前記配線が露出する溝を形成する工程と、溝に導電性樹脂を射出して埋める工程と、射出積層方向に連続して導電性樹脂を射出積層してバンプを形成する工程とを有することを要旨とする。
【００２６】
請求項６記載の本発明は、半導体基板を形成する工程と、半導体基板上に電極パッドを形成する工程と、電極パッドに配線をパターン成形する工程と、配線上に導電性樹脂を射出して柱状部材を積層形成する工程と、射出積層方向に連続して導電性樹脂を射出積層してバンプを形成する工程とを有することを要旨とする。
【００２７】
請求項７記載の本発明は、射出成形は、インクジェット方式を用いることを要旨とする。
【００２８】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して説明する。
【００２９】
（第１の実施の形態）
図１は、本発明の第１の実施の形態に係る半導体パッケージの構造断面を示す図である。
【００３０】
この半導体パッケージは、半導体基板３と、半導体基板３上に配置されたアルミパッド５と、半導体基板３及びアルミパッド５の表面を被覆する保護膜１３と、このアルミパッド５上に形成された貫通孔を介して所定位置まで引き出された再配線７と、保護膜１３及び再配線７の表面を被覆する所定の高さを有するレジスト９と、レジスト９の再配線７上に開口された溝８と、この溝８を埋めてなるポスト１ｂと、このポスト１ｂに一体化して設けられたバンプ１ａとを備えている。
【００３１】
半導体基板３は、既に内層に導電配線が積層形成されている一般的なシリコンウエハであり、このシリコンウエハから切り出されたダイサイズは４ｍｍ×５ｍｍである。
【００３２】
アルミパッド５は、主原材料がアルミニウムからなる薄膜の電極板であり、半導体基板３の内層に形成された電極線を垂直に半導体基板３の表面上に引き出し、この電極線の先端に配置されるものである。
【００３３】
再配線７は、主原材料が銅からなる薄膜の配線であり、アルミパッドから所定の位置までパターニングにより引き回し配線されたものである。この再配線７の幅は６０μｍであり、高さは２０μｍである。
【００３４】
レジスト９は、半導体基板３の全面を被覆し、且つ絶縁するための樹脂であり、具体的にこのレジストは、ポリイミド系の樹脂である。
【００３５】
ポスト１ｂは、レジスト９で形成されたレジスト層１０の再配線７上に形成された溝８を埋めてなるものであり、一般に円柱形状を有している。このポスト１ｂの径は、約５０〜１００μｍ程であり、ポスト１ｂの高さは１００μｍ程である。
【００３６】
バンプ１ａは、ポスト１ｂ上に一体化して形成されるものであり、略球状を有している。このバンプ１ａの径は、形成されたポスト１ｂの径に応じて変化するが、一般には約５０〜１００μｍ程であり、高さは１００μｍ程である。本実施の形態において、バンプ１ａとポスト１ｂは共に金属粒子を含有する導電性樹脂１６からなる。
【００３７】
本発明において導電性樹脂１６は、具体的に次の条件を備えているものである。
（１）バンプ１ａ及びポスト１ｂの高さバラツキを抑えられること。
（２）再配線７、ポスト１ｂ及びバンプ１ａで構成される電極線内の抵抗値バラツキを抑えられること。
（３）（２）の条件に加え、抵抗値を低く抑えられること。
【００３８】
これら（１）〜（３）の条件を満たす導電性樹脂１６として、本実施の形態においては、ナノスケールの金属粒子を含有する導電性樹脂１６を用いた。具体的に導電性樹脂１６とは、例えばＡｇ（銀）、Ａｕ（金）、Ｃｕ（銅）等の第１Ｂ族元素（銅族）や、Ｐｔ（白金）等の白金族をナノスケールにまで粉砕し、これを樹脂等の溶剤に溶解させたものである。
【００３９】
したがって、上記構成を有する半導体パッケージは、半導体基板３上に配置されたアルミパッド５から所定位置まで引き出された再配線７上に、同材料（導電性樹脂１６）からなるポスト１ｂとバンプ１ａを一体化して配置させたことにより、同材料からなるポスト１ｂとバンプ１ａは当然結合強度が高いことから高アスペクト比のポスト１ｂとバンプ１ａを得ることができる。
【００４０】
また、ポスト１ｂの周囲がレジスト９で補強されていることで、ポスト１ｂをより高アスペクト比で配置させることができる。
さらに、ポスト１ｂ及びバンプ１ａは、ナノスケールの導電性樹脂１６で形成されていることから、ポスト１ｂ及びバンプ１ａの高さのバラツキを抑えることができる。
【００４１】
また更に、導電性樹脂１６を抵抗値特性が安定しているので、電極線内の抵抗値バラツキを抑えることができる。
また、従来よりも抵抗値の低い導電性樹脂１６を用いているので、半導体パッケージ全体の消費電力を低下させることができる。
【００４２】
（製造方法）
次に、図２（ａ）〜（ｃ）を参照して、本発明の半導体パッケージの製造工程を断面図を用いて順に説明する。
【００４３】
本発明の半導体パッケージは、半導体基板３を形成する工程と、この半導体基板３上にアルミパッド５を形成する工程と、半導体基板３及びアルミパッド５の表面上に保護膜１３を形成する工程と、アルミパッド５上に形成された貫通孔を介して所定位置まで再配線７をパターニングする工程と、半導体基板３及びアルミパッド５上の全面にレジスト９を塗布してレジスト層１０を形成する工程と、レジスト層１０を貫通して再配線７が露出する溝８を形成する工程と、この溝８に導電性樹脂１６を射出させポスト１ｂを積層形成する工程と、ポスト１ｂの積層方向に連続して導電性樹脂１６を射出させバンプ１ａを積層形成する工程とからなる。
【００４４】
本実施の形態においては、溝８に導電性樹脂１６を射出させポスト１ｂを積層形成する工程で、導電性樹脂１６の射出装置としてインクジェット式塗布装置１１を使用する。
【００４５】
このインクジェット式塗布装置１１は、図２（ａ）に示すように、導電性樹脂１６が充填されている液槽１４と、この液槽１４の上部に配置される圧電素子（ピエゾ素子）１５と、このピエゾ素子１５に加える電圧を加減制御する電圧制御部１７とを少なくとも備え、図示していないが電圧制御部１７を制御するための中央演算処理部（ＣＰＵ）や、操作者からの指令を入力するための外部入力装置（例えばキーボード等）を備えている。
【００４６】
このインクジェット式塗布装置１１は、導電性樹脂１６を１滴当たり約４〜２４ピコリットル（ｐｌ）滴下でき、１滴当たり（４ピコリットル）約５０μｍの径のドッドを形成することができるものである。
【００４７】
このインクジェット式塗布装置１１を用いて半導体パッケージを作製する工程を具体的に説明する。
【００４８】
図２（ａ）に示すように、既に内層に導電配線が積層形成されている半導体基板３を用意し、この半導体基板３上に蒸着法やスパッタリング法によりアルミパッド５を形成する。次いで半導体基板３及びアルミパッド５の全面に配線材料を塗布して配線層を形成する。続いてこの配線層上にレジストを重ねて塗布し、このレジスト上に配線用マスクを被せて露光・現像等のパターニングを行う。パターニングにより現れた不要な配線材料はエッチングにより除去する。また、形成されたパターン上のレジストも除去して再配線７を完成する。
【００４９】
次に、図２（ｂ）に示すように、再配線７を形成した半導体基板３の全面にポリイミド系樹脂９を１００μｍ程度の高さになるまで塗布する。次いでこのポリイミド系樹脂９上に５０μｍの穴の空いたポスト形成用マスクを被せ露光・現像の順にパターニングを行い、ポリイミド系樹脂９の再配線７上に５０μｍの径を有する溝８を開口させる。続いて溝８の開口面に対して垂直にインクジェット式塗布装置１１を配置する。操作者がキーボードから導電性樹脂１６を射出させる射出量を入力すると、指令を受けた中央演算処理部は電圧制御部１７に対して射出命令を出力し、射出命令を受けた電圧制御部１７が、ピエゾ素子１５に対して所定電圧を印加してピエゾ素子１５を膨張させることで液槽１４のノズル先端から導電性樹脂１６が盛り上がる。ここでピエゾ素子１５に印加していた電圧値を下げて、ピエゾ素子１５を収縮させることで導電性樹脂１６が溝８に射出される。これを繰り返し行い溝８を導電性樹脂１６で埋めることでポスト１ｂを完成させる。
【００５０】
続いて、図２（ｃ）に示すように、積層形成されたポスト１ｂ上に連続して、ポスト１ｂの積層形成方法と同じ方法で、導電性樹脂１６を射出させる。これによりポスト１ｂ上にバンプ１ａが一体成形される。最後にバンプ１ａ及びポスト１ｂが形成された半導体パッケージを３００℃で焼成してポスト１ｂ及びバンプ１ａを完成させる。このようにして製造された半導体パッケージを電気的導通検査したところ、十分に低い抵抗値を示すバンプ１ａ及びポスト１ｂが形成されていた。
【００５１】
したがって、本実施の形態に掛かる製造方法で半導体パッケージを製造すると、ポスト１ｂ形成後、連続してバンプ１ａの形成を行うことができるので、従来工程において必須であった溝をビルドアップ工法で埋める工程、封止樹脂を塗布する工程、封止樹脂を研磨する工程が不要となる。
【００５２】
また、ポスト１ｂとバンプ１ａを共に同じ導電性樹脂１６を用いて連続形成することで、高アスペクト比のポスト１ｂとバンプ１ａを形成することができる。
【００５３】
更に、インクジェット方式塗布装置１１を用い、かつナノスケール導電性樹脂１６を用いてポスト１ｂ及びバンプ１ａを形成することで、高さのバラツキを数μｍ程度のオーダーまで抑えることができる。つまり具体的には、Ａｇ（銀）を使用した場合、Ａｇの粒子径が２ｎｍ〜１０ｎｍ程度であることから、ポストの高さのバラツキ誤差を±１〜２μｍとすることができる。
【００５４】
なお、本実施の形態においては５０μｍの径のポスト１ｂを形成させた、現在、射出により形成できるドットの径は１５μｍ程ともいわれているため、ドットの大きさ制御も±１μｍ程で制御可能である。したがって、電圧制御をより細かく行い、導電性樹脂１６の射出量を更に少量にすることで、ポスト１ｂ及びバンプ１ａの高さを±１〜２μｍ程の誤差にまで改善することができる。
【００５５】
また、粘性の高い溶媒を用いた導電性樹脂１６を使用した場合、バンプ１ｂを支えるレジスト層を薄くしても、高アスペクト比のポスト１ｂ及びバンプ１ａを形成することができる。
【００５６】
またなお、本実施の形態においては、導電性樹脂１６を射出させる方法としてピエゾ素子１５を適用したインクジェット式塗布装置１１を使用したが、射出方法は、導電性樹脂１６を高精度に射出することができる装置であればこれに限定するものではない。したがって、ピエゾ素子１５を用いたピエゾ方式に替えてサーマルインクジェット方式やバブルジェット（登録商標）方式であってもよい。
【００５７】
（第１の実施の形態の変形例）
図３は、本発明の第１の実施の形態に係る半導体パッケージの断面構成の変形例を示す図である。
【００５８】
この半導体パッケージは、半導体基板３と、半導体基板３上に配置されたアルミパッド５と、アルミパッド５から引き出された再配線７と、この再配線７上に配置された導電性樹脂１６からなるポスト１ｂと、ポスト１ｂの他方の端部に一体化して配置された導電性樹脂１６からなるバンプ１ａとを有する。
【００５９】
この半導体パッケージのポスト１ｂ及びバンプ１ａは、再配線７上に直接、導電性樹脂１６が射出されることで積層形成されるものである。つまり、第１の実施の形態の製造方法において、図２（ａ）で示したように、半導体基板３及びアルミパッド５上の全面にレジスト９を塗布してレジスト層１０を形成する工程と、レジスト層１０を貫通し再配線７が露出する溝８を形成する工程を不要としたものである。
【００６０】
すなわち、この半導体パッケージは、半導体基板３上に配線層を形成し、配線層に重ねてレジストを塗布してマスクを被せ、順に露光・現像を行うことで再配線７を形成した後に、インクジェット式塗布装置１１を用いて直接この再配線７上に導電性樹脂１６を射出してポスト１ｂを形成し、続いてこの形成されたポスト１ｂ上に連続して導電性樹脂１６を塗布することでポスト１ａを形成する。
【００６１】
この第１の実施の形態に係る変形例においては、ポリイミド系樹脂層１０を形成しない代わりに、半導体基板３、アルミパッド５及び再配線７上に被覆するために、絶縁材料を塗布してこれらの面上を保護する。
【００６２】
したがって、この変形例も第１の実施の形態の効果と同様に、ポスト１ｂとバンプ１ａを同材料（導電性樹脂１６）を用いて連続形成することで、高アスペクト比のポスト１ｂとバンプ１ａを形成することができる。
【００６３】
また、従来の製造方法ではメッキ工法でポストを形成していたためポスト１ｂの高さに誤差が±１０μｍ程度生じていたが、インクジェット方塗布装置１１を用い、かつナノスケール導電性樹脂１６を用いてポスト１ｂ及びバンプ１ａを形成することで、ポスト１ｂの高さ誤差を数ｎｍ単位まで低減させることができる。
【００６４】
（第２の実施の形態）
次に、図４を参照して、本発明の第２の実施の形態に係る半導体パッケージの製造方法を説明する。
【００６５】
図４（ａ）〜（ｄ）は、従来の製造方法で説明した図６（ａ）〜（ｄ）と対応しており、略同じ工程である。従来と異なる点は、図４（ｂ）のポスト１ｂを形成する工程において、従来はビルドアップ工法により積層形成していたが、インクジェット方式でポスト１ｂを積層形成することにある。また、図４（ｅ）において、バンプ１ａを積層形成する際もインクジェット方式を用いて行うことが第２の実施の形態の特徴である。
【００６６】
上記特徴と踏まえ、図４（ａ）〜（ｅ）の製造工程を順に説明していく。なお、重複箇所は簡潔に説明する。
【００６７】
まず、図４（ａ）に示すように、半導体基板３上にアルミパッド５を形成し、更に半導体基板３とアルミパッド５の全面上に配線材料とレジストを順に塗布し、それぞれ配線層とレジスト層を形成する。レジスト層上に配線用マスクを被せ露光・現像のパターニングを行った後、不要な配線材料をエッチング除去して再配線７を完成させる。
【００６８】
次いで、図４（ｂ）に示すように、再配線７が形成された半導体基板３上にレジストを１００μｍ程度の高さになるように塗布してレジスト層を形成し、レジスト層上にポスト形成用マスクを被せ露光・現像のパターニングを行って溝８を開口させる。次いで開口された溝８の面上に垂直にインクジェット式塗布装置１１を配置し、予め設定された適切な射出量及び射出間隔に応じて導電性樹脂１６が射出されることで、空隙が生じないように溝８が埋められる。溝８を埋めて形成されたポスト１ｂは外周を取り巻くレジストを除去することで完成される。
【００６９】
続いて、図４（ｃ）に示すように、ポスト１ｂが形成された半導体基板３上に、表面が平坦でかつポスト１ｂよりも高くなるように封止樹脂２１を塗布して封止樹脂層２３を形成する。
【００７０】
次いで、図４（ｄ）に示すように、封止樹脂層２１の表面を研磨してポスト１ｂの頭を露出させ、図４（ｅ）に示すように、再びインクジェット式塗布装置１１をポスト１ｂ上に配置して、ポスト１ｂの端面に連続して導電性樹脂１６が積層形成されるように射出することで、ポスト１ｂ上に一体化したバンプ１ａが形成される。
【００７１】
したがって、従来はビルドアップ工法でポスト１ｂとバンプ１ａを形成していたのでポスト１ｂの高さに±１０μｍ程度の誤差が生じていたが、ナノスケールの金属粒子を含有する導電性樹脂１６を最小４ピコリットルの射出量で射出することで、高さ誤差を１〜２μｍまで低減させることができる。
【００７２】
また、インクジェット方式塗布装置１１を用いてポスト１ｂを形成し、このポスト１ｂ上に連続してバンプ１ａを一体成形することで、同材料からなるポスト１ｂ及びバンプ１ａは結合率が高いことから、異なる材料で作製するよりも高アスペクト比で強度の高いポスト１ｂ及びバンプ１ａを形成することができる。
【００７３】
（第２の実施の形態の変形例）
なお、第２の実施の形態に係る製造方法の変形例として、図４（ａ）〜（ｄ）の工程は従来の製造工程と全く同じ工程で製造し、図２（ｅ）のバンプ１ａの積層形成工程のみインクジェット式塗布装置１１を用いて形成するようにしても良い。この製造方法を行った場合、従来の工程を適用しつつも、高アスペクト比のバンプ１ａのみを容易に形成することができる。
【００７４】
【発明の効果】
以上説明したように、請求項１記載の本発明によれば、半導体基板上に配置されたアルミパッドから所定位置まで引き出された再配線上にレジスト層を設け、このレジスト層に形成された溝を埋めてなるポストと、このポストに一体化してポストと同材料の導電性樹脂で形成されるバンプとを配置させることで、ポストとバンプは同材料からなることから結合強度が高くなり、ひいては高アスペクト比を得ることができる。また、ポストの周囲がレジストで補強されていることにより、レジストの高さに応じてより高アスペクト比のポスト及びバンプを得ることができるので、その結果、半導体パッケージとプリント配線基板と接合部にクラックが入ることを低減させることができる。
【００７５】
請求項２記載の本発明によれば、半導体基板上に配置されたアルミパッドから所定位置まで引き出された再配線上に、直接、導電性樹脂で成形されたポストを配置し、このポストに一体化してバンプが配置させることで丈の高いポストとバンプが形成することができる。また、ポストとバンプは同材料からなることから結合強度の高いポスト及びバンプが形成されるので高アスペクト比のポスト及びバンプを得ることができる。その結果、半導体パッケージとプリント配線基板と接合部にクラックが入ることを低減させることができる。
【００７６】
請求項３記載の本発明によれば、導電性樹脂としてナノスケールの導電性粒子を含有するものを使用することで、導電性樹脂１滴で形成されるドット径が小さくなるので、幅が狭く丈の高いポスト及びバンプを形成することができるので、高アスペクト比のポスト及びバンプを形成することができる。その結果、半導体パッケージとプリント配線基板と接合部にクラックが入ることを低減させることができる。
【００７７】
請求項４記載の本発明によれば、ポスト及びバンプを形成する方法として、従来のビルドアップ工法に替えて、導電性樹脂を射出して積層形成させることで、より短時間に容易にポスト及びバンプを形成することができる。
【００７８】
請求項５記載の本発明によれば、半導体基板を形成し、この半導体基板上にアルミパッドを形成し、アルミパッドから所定位置まで再配線を形成し、再配線された半導体基板の全面にレジスト層を形成し、このレジスト層を貫通して再配線が露出する溝を開口し、この溝を埋めるように導電性樹脂を射出してポストを形成し、更にこのポストの積層方向に連続して導電性樹脂を射出積層してバンプを形成することで、ポスト及びバンプが連続して一体成形されるので高アスペクト比のポスト及びバンプが得られる。またポストの周囲がレジストで補強されているので、より高アスペクト比のポストが得られる。その結果、ポストにクラックが入るのを低減させることができる。また、従来必須であったビルドアップ工法によるバンプ形成工程、封止樹脂の塗布工程、封止樹脂の研磨工程が不要となるので製造が容易になる。その結果、作業コスト及び材料コストを低減させることができる。
【００７９】
請求項６記載の本発明によれば、半導体基板を形成し、この半導体基板上にアルミパッドを形成し、アルミパッドから所定位置まで再配線を形成し、この再配線上に直接導電性樹脂を射出してポストを積層形成し、更にこのポストの積層方向に連続して導電性樹脂を射出積層してバンプを形成することで、ポスト及びバンプが連続して一体成形されるので高アスペクト比のポスト及びバンプが得られる。その結果、半導体パッケージとプリント配線基板と接合部にクラックが入ることを低減させることができる。また、従来必須であったビルドアップ工法によるバンプを形成工程、封止樹脂の塗布工程、封止樹脂の研磨工程が不要となるので製造が容易になる。その結果、作業コスト及び材料コストを低減させることができる。
【００８０】
請求項７記載の本発明によれば、射出方法は、インクジェット方式を用いることで、従来のビルドアップ工法による積層方法に比べて、短時間に溝を埋めてポストを形成することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る半導体パッケージの断面構成を示す図である。
【図２】本発明の第１の実施の形態に係る半導体パッケージの製造工程を説明する図であり、（ａ）はアルミパッド及び再配線を形成する工程、（ｂ）はポストを形成する工程、（ｃ）はバンプを形成する工程を示している。
【図３】本発明の第１の実施の形態に係る半導体パッケージの断面構成の変形例を示す図である。
【図４】本発明の第１の実施の形態に係る半導体パッケージの製造工程の変形例を説明する図であり、（ａ）はアルミパッド及び再配線を形成する工程、（ｂ）はポストを形成する工程、（ｃ）は封止樹脂層を形成する工程、（ｄ）は封止樹脂層を研磨する工程、（ｅ）はバンプを形成する工程を示している。
【図５】従来の半導体パッケージを示す図であり、（ａ）は半導体パッケージの構造断面図、（ｂ）は半導体パッケージのＡ部分を拡大した拡大構造断面図を示す。
【図６】従来の半導体パッケージの製造工程を説明する図である。
【符号の説明】
１ａ バンプ
１ｂ ポスト
３ 基板
５ アルミパッド（電極板）
７ 再配線
９ レジスト（ポリイミド系の樹脂）
１０ レジスト層
１１ インクジェット式塗布装置
１３ 保護膜
１５ ピエゾ素子
１６ 導電性樹脂
１７ 電圧制御部
１９ 絶縁膜
２１ 封止樹脂
２３ 封止樹脂層
１００ 半導体パッケージ
１０１ バンプ
１０３ 半導体基板（半導体チップ）
１０５ アルミパッド（電極板）
１０７ 再配線
１０９ 封止樹脂
１１０ 封止樹脂層
１１１ ポスト
１１３ 保護膜
【発明の属する技術分野】
本発明は、半導体基板上に形成されるバンプに関し、特に高アスペクト比のバンプを有する半導体パッケージ及びその製造方法に関する。
【０００２】
【従来の技術】
一般的な半導体ＩＣのパッケージとして、ＤＩＰ（Ｄｕａｌ Ｉｎｌｉｎｅ Ｐａｃｋａｇｅ）やＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋｇｅ）等に代表されるパッケージ形状がある。これら半導体ＩＣの構造は、回路配線が施された半導体基板上に配置されている電極板と、この半導体基板の外周に配置された端子リードとをワイヤボンディングにより接続し、樹脂で封止することでパッケージ化されている。
【０００３】
一方近年の電子機器や携帯型端末の小型化に伴いプリント配線基板上に多数の部品を密集して実装する高密度部品実装が進められている。この高密度部品実装は、抵抗やコンデンサ等の受動素子を小型化して直接プリント配線基板上に実装するだけでなく、半導体基板自体を直接プリント配線基板上に実装することで、より高密度化させようとするものである。
【０００４】
しかし上述したように、ＤＩＰやＱＦＰ等の半導体パッケージは端子リードが半導体基板の外周に配置されているため、これ以上小型化するには端子リード間のピッチをできる限り狭くする必要があるが、既に端子リード間のピッチを狭くするには物理的な限界が生じていた。
【０００５】
そこで、この課題を解決するために端末リードを廃止して半導体基板上に２次元的にはんだバンプを形成する、いわゆるボールグリップアレイ（以下、ＢＧＡ（ｂａｌｌ ｇｒｉｐ ａｒｒａｙ）と呼ぶ。）構造が提案された。ＢＧＡ構造は、電極板に対して垂直方向に配線を引き出し、引き出した配線の末端にバンプを設けることで、半導体パッケージ全体のサイズを縮小化したものである。
【０００６】
図５（ａ）は、従来のＢＧＡ構造を有する半導体パッケージの構造断面図を示す図である。また、図５（ｂ）は、この半導体パッケージ構造断面図においてＡ部分を拡大した拡大構造断面図である。
【０００７】
図５（ａ）（ｂ）に示すように、半導体パッケージ１００は、半導体基板１０３と、この半導体基板１０３上に形成されるアルミパッド（電極板）１０５と、この半導体基板１０３及びアルミパッド１０５の全面を被覆する保護膜１１３と、このアルミパッド１０５上に形成された貫通孔を介して所定位置までパターン配線された再配線１０７と、再配線１０７上に形成されるポスト１１１と、ポスト１１１の高さまで充填された封止樹脂１０９と、ポスト１１１上に形成されるバンプ１０１とからなる。
【０００８】
次に上述した半導体パッケージの製造方法を、図６（ａ）〜（ｅ）を参照して説明する。図６（ａ）〜（ｅ）は、従来の製造工程を順に断面図で示したものである。
【０００９】
まず、図６（ａ）に示すように、アルミパッド１０５が形成された半導体基板１０３を用い、この半導体基板１０３及びアルミパッド１０５の全面に保護膜１１３を形成する。次いで、アルミパッド１０５上に保護膜１１３を貫通する貫通孔を形成し、この貫通孔を埋めるようにしてメッキにて配線層を形成する。次いでこの配線層に重ねてレジストを塗布し、レジスト上に配線用マスクを被せて露光・現像等のパターニングを行う。その後、パターニングにより現れた不要な配線材料をエッチングにより除去する。また、パターニングにより形成されたパターン上のレジストもパターン形成後に除去して再配線１０７を完成させる。
【００１０】
次いで、図６（ｂ）に示すように、再配線１０７上にポスト１１１を形成する。まず、再配線１０７が形成されている半導体基板１０３上にレジストを塗布して１００μｍ程度の高さのレジスト層を形成する。次いでレジスト層上にポスト形成用マスク（ネガティブマスク）を被せて露光・現像の順にパターニングを行い溝を開口させる。次いで、この溝に電極端子材料である銅をビルドアップ工法（銅メッキ工程）により積層させて溝を埋める。次いで、メッキ工法により埋められたこの溝の外周にあるレジストを除去することでポスト１１１を完成させる。
【００１１】
続いて、図６（ｃ）に示すように、ポスト１１１が形成された基板１０３上に、表面が平坦になるようにポスト１１１よりも高く封止樹脂１０９を塗布して封止樹脂層１１０を形成する。
【００１２】
次いで、図６（ｄ）に示すように、形成された封止樹脂層１１０の表面を研磨してポスト１１１の頭を露出させる。そして、図６（ｅ）に示すように、露出したポスト１１１上にはんだボールを搭載することでバンプ１０１を形成する。 このようにして形成された半導体パッケージを裏返してプリント配線基板に配置し、リフローすることで半導体パッケージがプリント配線基板に実装される。
【００１３】
【特許文献１】
特開２０００−２９４５９１号公報
【特許文献２】
特開２００１−５３０９９号公報
【特許文献３】
特開２００１−３３２５７４号公報
【００１４】
【発明が解決しようとする課題】
ところで、半導体パッケージとプリント配線基板との熱膨張率は互いに異なるものである。そのためヒートサイクル試験等を行った際に、半導体パッケージとプリント配線基板との熱膨張率の相違に基づく応力が半導体パッケージとプリント配線基板との接合部に集中し、接合部にクラックが入るという問題がある。
【００１５】
接合部にクラックが入らないように接合部にかかる応力を分散するためには、ポストを形成し、更にポストを高く形成することが最も有効な方法である。すなわち幅が狭くて丈の高い構造のポスト、いわゆる高アスペクト比のポストを得ることができればクラックの発生を低減させることができる。
【００１６】
しかしながら上述したように、従来のポスト形成方法では、ポストの高さを１００μｍ程度まで形成することが限界である。これはレジスト層自体を１００μｍ厚までしか形成できないため、これに伴いポストの高さも１００μｍまでしか形成することができないという理由によるものである。レジスト層を１００μｍ厚までしか形成できないのは、レジストを均一に塗布することが技術的に非常に困難なためである。
【００１７】
また、従来のポスト形成方法は、ビルドアップ工法で行われているためメッキにて形成している。ビルドアップ工法は、非常に手間と時間が掛かることから製造コストが高くつくという問題がある。
【００１８】
さらに、ビルドアップ工法によるポストの形成方法では、それぞれのポストの高さが一定になるように積層させることが技術的に困難であるという問題もある。そのためビルドアップ工法でポストを形成した場合、他のポスト高と比べて±１０μｍ程の誤差が生じる。
【００１９】
一方、スクリーン印刷により導電樹脂を印刷する方法もあるが、スクリーン印刷によりバンプを高く形成することは技術的に非常に難しいといわれている。
【００２０】
本発明は、上記に鑑みてなされたもので、その目的としては、高アスペクト比のポストを容易かつ低コストで形成することができる半導体パッケージ及びその製造方法を提供することにある。
【００２１】
【課題を解決するための手段】
請求項１記載の本発明は、半導体基板と、半導体基板上に配置された電極パッドと、電極パッドから引き出された配線と、半導体基板の全面を被覆する樹脂と、樹脂の配線上に開口された溝を埋めてなる導電性樹脂の柱状部材と、柱状部材上に一体化して設けられた導電性樹脂からなるバンプとを有することを要旨とする。
【００２２】
請求項２記載の本発明は、半導体基板と、半導体基板上に配置された電極パッドと、電極パッドから引き出された配線と、配線上に配置された導電性樹脂からなる柱状部材と、柱状部材の他方の端部に一体化して設けられた導電性樹脂からなるバンプとを有することを要旨とする。
【００２３】
請求項３記載の本発明は、導電性樹脂は、ナノスケールの導電性粒子を含有することを要旨とする。
【００２４】
請求項４記載の本発明は、柱状部材は、射出により積層形成されることを要旨とする。
【００２５】
請求項５記載の本発明は、半導体基板を形成する工程と、半導体基板上に電極パッドを形成する工程と、電極パッドに配線をパターン成形する工程と、半導体基板の全面に樹脂層を形成する工程と、樹脂層を貫通して前記配線が露出する溝を形成する工程と、溝に導電性樹脂を射出して埋める工程と、射出積層方向に連続して導電性樹脂を射出積層してバンプを形成する工程とを有することを要旨とする。
【００２６】
請求項６記載の本発明は、半導体基板を形成する工程と、半導体基板上に電極パッドを形成する工程と、電極パッドに配線をパターン成形する工程と、配線上に導電性樹脂を射出して柱状部材を積層形成する工程と、射出積層方向に連続して導電性樹脂を射出積層してバンプを形成する工程とを有することを要旨とする。
【００２７】
請求項７記載の本発明は、射出成形は、インクジェット方式を用いることを要旨とする。
【００２８】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して説明する。
【００２９】
（第１の実施の形態）
図１は、本発明の第１の実施の形態に係る半導体パッケージの構造断面を示す図である。
【００３０】
この半導体パッケージは、半導体基板３と、半導体基板３上に配置されたアルミパッド５と、半導体基板３及びアルミパッド５の表面を被覆する保護膜１３と、このアルミパッド５上に形成された貫通孔を介して所定位置まで引き出された再配線７と、保護膜１３及び再配線７の表面を被覆する所定の高さを有するレジスト９と、レジスト９の再配線７上に開口された溝８と、この溝８を埋めてなるポスト１ｂと、このポスト１ｂに一体化して設けられたバンプ１ａとを備えている。
【００３１】
半導体基板３は、既に内層に導電配線が積層形成されている一般的なシリコンウエハであり、このシリコンウエハから切り出されたダイサイズは４ｍｍ×５ｍｍである。
【００３２】
アルミパッド５は、主原材料がアルミニウムからなる薄膜の電極板であり、半導体基板３の内層に形成された電極線を垂直に半導体基板３の表面上に引き出し、この電極線の先端に配置されるものである。
【００３３】
再配線７は、主原材料が銅からなる薄膜の配線であり、アルミパッドから所定の位置までパターニングにより引き回し配線されたものである。この再配線７の幅は６０μｍであり、高さは２０μｍである。
【００３４】
レジスト９は、半導体基板３の全面を被覆し、且つ絶縁するための樹脂であり、具体的にこのレジストは、ポリイミド系の樹脂である。
【００３５】
ポスト１ｂは、レジスト９で形成されたレジスト層１０の再配線７上に形成された溝８を埋めてなるものであり、一般に円柱形状を有している。このポスト１ｂの径は、約５０〜１００μｍ程であり、ポスト１ｂの高さは１００μｍ程である。
【００３６】
バンプ１ａは、ポスト１ｂ上に一体化して形成されるものであり、略球状を有している。このバンプ１ａの径は、形成されたポスト１ｂの径に応じて変化するが、一般には約５０〜１００μｍ程であり、高さは１００μｍ程である。本実施の形態において、バンプ１ａとポスト１ｂは共に金属粒子を含有する導電性樹脂１６からなる。
【００３７】
本発明において導電性樹脂１６は、具体的に次の条件を備えているものである。
（１）バンプ１ａ及びポスト１ｂの高さバラツキを抑えられること。
（２）再配線７、ポスト１ｂ及びバンプ１ａで構成される電極線内の抵抗値バラツキを抑えられること。
（３）（２）の条件に加え、抵抗値を低く抑えられること。
【００３８】
これら（１）〜（３）の条件を満たす導電性樹脂１６として、本実施の形態においては、ナノスケールの金属粒子を含有する導電性樹脂１６を用いた。具体的に導電性樹脂１６とは、例えばＡｇ（銀）、Ａｕ（金）、Ｃｕ（銅）等の第１Ｂ族元素（銅族）や、Ｐｔ（白金）等の白金族をナノスケールにまで粉砕し、これを樹脂等の溶剤に溶解させたものである。
【００３９】
したがって、上記構成を有する半導体パッケージは、半導体基板３上に配置されたアルミパッド５から所定位置まで引き出された再配線７上に、同材料（導電性樹脂１６）からなるポスト１ｂとバンプ１ａを一体化して配置させたことにより、同材料からなるポスト１ｂとバンプ１ａは当然結合強度が高いことから高アスペクト比のポスト１ｂとバンプ１ａを得ることができる。
【００４０】
また、ポスト１ｂの周囲がレジスト９で補強されていることで、ポスト１ｂをより高アスペクト比で配置させることができる。
さらに、ポスト１ｂ及びバンプ１ａは、ナノスケールの導電性樹脂１６で形成されていることから、ポスト１ｂ及びバンプ１ａの高さのバラツキを抑えることができる。
【００４１】
また更に、導電性樹脂１６を抵抗値特性が安定しているので、電極線内の抵抗値バラツキを抑えることができる。
また、従来よりも抵抗値の低い導電性樹脂１６を用いているので、半導体パッケージ全体の消費電力を低下させることができる。
【００４２】
（製造方法）
次に、図２（ａ）〜（ｃ）を参照して、本発明の半導体パッケージの製造工程を断面図を用いて順に説明する。
【００４３】
本発明の半導体パッケージは、半導体基板３を形成する工程と、この半導体基板３上にアルミパッド５を形成する工程と、半導体基板３及びアルミパッド５の表面上に保護膜１３を形成する工程と、アルミパッド５上に形成された貫通孔を介して所定位置まで再配線７をパターニングする工程と、半導体基板３及びアルミパッド５上の全面にレジスト９を塗布してレジスト層１０を形成する工程と、レジスト層１０を貫通して再配線７が露出する溝８を形成する工程と、この溝８に導電性樹脂１６を射出させポスト１ｂを積層形成する工程と、ポスト１ｂの積層方向に連続して導電性樹脂１６を射出させバンプ１ａを積層形成する工程とからなる。
【００４４】
本実施の形態においては、溝８に導電性樹脂１６を射出させポスト１ｂを積層形成する工程で、導電性樹脂１６の射出装置としてインクジェット式塗布装置１１を使用する。
【００４５】
このインクジェット式塗布装置１１は、図２（ａ）に示すように、導電性樹脂１６が充填されている液槽１４と、この液槽１４の上部に配置される圧電素子（ピエゾ素子）１５と、このピエゾ素子１５に加える電圧を加減制御する電圧制御部１７とを少なくとも備え、図示していないが電圧制御部１７を制御するための中央演算処理部（ＣＰＵ）や、操作者からの指令を入力するための外部入力装置（例えばキーボード等）を備えている。
【００４６】
このインクジェット式塗布装置１１は、導電性樹脂１６を１滴当たり約４〜２４ピコリットル（ｐｌ）滴下でき、１滴当たり（４ピコリットル）約５０μｍの径のドッドを形成することができるものである。
【００４７】
このインクジェット式塗布装置１１を用いて半導体パッケージを作製する工程を具体的に説明する。
【００４８】
図２（ａ）に示すように、既に内層に導電配線が積層形成されている半導体基板３を用意し、この半導体基板３上に蒸着法やスパッタリング法によりアルミパッド５を形成する。次いで半導体基板３及びアルミパッド５の全面に配線材料を塗布して配線層を形成する。続いてこの配線層上にレジストを重ねて塗布し、このレジスト上に配線用マスクを被せて露光・現像等のパターニングを行う。パターニングにより現れた不要な配線材料はエッチングにより除去する。また、形成されたパターン上のレジストも除去して再配線７を完成する。
【００４９】
次に、図２（ｂ）に示すように、再配線７を形成した半導体基板３の全面にポリイミド系樹脂９を１００μｍ程度の高さになるまで塗布する。次いでこのポリイミド系樹脂９上に５０μｍの穴の空いたポスト形成用マスクを被せ露光・現像の順にパターニングを行い、ポリイミド系樹脂９の再配線７上に５０μｍの径を有する溝８を開口させる。続いて溝８の開口面に対して垂直にインクジェット式塗布装置１１を配置する。操作者がキーボードから導電性樹脂１６を射出させる射出量を入力すると、指令を受けた中央演算処理部は電圧制御部１７に対して射出命令を出力し、射出命令を受けた電圧制御部１７が、ピエゾ素子１５に対して所定電圧を印加してピエゾ素子１５を膨張させることで液槽１４のノズル先端から導電性樹脂１６が盛り上がる。ここでピエゾ素子１５に印加していた電圧値を下げて、ピエゾ素子１５を収縮させることで導電性樹脂１６が溝８に射出される。これを繰り返し行い溝８を導電性樹脂１６で埋めることでポスト１ｂを完成させる。
【００５０】
続いて、図２（ｃ）に示すように、積層形成されたポスト１ｂ上に連続して、ポスト１ｂの積層形成方法と同じ方法で、導電性樹脂１６を射出させる。これによりポスト１ｂ上にバンプ１ａが一体成形される。最後にバンプ１ａ及びポスト１ｂが形成された半導体パッケージを３００℃で焼成してポスト１ｂ及びバンプ１ａを完成させる。このようにして製造された半導体パッケージを電気的導通検査したところ、十分に低い抵抗値を示すバンプ１ａ及びポスト１ｂが形成されていた。
【００５１】
したがって、本実施の形態に掛かる製造方法で半導体パッケージを製造すると、ポスト１ｂ形成後、連続してバンプ１ａの形成を行うことができるので、従来工程において必須であった溝をビルドアップ工法で埋める工程、封止樹脂を塗布する工程、封止樹脂を研磨する工程が不要となる。
【００５２】
また、ポスト１ｂとバンプ１ａを共に同じ導電性樹脂１６を用いて連続形成することで、高アスペクト比のポスト１ｂとバンプ１ａを形成することができる。
【００５３】
更に、インクジェット方式塗布装置１１を用い、かつナノスケール導電性樹脂１６を用いてポスト１ｂ及びバンプ１ａを形成することで、高さのバラツキを数μｍ程度のオーダーまで抑えることができる。つまり具体的には、Ａｇ（銀）を使用した場合、Ａｇの粒子径が２ｎｍ〜１０ｎｍ程度であることから、ポストの高さのバラツキ誤差を±１〜２μｍとすることができる。
【００５４】
なお、本実施の形態においては５０μｍの径のポスト１ｂを形成させた、現在、射出により形成できるドットの径は１５μｍ程ともいわれているため、ドットの大きさ制御も±１μｍ程で制御可能である。したがって、電圧制御をより細かく行い、導電性樹脂１６の射出量を更に少量にすることで、ポスト１ｂ及びバンプ１ａの高さを±１〜２μｍ程の誤差にまで改善することができる。
【００５５】
また、粘性の高い溶媒を用いた導電性樹脂１６を使用した場合、バンプ１ｂを支えるレジスト層を薄くしても、高アスペクト比のポスト１ｂ及びバンプ１ａを形成することができる。
【００５６】
またなお、本実施の形態においては、導電性樹脂１６を射出させる方法としてピエゾ素子１５を適用したインクジェット式塗布装置１１を使用したが、射出方法は、導電性樹脂１６を高精度に射出することができる装置であればこれに限定するものではない。したがって、ピエゾ素子１５を用いたピエゾ方式に替えてサーマルインクジェット方式やバブルジェット（登録商標）方式であってもよい。
【００５７】
（第１の実施の形態の変形例）
図３は、本発明の第１の実施の形態に係る半導体パッケージの断面構成の変形例を示す図である。
【００５８】
この半導体パッケージは、半導体基板３と、半導体基板３上に配置されたアルミパッド５と、アルミパッド５から引き出された再配線７と、この再配線７上に配置された導電性樹脂１６からなるポスト１ｂと、ポスト１ｂの他方の端部に一体化して配置された導電性樹脂１６からなるバンプ１ａとを有する。
【００５９】
この半導体パッケージのポスト１ｂ及びバンプ１ａは、再配線７上に直接、導電性樹脂１６が射出されることで積層形成されるものである。つまり、第１の実施の形態の製造方法において、図２（ａ）で示したように、半導体基板３及びアルミパッド５上の全面にレジスト９を塗布してレジスト層１０を形成する工程と、レジスト層１０を貫通し再配線７が露出する溝８を形成する工程を不要としたものである。
【００６０】
すなわち、この半導体パッケージは、半導体基板３上に配線層を形成し、配線層に重ねてレジストを塗布してマスクを被せ、順に露光・現像を行うことで再配線７を形成した後に、インクジェット式塗布装置１１を用いて直接この再配線７上に導電性樹脂１６を射出してポスト１ｂを形成し、続いてこの形成されたポスト１ｂ上に連続して導電性樹脂１６を塗布することでポスト１ａを形成する。
【００６１】
この第１の実施の形態に係る変形例においては、ポリイミド系樹脂層１０を形成しない代わりに、半導体基板３、アルミパッド５及び再配線７上に被覆するために、絶縁材料を塗布してこれらの面上を保護する。
【００６２】
したがって、この変形例も第１の実施の形態の効果と同様に、ポスト１ｂとバンプ１ａを同材料（導電性樹脂１６）を用いて連続形成することで、高アスペクト比のポスト１ｂとバンプ１ａを形成することができる。
【００６３】
また、従来の製造方法ではメッキ工法でポストを形成していたためポスト１ｂの高さに誤差が±１０μｍ程度生じていたが、インクジェット方塗布装置１１を用い、かつナノスケール導電性樹脂１６を用いてポスト１ｂ及びバンプ１ａを形成することで、ポスト１ｂの高さ誤差を数ｎｍ単位まで低減させることができる。
【００６４】
（第２の実施の形態）
次に、図４を参照して、本発明の第２の実施の形態に係る半導体パッケージの製造方法を説明する。
【００６５】
図４（ａ）〜（ｄ）は、従来の製造方法で説明した図６（ａ）〜（ｄ）と対応しており、略同じ工程である。従来と異なる点は、図４（ｂ）のポスト１ｂを形成する工程において、従来はビルドアップ工法により積層形成していたが、インクジェット方式でポスト１ｂを積層形成することにある。また、図４（ｅ）において、バンプ１ａを積層形成する際もインクジェット方式を用いて行うことが第２の実施の形態の特徴である。
【００６６】
上記特徴と踏まえ、図４（ａ）〜（ｅ）の製造工程を順に説明していく。なお、重複箇所は簡潔に説明する。
【００６７】
まず、図４（ａ）に示すように、半導体基板３上にアルミパッド５を形成し、更に半導体基板３とアルミパッド５の全面上に配線材料とレジストを順に塗布し、それぞれ配線層とレジスト層を形成する。レジスト層上に配線用マスクを被せ露光・現像のパターニングを行った後、不要な配線材料をエッチング除去して再配線７を完成させる。
【００６８】
次いで、図４（ｂ）に示すように、再配線７が形成された半導体基板３上にレジストを１００μｍ程度の高さになるように塗布してレジスト層を形成し、レジスト層上にポスト形成用マスクを被せ露光・現像のパターニングを行って溝８を開口させる。次いで開口された溝８の面上に垂直にインクジェット式塗布装置１１を配置し、予め設定された適切な射出量及び射出間隔に応じて導電性樹脂１６が射出されることで、空隙が生じないように溝８が埋められる。溝８を埋めて形成されたポスト１ｂは外周を取り巻くレジストを除去することで完成される。
【００６９】
続いて、図４（ｃ）に示すように、ポスト１ｂが形成された半導体基板３上に、表面が平坦でかつポスト１ｂよりも高くなるように封止樹脂２１を塗布して封止樹脂層２３を形成する。
【００７０】
次いで、図４（ｄ）に示すように、封止樹脂層２１の表面を研磨してポスト１ｂの頭を露出させ、図４（ｅ）に示すように、再びインクジェット式塗布装置１１をポスト１ｂ上に配置して、ポスト１ｂの端面に連続して導電性樹脂１６が積層形成されるように射出することで、ポスト１ｂ上に一体化したバンプ１ａが形成される。
【００７１】
したがって、従来はビルドアップ工法でポスト１ｂとバンプ１ａを形成していたのでポスト１ｂの高さに±１０μｍ程度の誤差が生じていたが、ナノスケールの金属粒子を含有する導電性樹脂１６を最小４ピコリットルの射出量で射出することで、高さ誤差を１〜２μｍまで低減させることができる。
【００７２】
また、インクジェット方式塗布装置１１を用いてポスト１ｂを形成し、このポスト１ｂ上に連続してバンプ１ａを一体成形することで、同材料からなるポスト１ｂ及びバンプ１ａは結合率が高いことから、異なる材料で作製するよりも高アスペクト比で強度の高いポスト１ｂ及びバンプ１ａを形成することができる。
【００７３】
（第２の実施の形態の変形例）
なお、第２の実施の形態に係る製造方法の変形例として、図４（ａ）〜（ｄ）の工程は従来の製造工程と全く同じ工程で製造し、図２（ｅ）のバンプ１ａの積層形成工程のみインクジェット式塗布装置１１を用いて形成するようにしても良い。この製造方法を行った場合、従来の工程を適用しつつも、高アスペクト比のバンプ１ａのみを容易に形成することができる。
【００７４】
【発明の効果】
以上説明したように、請求項１記載の本発明によれば、半導体基板上に配置されたアルミパッドから所定位置まで引き出された再配線上にレジスト層を設け、このレジスト層に形成された溝を埋めてなるポストと、このポストに一体化してポストと同材料の導電性樹脂で形成されるバンプとを配置させることで、ポストとバンプは同材料からなることから結合強度が高くなり、ひいては高アスペクト比を得ることができる。また、ポストの周囲がレジストで補強されていることにより、レジストの高さに応じてより高アスペクト比のポスト及びバンプを得ることができるので、その結果、半導体パッケージとプリント配線基板と接合部にクラックが入ることを低減させることができる。
【００７５】
請求項２記載の本発明によれば、半導体基板上に配置されたアルミパッドから所定位置まで引き出された再配線上に、直接、導電性樹脂で成形されたポストを配置し、このポストに一体化してバンプが配置させることで丈の高いポストとバンプが形成することができる。また、ポストとバンプは同材料からなることから結合強度の高いポスト及びバンプが形成されるので高アスペクト比のポスト及びバンプを得ることができる。その結果、半導体パッケージとプリント配線基板と接合部にクラックが入ることを低減させることができる。
【００７６】
請求項３記載の本発明によれば、導電性樹脂としてナノスケールの導電性粒子を含有するものを使用することで、導電性樹脂１滴で形成されるドット径が小さくなるので、幅が狭く丈の高いポスト及びバンプを形成することができるので、高アスペクト比のポスト及びバンプを形成することができる。その結果、半導体パッケージとプリント配線基板と接合部にクラックが入ることを低減させることができる。
【００７７】
請求項４記載の本発明によれば、ポスト及びバンプを形成する方法として、従来のビルドアップ工法に替えて、導電性樹脂を射出して積層形成させることで、より短時間に容易にポスト及びバンプを形成することができる。
【００７８】
請求項５記載の本発明によれば、半導体基板を形成し、この半導体基板上にアルミパッドを形成し、アルミパッドから所定位置まで再配線を形成し、再配線された半導体基板の全面にレジスト層を形成し、このレジスト層を貫通して再配線が露出する溝を開口し、この溝を埋めるように導電性樹脂を射出してポストを形成し、更にこのポストの積層方向に連続して導電性樹脂を射出積層してバンプを形成することで、ポスト及びバンプが連続して一体成形されるので高アスペクト比のポスト及びバンプが得られる。またポストの周囲がレジストで補強されているので、より高アスペクト比のポストが得られる。その結果、ポストにクラックが入るのを低減させることができる。また、従来必須であったビルドアップ工法によるバンプ形成工程、封止樹脂の塗布工程、封止樹脂の研磨工程が不要となるので製造が容易になる。その結果、作業コスト及び材料コストを低減させることができる。
【００７９】
請求項６記載の本発明によれば、半導体基板を形成し、この半導体基板上にアルミパッドを形成し、アルミパッドから所定位置まで再配線を形成し、この再配線上に直接導電性樹脂を射出してポストを積層形成し、更にこのポストの積層方向に連続して導電性樹脂を射出積層してバンプを形成することで、ポスト及びバンプが連続して一体成形されるので高アスペクト比のポスト及びバンプが得られる。その結果、半導体パッケージとプリント配線基板と接合部にクラックが入ることを低減させることができる。また、従来必須であったビルドアップ工法によるバンプを形成工程、封止樹脂の塗布工程、封止樹脂の研磨工程が不要となるので製造が容易になる。その結果、作業コスト及び材料コストを低減させることができる。
【００８０】
請求項７記載の本発明によれば、射出方法は、インクジェット方式を用いることで、従来のビルドアップ工法による積層方法に比べて、短時間に溝を埋めてポストを形成することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る半導体パッケージの断面構成を示す図である。
【図２】本発明の第１の実施の形態に係る半導体パッケージの製造工程を説明する図であり、（ａ）はアルミパッド及び再配線を形成する工程、（ｂ）はポストを形成する工程、（ｃ）はバンプを形成する工程を示している。
【図３】本発明の第１の実施の形態に係る半導体パッケージの断面構成の変形例を示す図である。
【図４】本発明の第１の実施の形態に係る半導体パッケージの製造工程の変形例を説明する図であり、（ａ）はアルミパッド及び再配線を形成する工程、（ｂ）はポストを形成する工程、（ｃ）は封止樹脂層を形成する工程、（ｄ）は封止樹脂層を研磨する工程、（ｅ）はバンプを形成する工程を示している。
【図５】従来の半導体パッケージを示す図であり、（ａ）は半導体パッケージの構造断面図、（ｂ）は半導体パッケージのＡ部分を拡大した拡大構造断面図を示す。
【図６】従来の半導体パッケージの製造工程を説明する図である。
【符号の説明】
１ａ バンプ
１ｂ ポスト
３ 基板
５ アルミパッド（電極板）
７ 再配線
９ レジスト（ポリイミド系の樹脂）
１０ レジスト層
１１ インクジェット式塗布装置
１３ 保護膜
１５ ピエゾ素子
１６ 導電性樹脂
１７ 電圧制御部
１９ 絶縁膜
２１ 封止樹脂
２３ 封止樹脂層
１００ 半導体パッケージ
１０１ バンプ
１０３ 半導体基板（半導体チップ）
１０５ アルミパッド（電極板）
１０７ 再配線
１０９ 封止樹脂
１１０ 封止樹脂層
１１１ ポスト
１１３ 保護膜
Claims (7)
- 半導体基板と、
前記半導体基板上に配置された電極パッドと、
前記電極パッドから引き出された配線と、
前記半導体基板の全面を被覆する樹脂と、
前記樹脂の配線上に開口された溝を埋めてなる導電性樹脂の柱状部材と、
前記柱状部材上に一体化して設けられた導電性樹脂からなるバンプと
を有することを特徴とする半導体パッケージ。 - 半導体基板と、
前記半導体基板上に配置された電極パッドと、
前記電極パッドから引き出された配線と、
前記配線上に配置された導電性樹脂からなる柱状部材と、
前記柱状部材の他方の端部に一体化して設けられた導電性樹脂からなるバンプとを有することを特徴とする半導体パッケージ。 - 前記導電性樹脂は、
ナノスケールの導電性粒子を含有することを特徴とする請求項１又は２に記載の半導体パッケージ。 - 前記柱状部材は、
射出により積層形成されることを特徴とする請求項１乃至３のいずれかに記載の半導体パッケージ。 - 半導体基板を形成する工程と、
前記半導体基板上に電極パッドを形成する工程と、
前記電極パッドに配線をパターン成形する工程と、
前記半導体基板の全面に樹脂層を形成する工程と、
前記樹脂層を貫通して前記配線が露出する溝を形成する工程と、
前記溝に導電性樹脂を射出積層して埋める工程と、
前記射出積層方向に連続して導電性樹脂を射出積層してバンプを形成する工程と
を有することを特徴とする半導体パッケージの製造方法。 - 半導体基板を形成する工程と、
前記半導体基板上に電極パッドを形成する工程と、
前記電極パッドに配線をパターン成形する工程と、
前記配線上に導電性樹脂を射出積層して柱状部材を形成する工程と、
前記射出積層方向に連続して導電性樹脂を射出積層してバンプを形成する工程と、
を有することを特徴とする半導体パッケージの製造方法。 - 前記射出積層は、
インクジェット方式を用いることを特徴とする請求項５又は６に記載の半導体パッケージの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002278946A JP2004119574A (ja) | 2002-09-25 | 2002-09-25 | 半導体パッケージ及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002278946A JP2004119574A (ja) | 2002-09-25 | 2002-09-25 | 半導体パッケージ及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004119574A true JP2004119574A (ja) | 2004-04-15 |
Family
ID=32274092
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002278946A Pending JP2004119574A (ja) | 2002-09-25 | 2002-09-25 | 半導体パッケージ及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004119574A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005109467A (ja) * | 2003-09-12 | 2005-04-21 | National Institute Of Advanced Industrial & Technology | 基板及びその製造方法 |
| JP2006120716A (ja) * | 2004-10-19 | 2006-05-11 | Rohm Co Ltd | 半導体装置 |
| CN101640193A (zh) * | 2008-07-31 | 2010-02-03 | 三洋电机株式会社 | 半导体组件及便携式设备 |
| JP2011044722A (ja) * | 2010-10-06 | 2011-03-03 | Oki Semiconductor Co Ltd | 半導体装置の製造方法 |
| KR101078735B1 (ko) * | 2009-07-07 | 2011-11-02 | 주식회사 하이닉스반도체 | 반도체 패키지 및 이의 제조 방법 |
| JP2014096469A (ja) * | 2012-11-09 | 2014-05-22 | Ngk Spark Plug Co Ltd | 配線基板 |
| JP2014107371A (ja) * | 2012-11-27 | 2014-06-09 | Ngk Spark Plug Co Ltd | 配線基板 |
-
2002
- 2002-09-25 JP JP2002278946A patent/JP2004119574A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005109467A (ja) * | 2003-09-12 | 2005-04-21 | National Institute Of Advanced Industrial & Technology | 基板及びその製造方法 |
| JP4677600B2 (ja) * | 2003-09-12 | 2011-04-27 | 独立行政法人産業技術総合研究所 | 基板及びその製造方法 |
| JP2006120716A (ja) * | 2004-10-19 | 2006-05-11 | Rohm Co Ltd | 半導体装置 |
| JP4567410B2 (ja) * | 2004-10-19 | 2010-10-20 | ローム株式会社 | 半導体装置 |
| CN101640193A (zh) * | 2008-07-31 | 2010-02-03 | 三洋电机株式会社 | 半导体组件及便携式设备 |
| KR101078735B1 (ko) * | 2009-07-07 | 2011-11-02 | 주식회사 하이닉스반도체 | 반도체 패키지 및 이의 제조 방법 |
| JP2011044722A (ja) * | 2010-10-06 | 2011-03-03 | Oki Semiconductor Co Ltd | 半導体装置の製造方法 |
| JP2014096469A (ja) * | 2012-11-09 | 2014-05-22 | Ngk Spark Plug Co Ltd | 配線基板 |
| JP2014107371A (ja) * | 2012-11-27 | 2014-06-09 | Ngk Spark Plug Co Ltd | 配線基板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7674362B2 (en) | Method for fabrication of a conductive bump structure of a circuit board | |
| TW492120B (en) | Semiconductor device and its manufacturing method, stacked type semiconductor device, circuit substrate and electronic machine | |
| US8178978B2 (en) | Support mounted electrically interconnected die assembly | |
| JP3994262B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| TWI517343B (zh) | 覆晶堆疊封裝結構及其製作方法 | |
| US7608929B2 (en) | Electrical connector structure of circuit board and method for fabricating the same | |
| US7084498B2 (en) | Semiconductor device having projected electrodes and structure for mounting the same | |
| US8394672B2 (en) | Method of manufacturing and assembling semiconductor chips with offset pads | |
| JP2006294692A (ja) | 半導体装置およびその製造方法 | |
| TWI495026B (zh) | 晶片封裝基板和結構及其製作方法 | |
| JP2001094003A (ja) | 半導体装置及びその製造方法 | |
| US8058723B2 (en) | Package structure in which coreless substrate has direct electrical connections to semiconductor chip and manufacturing method thereof | |
| US20040135269A1 (en) | Interconnect substrate, semiconductor device, methods of manufacturing the same, circuit board, and electronic equipment | |
| CN110459521B (zh) | 覆晶封装基板和电子封装件 | |
| US7745260B2 (en) | Method of forming semiconductor package | |
| JP2004119574A (ja) | 半導体パッケージ及びその製造方法 | |
| US20230369193A1 (en) | Package Substrate Insulation Opening Design | |
| US7671477B2 (en) | Technique for moderating stresses cause by a difference in thermal expansion coeffiecients between a substrate and an electronic component | |
| CN111199924A (zh) | 半导体封装结构及其制作方法 | |
| JP2003046026A (ja) | 半導体装置及びその製造方法 | |
| JP2002270725A (ja) | 半導体装置およびその製造方法 | |
| TWI767770B (zh) | 電子封裝件及其製法 | |
| TWI837742B (zh) | 電子封裝件及其製法 | |
| TWI839093B (zh) | 電子結構之製法 | |
| TWI392072B (zh) | 封裝基板及其製作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Effective date: 20050606 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070207 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20070306 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070717 |