JP2006120716A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2006120716A
JP2006120716A JP2004304569A JP2004304569A JP2006120716A JP 2006120716 A JP2006120716 A JP 2006120716A JP 2004304569 A JP2004304569 A JP 2004304569A JP 2004304569 A JP2004304569 A JP 2004304569A JP 2006120716 A JP2006120716 A JP 2006120716A
Authority
JP
Japan
Prior art keywords
post
semiconductor device
semiconductor chip
average particle
particle diameter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004304569A
Other languages
English (en)
Other versions
JP4567410B2 (ja
Inventor
Osamu Miyata
修 宮田
Masaki Kasai
正樹 葛西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2004304569A priority Critical patent/JP4567410B2/ja
Publication of JP2006120716A publication Critical patent/JP2006120716A/ja
Application granted granted Critical
Publication of JP4567410B2 publication Critical patent/JP4567410B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】厚さを低減できる半導体装置を提供する。
【解決手段】この半導体装置は、半導体チップ2と、半導体チップ2の表面を覆うように形成された樹脂膜6と、半導体チップ2に接続され、樹脂膜6を厚さ方向に貫通するように設けられたポスト5とを備えている。ポスト5は、所定の平均粒径を有する銅粒子と、この銅粒子よりも平均粒径の小さな銀粒子とを含む。半導体チップ2の上記一方表面には、電極パッド3を含む再配置配線が形成されており、この電極パッド3にポスト5が接続されている。ポストの先端には、半田ボール9が接続されている。
【選択図】 図1

Description

本発明は、いわゆるウエハレベルCSPなどのポストを有する半導体装置に関する。
ウエハレベルCSP(Chip Size Package)は、半導体チップにおいて回路が形成された活性面上に再配置配線、および封止用の樹脂膜が順に形成されてなる。再配置配線は、電極パッドを含んでおり、この電極パッド上に、樹脂膜を厚さ方向に貫通する銅(Cu)からなるポスト(柱状電極)が接続されている。ポストの長さは、樹脂膜の厚さとほぼ同じにされており、ポストの側面のほぼ全体が樹脂膜に覆われるようにされている。
ポストの先端には、半田ボールなどの接続材料が接続されており、この接続材料を介して、ポストを実装基板上の電極パッドに接続できるようになっている。
特開2000−183089号公報 特開2000−183090号公報
ところが、従来のウエハレベルCSPは、ポストの長さを、たとえば、50μm〜90μm程度にしなければ、ポストに与えられる応力を緩和することができず、これよりポストを短くすると、ポストと半田ボールとの接続部やポストと半導体チップの電極パッドとの接続部が破断することがあった。
したがって、樹脂膜の厚さも50μm〜90μm程度にする必要があり、このため、ウエハレベルCSPの厚さ(半導体チップと樹脂膜との積層方向の長さ)を低減することができなかった。
そこで、この発明の目的は、厚さを低減できる半導体装置を提供することである。
上記の目的を達成するための請求項1記載の発明は、半導体チップ(2)と、この半導体チップの表面を覆うように形成された樹脂膜(6)と、上記半導体チップに接続され、上記樹脂膜を厚さ方向に貫通するように設けられ、所定の平均粒径を有する銅粒子(7)および当該銅粒子よりも平均粒径の小さな金属粒子(8)を含むポスト(5)とを含むことを特徴とする半導体装置(1)である。
なお、括弧内の数字は、後述の実施形態における対応構成要素等を表す。以下、この項において同じ。
この発明によれば、ポストは、所定の平均粒径を有する銅粒子と、この銅粒子よりも平均粒径が小さい金属粒子(以下、「微小金属粒子」という。)とを含んでいる。したがって、この半導体装置は、ポストに与えられる応力を、銅粒子間に介在している微小金属粒子で吸収することができる。
このため、この半導体装置のポストは、銅からなるポストより長さを短くしても、ポストに与えられる応力を緩和することができる。ポストの長さは、たとえば、10μm程度とすることができる。したがって、ポストの側面を覆う樹脂膜の厚さも低減することができるから、半導体装置全体の厚さも低減できる。
上記金属粒子の平均粒径は、たとえば、請求項2記載のように、10nm〜100nmであることが好ましい。
この場合、ポストに与えられる応力を効果的に緩和することができる。
上記金属粒子は、請求項3記載のように、銀粒子であってもよい。
以下では、この発明の実施の形態を、図面を参照して詳細に説明する。
図1は、本発明の一実施形態に係る半導体装置の構造を示す図解的な断面図である。
この半導体装置1は、いわゆる、ウエハレベルCSPであり、半導体チップ2を備えている。半導体チップ2において、回路が形成された活性面2a上には、電極パッド3を含む再配置配線が形成されている。電極パッド3は、たとえば、銅(Cu)からなる。再配置配線上には電極パッド3を露出させる開口4aが形成されたパッシベーション膜4が形成されている。パッシベーション膜4上には、樹脂膜6が形成されている。
電極パッド3には、ポスト(たとえば、円柱状の柱状電極)5がほぼ垂直に接続されている。ポスト5は、パッシベーション膜4の開口4aを通り、樹脂膜6をその厚さ方向に貫通している。ポスト5は、図2に示すように、所定の平均粒径を有する銅粒子7およびこの銅粒子7よりも平均粒径が小さい銀(Ag)粒子8を含んでいる。顕微鏡等により測定した銅粒子7の平均粒径は、たとえば、1μm〜20μm程度であり、電子顕微鏡等により測定した銀粒子8の平均粒径は、たとえば、10nm〜100nm程度である。銅粒子7や銀粒子8は、焼結していてもよい。
ポスト5は、樹脂膜6をその厚さ方向に貫通するように設けられている。ポスト5の先端(電極パッド3との接続部側と反対側)には、外部接続材料としての半田ボール9が接続されている。
この半導体装置1は、活性面2aを実装基板に対向させたフェースダウン姿勢で実装基板に接続することができる。この際、半田ボール9を溶融および固化させて、ポスト5と実装基板の電極パッドとを接続することが可能である。
この半導体装置1は、ポスト5に与えられる応力を、ポスト5において銅粒子7間に介在している銀粒子8で吸収することができる。すなわち、ポスト5に応力が与えられると、銀粒子8を挟んで隣接する銅粒子7は、容易に相対的に移動することができる。このため、ポスト5と電極パッド3や半田ボール9との接続部には、大きな剪断応力がかからないので、ポスト5と電極パッド3や半田ボール9との接続部は破断されにくい。
このため、ポスト5の長さを長くして、ポスト5にかかる応力を分散させる必要はない。この半導体装置1は、ポスト5の長さを、たとえば、10μm程度に短くしても、ポスト5と電極パッド3や半田ボール9との接続部が破断しないようにすることができる。したがって、ポスト5の側面を覆う樹脂膜6の厚さも低減することができるから、半導体装置1全体の厚さも低減できる。
この半導体装置1は、いわゆるウエハレベルCSP(Chip Size Package)であり、半導体チップ2に相当する領域を多数含む半導体ウエハ上で、回路の形成から半田ボール9の接続に至るまでのすべての工程が行われて製造される。
図3は、半導体装置1の製造方法を説明するための図解的な断面図である。
複数の半導体チップ2が作り込まれた半導体ウエハ(以下、単に「ウエハ」という。)Wの表面に、電極パッド3を露出させる開口4aが形成されたパッシベーション膜4が形成され、さらに、開口4aとほぼ同じ位置に開口4aと連通する開口6aが形成された樹脂膜6が形成される。図3において、隣接する半導体チップ3の境界Bを一点鎖線で示している。
次に、銅粉末、この銅粉末よりも平均粒径が小さい銀粉末、および樹脂や溶剤などの有機物を含むペースト10が、たとえば、図3に示すようにスキージ11を用いた印刷法により開口4a,6aに埋め込まれる。
ペースト10において、顕微鏡等により測定した銅粉末の平均粒径は、たとえば、1μm〜20μm程度であり、電子顕微鏡等により測定した銀粉末の平均粒径は、たとえば、10nm〜100nm程度である。このようなペースト10は、上記の平均粒径を有する銀粉末を含む銀ペーストに、銅粉末と、必要により樹脂や溶剤などの有機物を加えて混練することにより得られる。
その後、開口4a,6aにペーストが埋め込まれたウエハWが、適当な温度に加熱され、ペースト中の有機物が飛散されて、銅粒子7および銀粒子8を含むポスト5が形成される。上記平均粒径を有する銀粉末は、たとえば、150℃程度の低い温度でも容易に焼結する。
以上の工程を経たウエハWから、半導体チップ2の個片を切り出すことにより、半導体装置1が得られる。このため、半導体装置1(パッケージ)の大きさは、半導体チップ2の大きさにほぼ等しい小さなものとなる。
本発明の実施形態の説明は以上の通りであるが、本発明は他の形態でも実施できる。たとえば、ポスト5は、所定の平均粒径を有する銅粉末およびこの銅粉末よりも平均粒径が小さい銀粉末を含む熱硬化型のペーストが硬化されてなるものであってもよい。すなわち、ポスト5は、熱硬化性の樹脂を含んでいてもよい。このような半導体装置は、上記と同様の製造方法において、上記熱硬化型のペーストを開口4a,6aに埋め込んだ後、ウエハWを適当な温度に加熱して、当該ペーストを硬化させることにより得られる。
その他、特許請求の範囲に記載された事項の範囲で種々の変更を施すことが可能である。
本発明の一実施形態に係る半導体装置の構造を示す図解的な断面図である。 ポストの組織を示す模式図である。 図1に示す半導体装置の製造方法を説明するための図解的な断面図である。
符号の説明
1 半導体装置
2 半導体チップ
5 ポスト
6 樹脂膜
7 銅粒子
8 銀粒子

Claims (3)

  1. 半導体チップと、
    この半導体チップの表面を覆うように形成された樹脂膜と、
    上記半導体チップに接続され、上記樹脂膜を厚さ方向に貫通するように設けられ、所定の平均粒径を有する銅粒子および当該銅粒子よりも平均粒径の小さな金属粒子を含むポストとを含むことを特徴とする半導体装置。
  2. 上記金属粒子の平均粒径が、10nm〜100nmであることを特徴とする請求項1記載の半導体装置。
  3. 上記金属粒子は、銀粒子であることを特徴とする請求項1または2記載の半導体装置。
JP2004304569A 2004-10-19 2004-10-19 半導体装置 Expired - Lifetime JP4567410B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004304569A JP4567410B2 (ja) 2004-10-19 2004-10-19 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004304569A JP4567410B2 (ja) 2004-10-19 2004-10-19 半導体装置

Publications (2)

Publication Number Publication Date
JP2006120716A true JP2006120716A (ja) 2006-05-11
JP4567410B2 JP4567410B2 (ja) 2010-10-20

Family

ID=36538339

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004304569A Expired - Lifetime JP4567410B2 (ja) 2004-10-19 2004-10-19 半導体装置

Country Status (1)

Country Link
JP (1) JP4567410B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008300332A (ja) * 2007-06-04 2008-12-11 Rohm Co Ltd 有機el表示パネル及びその製造方法
JP2011204894A (ja) * 2010-03-25 2011-10-13 Casio Computer Co Ltd 半導体装置およびその製造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102540839B1 (ko) 2018-08-20 2023-06-08 삼성전자주식회사 반도체 소자 및 그의 제조 방법

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05320413A (ja) * 1991-10-24 1993-12-03 Fujitsu Ltd マイクロカプセル型導電性フィラーの作製方法
JPH07176846A (ja) * 1993-10-29 1995-07-14 Matsushita Electric Ind Co Ltd ビアホール充填用導体ペースト組成物並びにそれを用いた両面及び多層プリント基板とその製造方法
JPH0922883A (ja) * 1995-07-05 1997-01-21 Fujitsu Ltd 半導体装置の製造方法
JPH11310806A (ja) * 1998-04-28 1999-11-09 Fukuda Metal Foil & Powder Co Ltd 導電ペースト用銅銀複合粉の製造方法
JP2000311969A (ja) * 1999-04-27 2000-11-07 Sumitomo Electric Ind Ltd 銅回路接合基板及びその製造方法
JP2001135662A (ja) * 1999-11-04 2001-05-18 Matsushita Electric Ind Co Ltd 半導体素子および半導体装置の製造方法
JP2001144212A (ja) * 1999-11-16 2001-05-25 Ibiden Co Ltd 半導体チップ
JP2001168232A (ja) * 1999-12-14 2001-06-22 Matsushita Electric Ind Co Ltd 回路部品接続体、回路部品接続体の製造方法、両面回路基板、両面回路基板の製造方法、回路部品実装体、及び多層回路基板
JP2002160090A (ja) * 2000-11-27 2002-06-04 Tanaka Kikinzoku Kogyo Kk Ag−Cu−In系ろう材及びAg−Cu−In系ろう材の製造方法
JP2002164477A (ja) * 2000-11-27 2002-06-07 Kyocera Corp 配線基板およびその製造方法
JP2003027102A (ja) * 2001-07-06 2003-01-29 Mitsui Mining & Smelting Co Ltd 銀コート金属粉、銀コート金属粉の製造方法、その銀コート金属粉を用いた導電性ペースト、及びその導電性ペーストを用いて形成した導体を含んだプリント配線板
JP2003105404A (ja) * 2001-09-28 2003-04-09 Mitsui Mining & Smelting Co Ltd 銀コート銅粉の製造方法、その製造方法で得られた銀コート銅粉、その銀コート銅粉を用いた導電ペースト、及びその導電ペーストを用いたプリント配線板
JP2004119574A (ja) * 2002-09-25 2004-04-15 Fujikura Ltd 半導体パッケージ及びその製造方法
JP2005044798A (ja) * 2003-07-08 2005-02-17 Hitachi Chem Co Ltd 導電粉及びその製造方法

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05320413A (ja) * 1991-10-24 1993-12-03 Fujitsu Ltd マイクロカプセル型導電性フィラーの作製方法
JPH07176846A (ja) * 1993-10-29 1995-07-14 Matsushita Electric Ind Co Ltd ビアホール充填用導体ペースト組成物並びにそれを用いた両面及び多層プリント基板とその製造方法
JPH0922883A (ja) * 1995-07-05 1997-01-21 Fujitsu Ltd 半導体装置の製造方法
JPH11310806A (ja) * 1998-04-28 1999-11-09 Fukuda Metal Foil & Powder Co Ltd 導電ペースト用銅銀複合粉の製造方法
JP2000311969A (ja) * 1999-04-27 2000-11-07 Sumitomo Electric Ind Ltd 銅回路接合基板及びその製造方法
JP2001135662A (ja) * 1999-11-04 2001-05-18 Matsushita Electric Ind Co Ltd 半導体素子および半導体装置の製造方法
JP2001144212A (ja) * 1999-11-16 2001-05-25 Ibiden Co Ltd 半導体チップ
JP2001168232A (ja) * 1999-12-14 2001-06-22 Matsushita Electric Ind Co Ltd 回路部品接続体、回路部品接続体の製造方法、両面回路基板、両面回路基板の製造方法、回路部品実装体、及び多層回路基板
JP2002160090A (ja) * 2000-11-27 2002-06-04 Tanaka Kikinzoku Kogyo Kk Ag−Cu−In系ろう材及びAg−Cu−In系ろう材の製造方法
JP2002164477A (ja) * 2000-11-27 2002-06-07 Kyocera Corp 配線基板およびその製造方法
JP2003027102A (ja) * 2001-07-06 2003-01-29 Mitsui Mining & Smelting Co Ltd 銀コート金属粉、銀コート金属粉の製造方法、その銀コート金属粉を用いた導電性ペースト、及びその導電性ペーストを用いて形成した導体を含んだプリント配線板
JP2003105404A (ja) * 2001-09-28 2003-04-09 Mitsui Mining & Smelting Co Ltd 銀コート銅粉の製造方法、その製造方法で得られた銀コート銅粉、その銀コート銅粉を用いた導電ペースト、及びその導電ペーストを用いたプリント配線板
JP2004119574A (ja) * 2002-09-25 2004-04-15 Fujikura Ltd 半導体パッケージ及びその製造方法
JP2005044798A (ja) * 2003-07-08 2005-02-17 Hitachi Chem Co Ltd 導電粉及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008300332A (ja) * 2007-06-04 2008-12-11 Rohm Co Ltd 有機el表示パネル及びその製造方法
JP2011204894A (ja) * 2010-03-25 2011-10-13 Casio Computer Co Ltd 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JP4567410B2 (ja) 2010-10-20

Similar Documents

Publication Publication Date Title
US7205674B2 (en) Semiconductor package with build-up layers formed on chip and fabrication method of the semiconductor package
KR100921919B1 (ko) 반도체 칩에 형성되는 구리기둥-주석범프 및 그의 형성방법
US9754928B2 (en) SMD, IPD, and/or wire mount in a package
JP2009026805A (ja) 半導体装置及びその製造方法
US10163662B2 (en) Fabrication method of semiconductor package
JP2004023101A (ja) 半導体素子パッケージおよびその製造方法
JP2006202905A (ja) 半導体装置の製造方法及び電気的接続部の処理方法
TW201128721A (en) Manufacturing method of semiconductor device
US20120097430A1 (en) Packaging substrate and method of fabricating the same
JP2006202969A (ja) 半導体装置およびその実装体
JP2009194079A (ja) 半導体装置用配線基板とその製造方法及びそれを用いた半導体装置
DE102010029550B4 (de) Verfahren zur Herstellung von Halbleiter-Bauelementen
JP2008305931A (ja) 半導体装置及びその製造方法
JP2006228897A (ja) 半導体装置
JP2009283631A (ja) 半導体装置および半導体装置の製造方法
JP4567410B2 (ja) 半導体装置
JP5020051B2 (ja) 半導体装置
JP3496569B2 (ja) 半導体装置及びその製造方法並びにその実装構造
US9373526B2 (en) Chip package and method for forming the same
US20110134612A1 (en) Rebuilt wafer assembly
US20110011424A1 (en) Method for Cleaning Insulating Coats from Metal Contact Surfaces
WO2016084768A1 (ja) 表面実装型パッケージおよびその製造方法
TWI508197B (zh) 半導體封裝件及其製法
US20070158796A1 (en) Semiconductor package
JP2004319792A (ja) 半導体装置及び半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070607

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071203

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100506

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100705

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100729

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100805

R150 Certificate of patent or registration of utility model

Ref document number: 4567410

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130813

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250