CN1230897C - 半导体封装结构及其制造方法 - Google Patents

半导体封装结构及其制造方法 Download PDF

Info

Publication number
CN1230897C
CN1230897C CNB021009813A CN02100981A CN1230897C CN 1230897 C CN1230897 C CN 1230897C CN B021009813 A CNB021009813 A CN B021009813A CN 02100981 A CN02100981 A CN 02100981A CN 1230897 C CN1230897 C CN 1230897C
Authority
CN
China
Prior art keywords
diffused
wafer
chip
encapsulating structure
structure according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB021009813A
Other languages
English (en)
Other versions
CN1431708A (zh
Inventor
杨文焜
杨文彬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Chip Engineering Technology Inc
Original Assignee
Advanced Chip Engineering Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Chip Engineering Technology Inc filed Critical Advanced Chip Engineering Technology Inc
Priority to CNB021009813A priority Critical patent/CN1230897C/zh
Publication of CN1431708A publication Critical patent/CN1431708A/zh
Application granted granted Critical
Publication of CN1230897C publication Critical patent/CN1230897C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

一种半导体封装结构及其制造方法，尤其是一种晶片型态扩散型封装结构及其制造方法，包含切割芯片后，经过筛选，将芯片粘着于玻璃底座上，再将粘于芯片上的金属垫的I/O接头植球的位置，以扩散型方式，将接触点往外扩散到芯片的边缘甚至芯片的外围，此种接触点往外扩散，由于有较大的范围来植入I/O植球，可以增加I/O植球的数目，增加更多I/O接触点，减少由于接触点距过于接近所造成的讯号干扰及焊锡接头过于接近时造成的焊锡桥接问题。适用于8寸与12寸晶片的封装过程，可以包含到芯片与电容以及多芯片或多种被动元件。

Description

半导体封装结构及其制造方法
技术领域
本发明涉及半导体封装技术，特别是有关于晶片型态扩散型封装结构及其制造方法。
背景技术
众所周知，随着电子组件尺寸的缩小化后，在集成电路的制造过程上出现许多新挑战。此外，由于电脑以及通讯技术的蓬勃发展，伴随需要的是更多不同种类与应用的电子组件。例如，由语音操作的电脑界面或其它通讯的界面均需要许多的记忆组件以及不同类型的半导体组件，因此，集成电路的趋势仍然会朝向高积集度发展。随着半导体技术的快速发展，电子产品在轻薄短小及多功能速度快的趋势下，IC半导体的I/O数目不但越来越多，密度亦越来越高，亦使得封装组件的引脚数亦随之增多，且讯号传输速度的要求亦越来越快。半导体芯片通常个别地封于塑胶或陶瓷材料的封装体之内。封装体的结构必须可以保护芯片、以及将芯片操作过程中所产生的热散出，传统的封装被用来作为芯片功能测试时之用。
早期的封装技术主要以导线架为主的封装技术，利用周边排列方式的引脚作为讯号的输入及输出。而在高密度输入及输出端的需求之下，导线架的封装目前已不符合所述的需求。目前，在所述的需求之下，封装亦需减少体积，以符合目前的趋势，而高密度I/O的封装也伴随球栅(格)阵列封装技术(ball grid array；BGA封装)技术的发展而有所突破，因此，IC半导体承载的封装趋向于利用球栅(格)阵列封装技术(BGA)。其特征为I/O的引脚为球状，BGA构装的特点是，负I/O的引脚为球状，较导线架封装组件的细长引脚距离短，且不易受损变形，其封装组件的电性的传输距离短、速度快，可符合目前及未来数位系统速度的需求。例如，于美国专利U.S.PatentNo.5629835，由Mahulikar等提出一种BGA的结构，发明名称为“METAL BALL GRID ARRAY PACKAGE WITH IMPROVED THERMALCONDUCTIVITY”。又如美国专利U.S.PatentNo.5239198揭露一种封装形式，此封装包含一组装于印刷电路板上的基板，基板利用FR4材质组成，该基板上具有一导电线路形成于基板的表面。
此外，目前已经有许多不同型态的半导体封装，不论是哪一种型态的封装，绝大部分的封装为先行切割成为个体之后，再进行封装以及测试。而美国专利有揭露一种晶片型态封装，参阅，US5323051，发明名称为“Semiconductor wafer nevel package”。此专利在切割芯片之前，先行进行封装，利用玻璃当作一粘合材质，使得组件封于一孔中。一遮盖的穿孔做为电性连结的信道。因此，晶片型态封装为半导体封装的一种趋势。另外所知的技术将多个芯片形成于半导体晶片的表面，玻璃利用粘着物质贴附于晶片的表面上。然后，没有芯片的那一面将被研磨，以降低其厚度，通常称做背面研磨(back grinding)。接着，晶片被蚀刻用以分离IC以及暴露部分的粘着物质。
此外，以往的封装技术领域中，I/O铝垫部分是接于芯片的表面，由于芯片面积有限，I/O铝垫在该有限面积下，将限制其铝垫数目。再者，I/O铝垫的间距过小，将会造成讯号间的耦合或讯号间的干扰。
发明内容
本发明的目的是提供一种晶片型态扩散型封装结构及其制造方法，主要特征是取代传统芯片表面I/O植球的位置，以扩散型方式，将接触点往外扩散，以提升较大的范围来植入做为I/O的植球，以增加1/O植球的数目，亦即增加更多I/O，或是在芯片朝向缩小化的趋势下，保持I/O的最小间距，达到防止过于接近所造成的讯号干扰与焊锡接头过于接近所造成的焊锡桥接的目的。
本发明的目的是这样实现的：一种晶片型态扩散型封装结构，其特征是；它包含芯片配置于绝缘基座之上，晶片包含多个铝垫形成于其上；苯环丁烯(benzoncylobutene，BCB)层涂布于该芯片表面，并具有多个第一开口暴露该多个铝垫；焊锡填充于该第一开口；第一环氧树脂涂布于该芯片、绝缘基座及BCB层之上；铜导线配置于该第一环氧树脂并与该焊锡连接；第二环氧树脂涂布于该铜导线之上，并具有第二开口暴露部分的该铜导线；锡球配置于该第二环氧树脂之上，并填入该第二开口与该铜导线连接。
还包含铜籽晶层形成于该第一焊锡之上。所述的铜籽晶层为钛/铜层。所述的铜籽晶层为镍/铜层。还包含阻挡或粘着层形成于该铝垫之上。该阻挡或粘着层包含镍/铝层。该锡球与该铜导线的接口包含镍。还包含一电容配置于该芯片的一侧。还包含另一芯片配置于该芯片的一侧。
本发明还提供一种晶片型态扩散型封装结构的制造方法，其特征是：它包括如下步骤：
(1)提供具有多个芯片形成于其上的晶片；
(2)测试该晶片上的多个芯片，并标记合格的芯片；
(3)旋涂BCB(苯环丁烯，benzoncylobutene)绝缘层保护该芯片；
(4)去除部分的该BCB层，形成第一开口，以曝露出该芯片上的金属铝垫；
(5)切割该晶片以分离该多个芯片；
(6)经筛选品质检验合格的芯片，通过吸取与放置的动作重新排列配置粘着于一绝缘底座之上；
(7)全面性地填充第一环氧树脂于该绝缘底座、芯片、BCB及第一开口的铝垫上；
(8)蚀刻移除该铝垫上方的该第一环氧树脂，形成第二开口；
(9)固化该第一环氧树脂；
(10)溅镀阻挡层于该铝垫之上；
(11)以丝网印刷技术，用焊锡在该阻挡层上，并填满该第二开口；
(12)形成铜籽晶层于该焊锡及第一环氧树脂之上；
(13)利用一掩膜电镀一定面积的铜导线于该焊锡及阻挡层之上；
(14)以化学方法形成镍或金(化镍或化金)于该铜导线之上；
(15)去除掩膜层；
(16)全面性地涂布第二环氧树脂于该铜导线之上；
(17)固化该第二环氧树脂；
(18)去除该铜导线上部分该第二环氧树脂，并形成第三开口；
(19)植入焊锡球于该第三开口；
(20)切割该绝缘基座，用以分离个别封装单体。
在形成所述铜导线之前，还包含溅镀一铜籽晶层于该焊锡与该第一环氧树脂上面。该粘着芯片于该底座的过程，还包含在炉内予以固化该粘着剂。该BCB绝缘层的厚度为5-25μm。蚀刻该第一环氧树脂形成该第二开口的过程，是通过掩膜型蚀刻或化学药剂进行。形成所述第二开口之后，还包含以RIE等离子体清洗芯片表面。该阻挡层的材料包含镍/铜或镍层。完成上述丝网印刷技术后，包含以红外线回流固化该焊锡。该铜籽晶层为钛/铜。固化该第二环氧树脂的步骤为利用紫外线照射或加热处理。该植入于该第三开口的焊锡球采用丝网印刷技术或植球技术。还包含电容配置于该芯片的一侧，并排于该玻璃底座上。还包含另一芯片配置于该芯片的一侧并排于该玻璃底座上，形成多芯片封装结构，该另一芯片包含但不限于CPU、DRAM或SRAM组件。该绝缘底座为玻璃、陶瓷或硅晶片。
下面结合较佳实施例和附图详细说明。
附图说明
图1为本发明的晶片级封装单一芯片摆置于玻璃底座的示意图。
图2为本发明的晶片级封装具有电容的芯片摆置于玻璃底座的示意图。
图3为本发明具有金属垫的芯片的表面上形成一层BCB保护层的示意图。
图4为本发明去除部分BCB保护层的示意图。
图5为本发明芯片经过吸附与放置后粘置于底座的示意图。
图6为本发明全面性地填充第一环氧树脂的示意图。
图7为本发明移除铝垫上方的第一环氧树脂的示意图。
图8为本发明用焊锡以丝网印刷技术填满该第二开口的示意图。
图9为本发明通过校准、曝光与显影电镀一定面积的铜导线的示意图。
图10为本发明全面性地涂布第二环氧树脂的示意图。
图11为本发明去除铜导线上面的部分第二环氧树脂并形成第三开口的示意图。
图12为植入焊锡球的示意图。
图13为切割芯片与芯片间切割线与玻璃基座的示意图。
图14为芯片上各阻挡层的相关位置示意图。
图15为单一芯片的晶片型态扩散型封装成型的剖面示意图。
图16为电容植入到玻璃基座上与单一芯片的晶片型态扩散型封装的成型剖面示意图。
图17为多芯片的封装过程中晶片型态扩散型封装的剖面示意图。
具体实施方式
本发明揭露一种晶片型态封装(WLP)以及制作晶片型态封装的方法，所述的较佳实施例只做说明，并非用以限制本发明。
首先参阅图1所示，将经过测试以及切割过的晶片经过筛选品质检验合格的芯片，选取测试合格的芯片(die)1a，通过吸取与放置装置，将其重新排列配置于一新的玻璃底座1，该底座1可以是玻璃、陶瓷或硅晶片，并经由粘着剂将各个芯片1a粘着于底座1上，该粘着剂厚度大约10μm，固化粘着剂的过程是利用旋涂机进行粘着动作。芯片1a摆上于玻璃底座1，芯片1a间的距离加大，其目的是希望在后续封装过程中，具有充足的空间能够容纳扩散型圆锡球阵列。此扩散型封装技术可以提升I/O数目，或是在芯片1a尺寸缩小情形下，仍保持其理想间距，以防止I/O间的讯号干扰。封装的大小面积取决于后续制程完成后扩散型圆锡球阵列之间的间距大小而定。
在另一实施例中，该玻璃基座1上也可以包含电容1b配置于芯片1a的一侧，以提升滤波效果，如图2所示。
以下所述封装过程是从具有金属垫(metal pad)的单一芯片开始其封装过程：
如图3所示，将进行封装的晶片2正面(或第一表面)具有做为输入输出的金属垫，例如铝垫(I/O pad or aluminum pad)4，该金属垫4是做为内连线用，利用光罩经过校准、曝光与显影过程，将金属垫4形成于晶片2的上面。
接着，在晶片2上通过旋转涂布机旋涂一层BCB绝缘层8于晶片2与铝垫4的上面，以保护晶片2，BCB 8的厚度大约为5-10μm。
接着，如图4所示，经过光罩校准、曝光与显影过程，去除部分的BCB 8，形成第一开口9，以曝露出下方的金属铝垫4，值得注意的是，此切割道上亦被暴露，且大于其切割道的宽度，以利于切割时不损及BCB。之后，以电镀方式形成化镍或化金11于铝垫4之上。
经过切割，如图5表示，将多个芯片2a(此处晶片业经切割形成芯片)经由筛选与品质检验合格后，经由具有吸附与放置功能的机械将芯片2a摆置于玻璃底座6上面，并通过粘着剂7粘着于玻璃底座6上面，接着在炉内予以固化。
接着，如图6所示，全面性地在玻璃底座6、芯片2a、BCB 8与开口的铝垫4的上面全面性地填充一层第一环氧树脂(EPOXY)10。
接着，如图7所示，经过掩膜型蚀刻或化学药剂，移除铝垫4上方的第一环氧树脂10，形成第二开口13，并曝露出下方的铝垫4。接着，在炉内予以固化，此第一环氧树脂10的厚度大约为10-25μm之间(这里的厚度指的是芯片表面上的厚度)。
接着，将剩余的环氧树脂，以RIE等离子体清洁芯片2a表面。至于上述的剩余的环氧树脂则以10’表示。上述的镍/金或化镍层11做为阻挡层或是粘着层的功用。
接着，如图8所示，在镍/金或化镍层11上方的第二开口13内利用焊锡12以丝网印刷技术填满该第二开口13。接着，以红外线回流固化此焊锡12，然后，全面性地溅镀一层钛/铜19于剩余的环氧树脂10’与焊锡12的上面，以作为铜籽晶层。
接着，如图9所示，以掩膜(未图示)定义铜导线图案，利用电镀方式形成铜导线于钛/铜19的上面，一端对准第二开口焊锡12的内端(芯片的内侧边)，而另一端以水平方向朝外扩散(芯片的内侧边)。明确的讲，也就是说铜导线14的位置，一端是与铝垫4切齐，另一端以水平向方向朝外扩散来牵引导线，其与下层环氧树脂10’及焊锡12的接触面积较铝垫4的开口大，其目的主要是用来增加I/O的植球区域面积，接着，在铜导线14上面形成一层化镍层或化金层17，以做为后续焊锡植球的粘着层，再移除掩膜。并移除暴露于剩余环氧树脂10’的上面部分钛/铜19。
接着，如图10所示，全面性地涂布一层第二环氧树脂16于铜导线14、镍层17与下层环氧树脂10’的上面，并以固化的步骤，利用紫外线照射或加热处理，以硬化上述的第二环氧树脂，防止铜导线14被氧化。
接着，如图11所示，去除铜导线14与镍层17上面的部分第二环氧树脂16，并形成第三开口15，该第三开口15的位置是在铜导线14与镍层17的上面，且尽可能位于铜导线14的外侧(远离铝垫4的一边)，以利于制作扩散型(fan out)I/O结构。
如图12所示，接着在第三开口15处，镍(Ni)层17的上面，通过丝网印刷技术或植球技术植入焊锡球18，由图中明显可见，焊锡球18经过一封装过程设计后的位置，并不在金属垫4的正上方，而是水平向侧伸到金属垫4的侧边上。
接着，如图13所示，再经过红外线回流烘烤环氧树脂，晶片再传送至晶片型态测试装置中进行晶片型态测试，例如最后测试以及切割过程，并切割芯片与芯片间切割线20与玻璃基座6，以分离个别的封装体。
本发明的制程较传统技术简单，在未分割前，以晶片型态进行测试，且在测试后可以沿着切割道切划成个别的芯片，以吸取放置装置被置于玻璃基板之上，完成晶片型态扩散型封装(wafer level fan out packaging)。
如图14所示，为镍/金或化镍层11、钛/铜或镍/金19、镍层17各粘着层与阻挡层，在内连线的各个位置示意图。
图15所示，为单一芯片的晶片型态扩散型封装成型的剖面示意图。
本发明也能将芯片电容2b纳入封装过程，图16所示，为电容2b植入到玻璃基座上与单一芯片的晶片型态扩散型封装的剖面示意图。
在另一实施例中，本发明也能将多芯片或多种被动组件整合纳人封装过程，图17所示，即为多芯片的封装过程中，晶片型态扩散型封装的剖面示意图，图中2a、2c代表不同的芯片，此种封装方式可将多芯片与多种被动组件整合封装，形成系统式封装(system in package)。
本发明的主要特征是基于晶片型态封装，并使用扩散型(fan out)方式将芯片表面I/O植球的位置侧向延伸，其优点可以增加I/O植球的数目；可以减少由于接触点距过于接近所造成的讯号干扰问题。
本发明的主要优点如下：
1、如图1所示，本发明的晶片型态封装的成本较传统技术低，再通过己测试及切割过的晶片经过筛选，将品质检验合格的芯片，选取好的芯片，通过吸取与放置的动作重新排列于一新的玻璃底座，可以减少制作成本，完成扩散型封装。
2、由于尺寸缩小原则，芯片亦随之缩小，而为了使得芯片间的距离仍然保持理想的距离(以不影响到讯号传递耦合为原则)，在本发明中是以晶片型态扩散型封装，将I/O线向外扩散，并将连线拉到芯片外的区域，以增加焊锡圆球的数目及维持理想芯片间的距离。
3、本发明可以应用到8寸与12寸晶片的封装过程。
4、本发明可以整合芯片与电容于同一封装单体。
5、本发明能将多芯片或多种被动组件整合于同一单体，例如中央处理器、DRAM，SRAM等在封装底座的封装过程。
6、本发明能将环氧树脂中的焊锡当作缓冲区，在后续制程中，减少不同层之间由于材质使用的不同所引发的应力不平衡问题，增加其可靠度。
7、本发明的底座是玻璃，其材质与芯片底材相同，由于材质中均含有硅材质，两者具有同样的热力膨胀系数(TCE)，不会产生应力不平衡现象。
8、本发明的底座可以使用玻璃、灰石与硅晶片，以改善其可靠度。
9、本发明的封装机械都是以现有机械设备进行封装，可以省去额外添购的费用。
10、本发明可以增加焊锡圆球的数目，其中有些焊锡圆球当作样本假输出输入端(dummy ball)，此dummy ball虽无讯号传递的功能，却可供作缓冲区，以减弱不同材质间的应力，减少封装时芯片龟裂的现象发生。
本发明以较佳实施例说明如上，而熟悉此领域技艺者，在不脱离本发明的精神范围内，所作些许更动润饰，都属于本发明的保护范围之内。

Claims (25)

1、一种晶片型态扩散型封装结构，其特征是；它包含芯片配置于绝缘基座之上，晶片包含多个铝垫形成于其上；BCB层涂布于该芯片表面，并具有多个第一开口暴露该多个铝垫；焊锡填充于该第一开口；第一环氧树脂涂布于该芯片、绝缘基座及BCB层之上；铜导线配置于该第一环氧树脂并与该焊锡连接；第二环氧树脂涂布于该铜导线之上，并具有第二开口暴露部分的该铜导线；锡球配置于该第二环氧树脂之上，并填入该第二开口与该铜导线连接，且该锡球形成于铜导线的外侧或远离铝垫的一边。
2、根据权利要求1所述的晶片型态扩散型封装结构，其特征是：还包含铜籽晶层形成于该第一焊锡之上。
3、根据权利要求2所述的晶片型态扩散型封装结构，其特征是：所述的铜籽晶层为钛/铜层。
4、根据权利要求2所述的晶片型态扩散型封装结构，其特征是：所述的铜籽晶层为镍/铜层。
5、根据权利要求1所述的晶片型态扩散型封装结构，其特征是：还包含阻挡或粘着层形成于该铝垫之上。
6、根据权利要求5所述的晶片型态扩散型封装结构，其特征是：该阻挡或粘着层包含镍/铝层。
7、根据权利要求1所述的晶片型态扩散型封装结构，其特征是：该锡球与该铜导线的接口包含镍。
8、根据权利要求1所述的晶片型态扩散型封装结构，其特征是：还包含一电容配置于该芯片的一侧。
9、根据权利要求1所述的晶片型态扩散型封装结构，其特征是：还包含另一芯片配置于该芯片的一侧。
10、一种晶片型态扩散型封装结构的制造方法，其特征是：它包括如下步骤：
(1)提供具有多个芯片形成于其上的晶片；
(2)测试该晶片上的多个芯片，并标记合格的芯片；
(3)旋涂BCB绝缘层保护该芯片；
(4)去除部分的该BCB层，形成第一开口，以曝露出该芯片上的金属铝垫；
(5)切割该晶片以分离该多个芯片；
(6)经筛选品质检验合格的芯片，通过吸取与放置的动作重新排列配置粘着于一绝缘底座之上；
(7)全面性地填充第一环氧树脂于该绝缘底座、芯片、BCB及第一开口的铝垫上；
(8)蚀刻移除该铝垫上方的该第一环氧树脂，形成第二开口；
(9)固化该第一环氧树脂；
(10)溅镀阻挡层于该铝垫之上；
(11)以丝网印刷技术，用焊锡在该阻挡层上，并填满该第二开口；
(12)形成铜籽晶层于该焊锡及第一环氧树脂之上；
(13)利用一掩膜电镀一定面积的铜导线于该焊锡及阻挡层之上；
(14)以化学方法形成镍或金于该铜导线之上；
(15)去除掩膜层；
(16)全面性地涂布第二环氧树脂于该铜导线之上；
(17)固化该第二环氧树脂；
(18)去除该铜导线上部分该第二环氧树脂，并形成第三开口；
(19)植入焊锡球于该第三开口，其中是将I/O焊球拉到芯片外的区域，该焊锡球形成于该铜导线的外侧或远离铝垫的一边；
(20)切割该绝缘基座，用以分离个别封装单体。
11、根据权利要求10所述的晶片型态扩散型封装结构的制造方法，其特征是：在形成所述铜导线之前，还包含溅镀一铜籽晶层于该焊锡与该第一环氧树脂上面。
12、根据权利要求10所述的晶片型态扩散型封装结构的制造方法，其特征是：该粘着芯片于该底座的过程，还包含在炉内予以固化该粘着剂。
13、根据权利要求10所述的晶片型态扩散型封装结构的制造方法，其特征是：该BCB绝缘层的厚度为5-25μm。
14、根据权利要求10所述的晶片型态扩散型封装结构的制造方法，其特征是：蚀刻该第一环氧树脂形成该第二开口的过程，是通过掩膜型蚀刻或化学药剂进行。
15、根据权利要求14所述的晶片型态扩散型封装结构的制造方法，其特征是：形成所述第二开口之后，还包含以RIE等离子体清洗芯片表面。
16、根据权利要求10所述的晶片型态扩散型封装结构的制造方法，其特征是：该阻挡层的材料为镍/铜或镍层。
17、根据权利要求10所述的晶片型态扩散型封装结构的制造方法，其特征是：完成上述丝网印刷技术后，以红外线回流固化该焊锡。
18、根据权利要求11所述的晶片型态扩散型封装结构的制造方法，其特征是：该铜籽晶层为钛/铜。
19、根据权利要求10所述的晶片型态扩散型封装结构的制造方法，其特征是：固化该第二环氧树脂的步骤为利用紫外线照射或加热处理。
20、根据权利要求10所述的晶片型态扩散型封装结构的制造方法，其特征是：该植入于该第三开口的焊锡球采用丝网印刷技术或植球技术。
21、根据权利要求10所述的晶片型态扩散型封装结构的制造方法，其特征是：还包含电容配置于该芯片的一侧，并排于该玻璃底座上。
22、根据权利要求10所述的晶片型态扩散型封装结构的制造方法，其特征是：还包含另一芯片配置于该芯片的一侧并排于该玻璃底座上，形成多芯片封装结构，该另一芯片包含CPU、DRAM或SRAM组件。
23、根据权利要求10所述的晶片型态扩散型封装结构的制造方法，其特征是：该绝缘底座为玻璃。
24、根据权利要求11所述的晶片型态扩散型封装结构的制造方法，其特征是：该绝缘底座为陶瓷。
25、根据权利要求10所述的晶片型态扩散型封装结构的制造方法，其特征是：该绝缘底座为硅晶片。
CNB021009813A 2002-01-10 2002-01-10 半导体封装结构及其制造方法 Expired - Lifetime CN1230897C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB021009813A CN1230897C (zh) 2002-01-10 2002-01-10 半导体封装结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB021009813A CN1230897C (zh) 2002-01-10 2002-01-10 半导体封装结构及其制造方法

Publications (2)

Publication Number Publication Date
CN1431708A CN1431708A (zh) 2003-07-23
CN1230897C true CN1230897C (zh) 2005-12-07

Family

ID=4739546

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB021009813A Expired - Lifetime CN1230897C (zh) 2002-01-10 2002-01-10 半导体封装结构及其制造方法

Country Status (1)

Country Link
CN (1) CN1230897C (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7459781B2 (en) * 2003-12-03 2008-12-02 Wen-Kun Yang Fan out type wafer level package structure and method of the same
US7267861B2 (en) * 2005-05-31 2007-09-11 Texas Instruments Incorporated Solder joints for copper metallization having reduced interfacial voids
CN101447437B (zh) * 2007-11-27 2010-06-02 南茂科技股份有限公司 晶粒重新配置的封装结构中使用预先配置的扇出结构
CN101452863B (zh) * 2007-11-28 2010-07-28 南茂科技股份有限公司 晶粒重新配置的封装结构中使用顺应层的制造方法
CN102044447B (zh) * 2009-10-20 2013-01-02 日月光半导体制造股份有限公司 封装工艺及封装结构
CN102254834B (zh) * 2010-05-18 2016-04-27 异基因开发有限责任公司 半导体封装结构与方法
CN102348328B (zh) * 2011-09-15 2015-05-13 深南电路股份有限公司 芯片埋入方法和芯片埋入式电路板
CN103151316B (zh) * 2011-12-06 2017-10-20 北京大学深圳研究生院 一种基于mcp封装形式的可重构算子阵列结构的规模扩展方法
CN106298726A (zh) * 2015-05-27 2017-01-04 佳邦科技股份有限公司 半导体封装结构以及半导体封装方法
CN108511329B (zh) * 2018-06-15 2024-03-15 德阳帛汉电子有限公司 一种芯片清洗装置
CN111606302A (zh) * 2020-06-04 2020-09-01 南通通富微电子有限公司 一种mems封装体的分选方法及分选系统
CN118215391A (zh) * 2024-05-22 2024-06-18 上海壁仞科技股份有限公司 封装结构及其制造方法

Also Published As

Publication number Publication date
CN1431708A (zh) 2003-07-23

Similar Documents

Publication Publication Date Title
US20240332159A1 (en) Semiconductor package and manufacturing method thereof
CN1298034C (zh) 半导体封装及其制造方法
US6689640B1 (en) Chip scale pin array
CN1296981C (zh) 半导体器件的制造方法
US8269326B2 (en) Semiconductor device assemblies
US6710446B2 (en) Semiconductor device comprising stress relaxation layers and method for manufacturing the same
CN1767162A (zh) 晶片尺寸封装的结构与其形成方法
US20080083980A1 (en) Cmos image sensor chip scale package with die receiving through-hole and method of the same
US7371693B2 (en) Manufacturing method of semiconductor device with chamfering
US20080136004A1 (en) Multi-chip package structure and method of forming the same
CN1230897C (zh) 半导体封装结构及其制造方法
US20070215985A1 (en) Novel chip packaging structure for improving reliability
JP2008244437A (ja) ダイ収容開口部を備えたイメージセンサパッケージおよびその方法
CN1697127A (zh) 制造半导体器件的方法
CN1700458A (zh) 具有第一和第二导电凸点的半导体封装及其制造方法
JP2008252087A (ja) 半導体装置パッケージ構造及びその方法
JP2008258621A (ja) 半導体デバイスパッケージの構造、および半導体デバイスパッケージ構造の形成方法
DE102004034397A1 (de) Bildsensormodul und Verfahren zum Herstellen eines Waferebenenpakets
US6396145B1 (en) Semiconductor device and method for manufacturing the same technical field
JP2008177548A (ja) 金属カバーを備えたｗｌ−ｃｓｐ構造体および工程
TW201637138A (zh) 半導體元件的堆疊結構
JP5263546B2 (ja) 集積回路デバイスのためのキャリアレスチップパッケージ、および、それを作成する方法
CN1453868A (zh) 多芯片封装体及其制造方法
EP1091399A1 (en) Semiconductor device and method for manufacturing the same
US7679200B2 (en) Semiconductor chip with crack stop

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20051207

CX01 Expiry of patent term