JP5263546B2 - 集積回路デバイスのためのキャリアレスチップパッケージ、および、それを作成する方法 - Google Patents

集積回路デバイスのためのキャリアレスチップパッケージ、および、それを作成する方法 Download PDF

Info

Publication number
JP5263546B2
JP5263546B2 JP2009501655A JP2009501655A JP5263546B2 JP 5263546 B2 JP5263546 B2 JP 5263546B2 JP 2009501655 A JP2009501655 A JP 2009501655A JP 2009501655 A JP2009501655 A JP 2009501655A JP 5263546 B2 JP5263546 B2 JP 5263546B2
Authority
JP
Japan
Prior art keywords
integrated circuit
conductive
sacrificial structure
circuit chip
wire bonds
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009501655A
Other languages
English (en)
Other versions
JP2009530870A (ja
Inventor
ジェイ． コリシス，デイビッド
クアン リー，チュン
ホイ チョン，チン
Original Assignee
マイクロン テクノロジー， インク．
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by マイクロン テクノロジー， インク． filed Critical マイクロン テクノロジー， インク．
Publication of JP2009530870A publication Critical patent/JP2009530870A/ja
Application granted granted Critical
Publication of JP5263546B2 publication Critical patent/JP5263546B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip

Description

本発明は、概して集積回路デバイスのパッケージングの分野に係り、より詳細には、集積回路デバイスのためのキャリアレスチップパッケージ、および、それを作成する各種方法に関する。
マイクロ電子デバイスは一般的に、非常に小さな構成要素を高密度に有する集積回路を含むダイ（すなわち、チップ）を有する。典型的な処理において、様々な工程（例えば、インプラント工程、ドーピング、フォトリソグラフィー、化学気相堆積、プラズマ気相堆積、めっき、平坦化、エッチングなど）が繰り返され得る、多種多様な処理を使用して、一つのウェハ上に、数多くのダイが製造される。ダイは通常、集積回路に電気的に接続された非常に小さなボンドパッドのアレイを含む。ボンドパッドは、ダイ上の外部電気接点であり、ボンドパッドを通して、電源電圧や信号などが、集積回路へ、および、集積回路から送られる。ダイはその後、ウェハを裏面研削および打抜きすることによって、互いに分離される（すなわち、個別化：ｓｉｎｇｕｌａｔｅｄ）。ウェハが個別化された後、そのボンドパッドを、様々な電源線、信号線、および接地線へより容易に接続可能な電気端子のより大きなアレイに接続するために、個々のダイは通常「パッケージ」される。
電子製品は、非常に限られた空間に、構成要素を極めて高密度に有するために、パッケージされたマイクロ電子デバイスを必要とする。例えば、携帯電話、ＰＤＡ、ポータブルコンピュータ、および多くの他の製品において、メモリーデバイス、プロセッサ、ディスプレー、および他のマイクロ電子構成要素のための利用可能な空間は、かなり限られている。このように、パッケージされたマイクロ電子デバイスの高さを減少させ、プリント回路基板上のマイクロ電子デバイスの表面積もしくは「設置面積（ｆｏｏｔｐｒｉｎｔ）」を低減する、強い動機がある。高性能マイクロ電子デバイスは一般に、より多くのボンドパッドを有し、その結果より大きなボール／グリッドアレイを持ち、それ故、より大きな設置面積になるため、マイクロ電子デバイスのサイズを低減することは困難である。
図１Ａから１Ｂは、それぞれ、パッケージされた集積回路（ＩＣ）デバイス１０の具体例の断面図と上面図である。パッケージされたＩＣデバイス１０は、接着材料１８によってキャリア１４に取り付けられる集積回路チップ１２を含む。チップ１２とキャリア１４は、それぞれ、複数のボンドパッド２０と２２を含む。複数のワイヤボンド２４は、チップ１２上のボンドパッド２０をキャリア１４上のボンドパッド２２に導電的に接続する。また、図１Ａに描かれるものには、プリント回路基板、マザーボード、もしくはメモリーモジュールなどの導電性構造２８もある。導電性構造２８は典型的に、複数の絶縁線（図示せず）、および複数のボンドパッド３０を含む。一具体例の実施形態では、チップ１２は、複数のハンダボール３０によって、導電性構造２８に導電的に接続される。チップ１２は、成形材料もしくはエポキシ化合物でカプセル化される。
図１Ｂは、エポキシ化合物１６が取り除かれたデバイス１０の上面図である。図１Ｂに示されるように、キャリア１４上のボンドパッド２２は、かなりの空間を占めている。いくつかの場合では、ボンドパッド２２の存在は、キャリア１４を剥離させる可能性がある。そのような剥離は、チップ１２を動かなくさせてしまうか、もしくは、少なくともその性能を最大限に発揮はできなくさせ得る。さらに、パッケージされたＩＣデバイス１０は、その基本的な構成、含まれる構成要素、および製造された方法によって比較的大きい可能性がある。例えば、チップ１２の縁とエポキシ化合物１６の縁との間の距離１１は、約０．５ｍｍから１．０ｍｍの範囲でありうる。キャリア１４は、キャリア１４の用途と構成に依存して、約１２５μｍから４５０μｍの範囲の厚さを有し得る。同様に、エポキシ化合物１６の厚さもまた、例えば、約０．５ｍｍから１．２ｍｍの範囲で変更できる。それ故、キャリア１４とエポキシ化合物１６の全体の高さ１３は、約０．４０ｍｍから１．６５ｍｍの範囲であり得る。
本発明は、上記の問題のいくつかまたは全てを、解決するもしくは少なくとも軽減する、デバイスならびに各種方法を対象とする。
本発明のいくつかの態様の基本的な理解を提供するために、以下に本発明の簡潔な概要を示す。この概要は、本発明の網羅的な概説ではない。この概要は、本発明の主要な要素もしくは不可欠の要素を特定すること、または、本発明の範囲を線引きすること、を意図していない。この概要は、後に記述されるより詳細な説明の導入として単純化した形式でいくつかのコンセプトを提示することが、この概要の唯一の目的である。
本発明は、概して集積回路デバイスのためのキャリアレスチップパッケージ、および、それを作成する各種方法を対象とする。一具体例の実施形態では、本デバイスは、平面を画定する露出した裏面を含む集積回路チップと、前記集積回路チップに導電的に接続された複数のワイヤボンドであって、前記複数のワイヤボンドのそれぞれが、導電性の露出した部分に導電的に接続され、前記導電性の露出した部分の一部分が、前記裏面によって画定される前記平面に位置する、前記複数のワイヤボンドと、前記集積回路チップと前記複数のワイヤボンドに隣接して配置されるカプセル材料と、を含む。
別の具体例の実施形態では、本デバイスは、平面を画定する露出した裏面を含む、集積回路チップと、前記集積回路チップに導電的に接続された複数のワイヤボンドであって、前記複数のワイヤボンドのそれぞれが、導電性の露出した部分に導電的に接続され、前記導電性の露出した部分の一部分が、前記裏面によって画定される前記平面に位置する、前記複数のワイヤボンドと、前記集積回路チップと前記複数のワイヤボンドに隣接して配置されるカプセル材料であって、前記カプセル材料が、ほぼ前記平面に位置する底面を含む、前記カプセル材料と、を含み、ここで、前記集積回路チップの縁から前記カプセル材料の縁までの距離は、約０．１ｍｍから０．４ｍｍの範囲である。
さらに別の具体例の実施形態では、本デバイスは、平面を画定する露出した裏面を含む、集積回路チップと、前記集積回路チップに導電的に接続された複数のワイヤボンドであって、前記複数のワイヤボンドのそれぞれが、導電性の露出した部分に導電的に接続され、前記導電性の露出した部分の一部分が、前記裏面によって画定される前記平面に位置する、前記複数のワイヤボンドと、を含み、ここで、前記平面に位置する前記導電性の露出した部分は、実質的に円形の形状を有している。本デバイスはさらに、前記集積回路チップと前記複数のワイヤボンドに隣接して配置されるカプセル材料と、前記導電性の露出した部分に導電的に接続される導電性構造と、を含む。
一具体例の実施形態では、本方法は、集積回路チップを、導電性部分を含む犠牲構造に隣接して配置するステップであって、前記集積回路チップが裏面を含むものと、複数のワイヤボンドを、前記集積回路チップに取り付けるステップと、前記複数のワイヤボンドを、前記犠牲構造の前記導電性部分に取り付けて、前記ワイヤボンドのそれぞれに接続される導電性部分を画定するステップと、前記集積回路チップ、前記ワイヤボンド、および、前記犠牲構造に隣接してカプセル材料を形成するステップと、前記犠牲構造を取り除くことによって、前記集積回路チップの前記裏面、および、前記複数のワイヤボンドのそれぞれに導電的に接続される前記導電性部分の少なくとも一部分、が露出されるステップと、を含む。
別の具体例の実施形態では、本方法は、集積回路チップを、導電性層を含む犠牲構造に隣接して配置するステップであって、前記集積回路チップが裏面を含むものと、複数のワイヤボンドを、前記集積回路チップ、および、前記犠牲構造の前記導電性層、に取り付けることによって、前記ワイヤボンドのそれぞれと接続される導電性部分を画定するステップと、前記集積回路チップ、前記ワイヤボンド、および、前記犠牲構造の前記導電性層に隣接してカプセル材料を形成するステップと、前記犠牲構造を取り除くために平坦化処理を行うことによって、前記集積回路チップの前記裏面、および、前記複数のワイヤボンドのそれぞれに導電的に接続される前記導電性部分の少なくとも一部分、が露出されるステップと、を含む。
さらに別の具体例の実施形態では、本方法は、集積回路チップを、複数の相隔たる導電性構造を含む犠牲構造に隣接して配置するステップであって、前記集積回路チップが裏面を含むものと、複数のワイヤボンドのそれぞれを、前記集積回路チップ、および、前記犠牲構造の前記相隔たる導電性構造の中の一つ、に取り付けることによって、前記ワイヤボンドのそれぞれに接続される導電性部分を画定するステップと、前記集積回路チップ、前記ワイヤボンド、および、前記犠牲構造に隣接してカプセル材料を形成するステップと、前記犠牲構造を取り除くために平坦化処理を行うことにより、前記集積回路チップの前記裏面、および、前記複数のワイヤボンドのそれぞれに導電的に接続される前記導電性部分の少なくとも一部分、が露出されるステップと、を含む。
本発明は、様々な変形形態および代替形態を許容し得るが、それらの中の特定の実施形態が、例として図面に示されており、また、本明細書に詳細に記述される。しかしながら、特定の実施形態のここに示される記述は、開示された特定の形態に本発明を限定することを意図しておらず、それどころか、本発明は、添付の請求項によって規定される本発明の趣旨と範囲内にある全ての変形形態、均等物、および、代替形態を包含し得る。
本発明の具体例の実施形態が以下に記述される。明瞭性の観点から、この明細書に、実際の実施の全ての特徴が記述されているわけではない。何らかのそのような実際の実施形態の開発において、システムに関連する制約およびビジネスに関連する制約に従うなどの、ある実施と別の実施で変わる開発者の特定の目的を達成するために、実施特有の多くの判断がされなければならないことが、言うまでもなく理解されるだろう。さらに、そのような開発努力は、複雑で時間のかかるものであり得るが、そうは言っても、この開示の利益を受ける当業者にとっては、日常の業務であることが理解されるだろう。
本発明は、これから、添付の図面を参照しながら説明される。パッケージされた集積回路デバイスの様々な領域と構造が図面に描かれる。明瞭性と説明を目的として、図面に描かれる様々な特徴物の相対的なサイズは、現実の世界でのパッケージされたデバイス上のこれら特徴物（フィーチャ：feature）もしくは構造のサイズと比較すると、誇張されるかもしくは縮小されているかもしれない。そうは言っても、添付の図面は、本発明の具体的な例を記述し、および、説明するために含まれる。本明細書で使用される単語および句は、従来技術における当業者によるこれら単語および句の理解と一致した意味を有すると、理解され、解釈されるべきである。単語もしくは句の特別な定義、すなわち、当業者によって理解される通常の意味、および、慣習的な意味とは異なる定義が、本明細書の単語もしくは句の一貫した用法によって暗に示されることは、意図されていない。単語もしくは句が、特別な意味、すなわち、当業者によって理解されるもの以外の意味を有する事が意図される限り、そのような特別な定義は、その単語もしくは句に対する特別な定義を、直接明白に提示する定義方法で、明細書中に明白に示される。
図２Ａから図２Ｃは、本発明の一態様に従う、パッケージされた集積回路（ＩＣ）デバイス１００の一具体例の実施形態を描く。図２Ａに示されるように、デバイス１００は、集積回路チップ（ＩＣチップ）１０２と、複数のボンドパッド１０４と、導電性の露出した部分１０８にそれぞれが導電的に接続される複数のワイヤボンド１０６と、を含む。図２Ａにはまた、ＩＣチップ１０２の露出した裏面１１０も描かれる。例えば、エポキシ材料もしくは成形材料などのカプセル材料１０５は、露出した裏面１１０を除いて、ＩＣチップ１０２をカプセル化する。図２Ｂは、デバイス１００の下面図である。図２Ｂに示されるように、導電性部分１０８は、ＩＣチップ１０２の周囲を取り囲んで、カプセル材料１０５内に配置される。図２Ａから図２Ｃに描かれる具体例の実施形態において、導電性の露出した部分１０８は、ＩＣチップ１０２の露出した裏面１１０とほぼ同じ平面上にある。さらに、一具体例の実施形態では、導電性の露出した部分１０８は、ほぼ円形の断面形状で、約１６μｍから８０μｍの直径１０９を有してもよい。
図２Ｃは、デバイス１００が、どのように導電性構造２８に導電的に接続され得るかを描く、具体的な一例である。導電性構造２８は、集積回路デバイスを動作可能に接続することが望まれる、例えば、プリント回路基板、シリコンインターポーザ、マザーボード、フレックステープ、メモリーモジュールなどの、いかなる種類の構造であってもよい。図２Ｃに示されるように、デバイス１００は、導電性の露出した部分１０８および導電性構造２８上のボンドパッド３０に導電的に接続される複数のハンダボール３２によって、導電性構造２８に動作可能に接続され得る。本願を読み終わった後の当業者には認められるように、デバイス１００は、様々な既知の技術によって、導電性構造２８に導電的に接続され得る。
本願を読み終わった後の当業者には認められるように、パッケージされたデバイス１００は、例えば、メモリーチップ、マイクロプロセッサ、ＡＳＩＣなどの任意の種類のＩＣチップ１０２に利用され得る。さらに、図示するボンドパッド１０４およびワイヤボンド１０６の厳密な形状、配置、および、材料は、特定の用途に応じて変わってもよい。従って、本明細書に描かれた具体例の実施形態は、本発明の限定と見なされるべきではない。
図３Ａから図３Ｅは、パッケージされたＩＣデバイス１００を形成する、一具体例の方法を描く。図３Ａは、パッケージされる準備が整った複数の個別化されたＩＣチップ１０２を描く。ＩＣチップ１０２は、任意の様々な既知の処理技術を用いて、製造され、および、個別化されている。図３Ｂに示されるように、初めに、ＩＣチップ１０２は、例えば、接着材料１０３、もしくは、粘着テープなどを用いて犠牲構造１２０に取り付けられる。以下により詳細に記述されるように、犠牲構造１２０は、ワイヤボンド１０６が取り付けられる少なくともいくつかの導電性材料を含む。図３Ａに描かれる具体例の実施形態において、犠牲構造１２０は、基板１２２と、例えば、アルミニウム等の金属などの導電性材料１２４の層と、を含む。一実施形態においては、基板１２２は、セラミック材料から成り、約０．１３５ｍｍから０．５ｍｍの厚さを有し得る。基板１２２は、また、有機ラミネート、ポリマー、ポリエステル、シリコンなどの、その他の材料から成ってもよい。導電性材料層１２４は、例えば、スパッタ堆積などの、様々な既知の処理によって、堆積され得、約０．１μｍから３０μｍの厚さを有し得る。図３Ａに描かれる具体例の実施形態において、犠牲構造１２０の導電性部分は、導電性層１２４の図示される形状を取っている。しかしながら、その他の形状も可能である。例えば、図４に示されるように、犠牲構造１２０の導電性部分は、デバイス１００の導電性端部１０８の位置に対応する複数の相隔たる導電性構造１２４Ａの形状をとってもよい。相隔たる導電性領域１２４Ａは、望まれるいかなる形状でもよく、すなわち、長方形、円形などでもよい。その他の構造もまた、可能である。
次に、図３Ｂに示されるように、ワイヤボンド１０６は、ＩＣチップ１０２および犠牲構造１２０の導電性部分、例えば、図示する導電層１２４など、に取り付けられる。ワイヤボンド１０６は、例えば、金、アルミニウム、銅などの、様々な材料から構成され得、それらは、様々な既知の技術を用いて、ＩＣチップ１０２および導電性層１２４に取り付けられ得る。ワイヤボンド１０６を犠牲構造１２０の導電性部分に取り付けることで、導電性端部１０８が形成される。それ故、ワイヤボンド１０６を構築する特定の材料と、犠牲構造１２０の導電性部分、例えば、導電性層１２４と、に依存して、導電性端部１０８は、その様な材料の組み合わせを含み得る。
その後、図３Ｃに示されるように、例えば、エポキシ材料もしくは成形材料などの、カプセル材料１０５が、ＩＣチップ１０２の周囲に形成される。カプセル材料１０５は、例えば、エポキシ樹脂、液体カプセル材料、エポキシ成形材料、粉末などの、様々な既知の材料から成ってもよく、それは、様々な既知の技術を用いて、ＩＣチップ１０２の周囲に適用、もしくは、形成され得る。
図３Ｄに示されるように、その後、犠牲構造１２０を取り除くために、一つ、もしくは複数の処理工程が行われ、それによって、ＩＣチップ１０２の裏面１１０を露出し、導電性の露出した部分１０８が露出される。犠牲構造１２０は、様々な技術によって取り除かれ得る。一具体例の実施形態では、犠牲構造１２０は、平坦化処理を行うことで取り除かれ得る。例えば、犠牲構造１２０は、一つもしくは複数の化学機械研磨処理を行うことによって、研削処理を行うことで、もしくは、エッチング処理を行うことで、あるいは、そのような処理の組み合わせで、取り除かれ得る。これらの工程の最終的な結果は、ＩＣチップ１０２の裏面１１０と、導電性の露出した部分１０８と、を露出する、十分に平坦な表面１０５Ａである。図３Ｅは、個別化された後の、および、カプセル材料１０５がトリム（ｔｒｉｍ）後の、個々のパッケージされたデバイス１００を描く。
本発明の使用を通して、パッケージされたデバイスＩＣ１００によって占められる物理的な空間が、従来技術のパッケージされたＩＣデバイスと比べて低減され得る。本発明は、図１Ａに示されるような、キャリア１４上の比較的大きな導電性ボンドパッド２２の形成を含まないので、パッケージされたＩＣデバイス１００の全体の長さと幅が、低減され得る。例えば、図２Ａに示されるように、ＩＣチップ１０２の縁からカプセル材料１０５の縁までの水平方向の寸法１１１は、約０．１ｍｍから０．４ｍｍであり得る。それにひきかえ、図１Ａに示されるデバイス１０の対応する寸法１１は、約０．５ｍｍから１．０ｍｍであり得る。それ故、本発明の使用を通して、パッケージされたＩＣデバイス１００の「設置面積」が、低減され得る。さらに、本明細書で開示される図示したパッケージされたＩＣデバイス１００は、図１Ａに描かれるキャリア１４のようなキャリア構造を含まないため、より小さな垂直空間を占め、すなわち、従来技術のパッケージされたＩＣデバイスと比較して、より低い。例えば、具体的な一実施形態において、パッケージされたＩＣデバイス１００の全体の高さ１１３（図２Ａを参照）は、約０．１ｍｍから０．５ｍｍの範囲であり得る。
先に開示された特定の実施形態は単なる例示にすぎず、本発明は、本明細書の技術の利益を受ける当業者には理解される、異なるしかしながら均等な態様に変形され実施され得る。例えば、先に説明される処理ステップは、異なる順番で実施されてもよい。さらに、添付の請求項にある記述として以外の本明細書に示される構成もしくは設計の詳細は、限定を全く意図していない。それ故、先に開示された特定の実施形態は、変化もしくは変形されてもよく、それら全ての変形物は、本発明の趣旨と範囲内にあると見なされることが明らかである。従って、本明細書で請求される保護は、添付の請求項に記述されている。
本発明は、以下の記述を添付の図面とともに参照することで、理解され得る。図面において、同じ参照番号は、同じ要素を識別する。
従来技術のパッケージされた集積回路デバイスを示す。 従来技術のパッケージされた集積回路デバイスを示す。 本発明のさまざまな態様に従う、具体例のパッケージされた集積回路デバイスのさまざまな図である。 本発明のさまざまな態様に従う、具体例のパッケージされた集積回路デバイスのさまざまな図である。 本発明のさまざまな態様に従う、具体例のパッケージされた集積回路デバイスのさまざまな図である。 図２Ａから図２Ｃに示されるデバイスを形成する一つの具体例の方法の様々な図である。 図２Ａから図２Ｃに示されるデバイスを形成する一つの具体例の方法の様々な図である。 図２Ａから図２Ｃに示されるデバイスを形成する一つの具体例の方法の様々な図である。 図２Ａから図２Ｃに示されるデバイスを形成する一つの具体例の方法の様々な図である。 図２Ａから図２Ｃに示されるデバイスを形成する一つの具体例の方法の様々な図である。 犠牲構造の導電性部分の代わりの実施形態を示す。

Claims (9)

  1. 集積回路チップを、導電性層を含む犠牲構造に隣接して配置するステップであって、
    前記集積回路チップが裏面を含むものと、
    複数のワイヤボンドを、前記集積回路チップに取り付けるステップと、
    前記複数のワイヤボンドを、前記犠牲構造の前記導電性層に取り付けることにより、
    前記ワイヤボンドのそれぞれに接続される導電性部分を形成するステップと、
    前記集積回路チップ、前記ワイヤボンド、および、前記犠牲構造に隣接してカプセル材料を形成するステップと、
    前記犠牲構造を取り除くことにより、前記集積回路チップの前記裏面、および、前記複数のワイヤボンドのそれぞれに導電的に接続される、前記導電性部分の少なくとも一部分、が露出されるステップと、
    を含む、方法。
  2. 前記犠牲構造を取り除くステップの後で、前記カプセル材料の余分な部分をトリムするステップをさらに含む、請求項１の方法。
  3. 前記カプセル材料の前記余分な部分をトリムする前記ステップが、前記集積回路チップの側面から、前記カプセル材料の側面までの距離が０．１ｍｍから０．４ｍｍの範囲であるように、行われる、請求項２の方法。
  4. 前記犠牲構造を取り除くステップが、前記犠牲構造を取り除くために、平坦化処理を行うステップを含む、請求項１の方法。
  5. 前記犠牲構造を取り除くステップが、前記犠牲構造を取り除くために、少なくとも一回の化学機械研磨処理を行うステップを含む、請求項１の方法。
  6. 前記犠牲構造を取り除くステップが、前記犠牲構造を取り除くために、少なくとも一回の研削処理を行うステップを含む、請求項１の方法。
  7. 前記犠牲構造を取り除くステップが、前記犠牲構造を取り除くために、少なくとも一回のエッチング処理を行うステップを含む、請求項１の方法。
  8. 前記ワイヤボンドに導電的に接続された前記露出した部分に、導電性構造を導電的に接続するステップを、さらに含む、請求項１の方法。
  9. 前記犠牲構造を取り除くステップが、前記カプセル材料の表面をさらに露出する、請求項１の方法。
JP2009501655A 2006-03-20 2007-03-15 集積回路デバイスのためのキャリアレスチップパッケージ、および、それを作成する方法 Active JP5263546B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/384,734 2006-03-20
US11/384,734 US20070216033A1 (en) 2006-03-20 2006-03-20 Carrierless chip package for integrated circuit devices, and methods of making same
PCT/US2007/064028 WO2007109486A2 (en) 2006-03-20 2007-03-15 Carrierless chip package for integrated circuit devices, and methods of making same

Publications (2)

Publication Number Publication Date
JP2009530870A JP2009530870A (ja) 2009-08-27
JP5263546B2 true JP5263546B2 (ja) 2013-08-14

Family

ID=38293289

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009501655A Active JP5263546B2 (ja) 2006-03-20 2007-03-15 集積回路デバイスのためのキャリアレスチップパッケージ、および、それを作成する方法

Country Status (5)

Country Link
US (4) US20070216033A1 (ja)
EP (1) EP2005469B1 (ja)
JP (1) JP5263546B2 (ja)
KR (1) KR101032546B1 (ja)
WO (1) WO2007109486A2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070216033A1 (en) * 2006-03-20 2007-09-20 Corisis David J Carrierless chip package for integrated circuit devices, and methods of making same
US8390110B2 (en) * 2009-10-20 2013-03-05 Stats Chippac Ltd. Integrated circuit packaging system with cavity and method of manufacture thereof
CN105845697A (zh) * 2015-01-15 2016-08-10 格科微电子（上海）有限公司 图像传感器芯片的导线键合方法、键合装置及封装系统
US10685943B2 (en) 2015-05-14 2020-06-16 Mediatek Inc. Semiconductor chip package with resilient conductive paste post and fabrication method thereof
US9842831B2 (en) * 2015-05-14 2017-12-12 Mediatek Inc. Semiconductor package and fabrication method thereof
CN105070666B (zh) * 2015-07-17 2019-06-07 北京中电科电子装备有限公司 芯片、用于芯片封装的引线键合方法、装置及分离装置
CN106486443A (zh) * 2015-08-27 2017-03-08 冠研（上海）专利技术有限公司 简易半导体芯片封装结构及其封装方法
CN106486429A (zh) * 2015-08-27 2017-03-08 冠研（上海）专利技术有限公司 半导体芯片封装结构及其封装方法
US10177074B1 (en) * 2017-10-04 2019-01-08 Semiconductor Components Industries, Llc Flexible semiconductor package
CN111657675A (zh) * 2020-05-27 2020-09-15 张苏芬 一种女士长筒靴柜

Family Cites Families (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2595909B2 (ja) * 1994-09-14 1997-04-02 日本電気株式会社 半導体装置
US5677566A (en) * 1995-05-08 1997-10-14 Micron Technology, Inc. Semiconductor chip package
JP3529507B2 (ja) * 1995-09-04 2004-05-24 沖電気工業株式会社 半導体装置
US6072239A (en) * 1995-11-08 2000-06-06 Fujitsu Limited Device having resin package with projections
JP3207738B2 (ja) * 1996-01-15 2001-09-10 株式会社東芝 樹脂封止型半導体装置及びその製造方法
US5729049A (en) * 1996-03-19 1998-03-17 Micron Technology, Inc. Tape under frame for conventional-type IC package assembly
US6001671A (en) * 1996-04-18 1999-12-14 Tessera, Inc. Methods for manufacturing a semiconductor package having a sacrificial layer
US6821821B2 (en) * 1996-04-18 2004-11-23 Tessera, Inc. Methods for manufacturing resistors using a sacrificial layer
DE69735588T2 (de) * 1996-05-27 2007-01-11 Dai Nippon Printing Co., Ltd. Herstellung eines bauteils für eine halbleiterschaltung
US5894108A (en) * 1997-02-11 1999-04-13 National Semiconductor Corporation Plastic package with exposed die
US6583444B2 (en) * 1997-02-18 2003-06-24 Tessera, Inc. Semiconductor packages having light-sensitive chips
JPH11312749A (ja) * 1998-02-25 1999-11-09 Fujitsu Ltd 半導体装置及びその製造方法及びリードフレームの製造方法
US6072233A (en) * 1998-05-04 2000-06-06 Micron Technology, Inc. Stackable ball grid array package
JPH11321749A (ja) * 1998-05-14 1999-11-24 Yamaha Motor Co Ltd 自動二輪車
US6184465B1 (en) * 1998-11-12 2001-02-06 Micron Technology, Inc. Semiconductor package
WO2000033379A1 (en) * 1998-12-02 2000-06-08 Hitachi, Ltd. Semiconductor device, method of manufacture thereof, and electronic device
US6856013B1 (en) * 1999-02-19 2005-02-15 Micron Technology, Inc. Integrated circuit packages, ball-grid array integrated circuit packages and methods of packaging an integrated circuit
TW457674B (en) * 1999-03-15 2001-10-01 Texas Instruments Inc Aluminum leadframes for semiconductor devices and method of fabrication
JP2001068586A (ja) * 1999-08-25 2001-03-16 Fujitsu Ltd 半導体装置
US6475864B1 (en) * 1999-10-21 2002-11-05 Fuji Electric Co., Ltd. Method of manufacturing a super-junction semiconductor device with an conductivity type layer
US6395580B1 (en) * 1999-11-29 2002-05-28 Taiwan Semiconductor Manufacturing Company, Ltd. Backside failure analysis for BGA package
JP2001230270A (ja) 2000-02-14 2001-08-24 Fujitsu Ltd 半導体装置及びその製造方法
JP2002076040A (ja) * 2000-08-30 2002-03-15 Hitachi Ltd 半導体装置及びその製造方法
US6900528B2 (en) * 2001-06-21 2005-05-31 Micron Technology, Inc. Stacked mass storage flash memory package
JP3650970B2 (ja) * 2001-08-21 2005-05-25 沖電気工業株式会社 半導体装置の製造方法
JP3650596B2 (ja) * 2001-09-03 2005-05-18 新光電気工業株式会社 半導体装置の製造方法
JP4014912B2 (ja) * 2001-09-28 2007-11-28 株式会社ルネサステクノロジ 半導体装置
JP3972182B2 (ja) * 2002-03-05 2007-09-05 セイコーエプソン株式会社 半導体装置の製造方法
US7423336B2 (en) * 2002-04-08 2008-09-09 Micron Technology, Inc. Bond pad rerouting element, rerouted semiconductor devices including the rerouting element, and assemblies including the rerouted semiconductor devices
US6867500B2 (en) * 2002-04-08 2005-03-15 Micron Technology, Inc. Multi-chip module and methods
JP2003303919A (ja) * 2002-04-10 2003-10-24 Hitachi Ltd 半導体装置及びその製造方法
JP2003338587A (ja) * 2002-05-21 2003-11-28 Hitachi Ltd 半導体装置及びその製造方法
DE10226033A1 (de) * 2002-06-12 2003-12-24 Bosch Gmbh Robert Mikromechanisches Bauelement und entsprechendes Herstellungsverfahren
US7109574B2 (en) * 2002-07-26 2006-09-19 Stmicroelectronics, Inc. Integrated circuit package with exposed die surfaces and auxiliary attachment
JP2004063615A (ja) * 2002-07-26 2004-02-26 Nitto Denko Corp 半導体装置の製造方法、半導体装置製造用接着シートおよび半導体装置
US6700190B2 (en) * 2002-07-26 2004-03-02 Stmicroelectronics, Inc. Integrated circuit device with exposed upper and lower die surfaces
US6740546B2 (en) * 2002-08-21 2004-05-25 Micron Technology, Inc. Packaged microelectronic devices and methods for assembling microelectronic devices
JP4052915B2 (ja) * 2002-09-26 2008-02-27 三洋電機株式会社 回路装置の製造方法
US7056766B2 (en) * 2003-12-09 2006-06-06 Freescale Semiconductor, Inc. Method of forming land grid array packaged device
US7205178B2 (en) * 2004-03-24 2007-04-17 Freescale Semiconductor, Inc. Land grid array packaged device and method of forming same
US7196313B2 (en) * 2004-04-02 2007-03-27 Fairchild Semiconductor Corporation Surface mount multi-channel optocoupler
US8120156B2 (en) * 2006-02-17 2012-02-21 Stats Chippac Ltd. Integrated circuit package system with die on base package
US20070216033A1 (en) * 2006-03-20 2007-09-20 Corisis David J Carrierless chip package for integrated circuit devices, and methods of making same

Also Published As

Publication number Publication date
JP2009530870A (ja) 2009-08-27
US7504285B2 (en) 2009-03-17
US20070216033A1 (en) 2007-09-20
EP2005469A2 (en) 2008-12-24
WO2007109486A3 (en) 2008-02-28
EP2005469B1 (en) 2019-08-14
WO2007109486A2 (en) 2007-09-27
US20080136001A1 (en) 2008-06-12
US9673121B2 (en) 2017-06-06
US20170271228A1 (en) 2017-09-21
KR101032546B1 (ko) 2011-05-06
US20070249100A1 (en) 2007-10-25
KR20090004975A (ko) 2009-01-12

Similar Documents

Publication Publication Date Title
JP5263546B2 (ja) 集積回路デバイスのためのキャリアレスチップパッケージ、および、それを作成する方法
US7777351B1 (en) Thin stacked interposer package
KR101411813B1 (ko) 반도체 디바이스 및 그 제조 방법
JP5215587B2 (ja) 半導体装置
US20170018493A1 (en) Semiconductor package and manufacturing method thereof
US20230260920A1 (en) Chip package and manufacturing method thereof
US10332844B2 (en) Manufacturing method of package structure
TWI506707B (zh) 具有導線架插入件的積體電路封裝系統及其製造方法
CN108447860B (zh) 半导体封装结构
US10825782B2 (en) Semiconductor packages and associated methods with solder mask opening(s) for in-package ground and conformal coating contact
US11177222B2 (en) Semiconductor packages and associated methods with antennas and EMI isolation shields
TWI685937B (zh) 半導體封裝
CN106169445B (zh) 用以制造具有多层模制导电基板和结构半导体封装的方法
US20080224276A1 (en) Semiconductor device package
US9111948B2 (en) Method of fabricating semiconductor package structure
US20080237831A1 (en) Multi-chip semiconductor package structure
KR100533761B1 (ko) 반도체패키지
JP5170134B2 (ja) 半導体装置及びその製造方法
KR101612220B1 (ko) 반도체 패키지 제조 방법 및 이를 이용한 반도체 패키지
CN115472574A (zh) 电子封装件及其制法
CN115172180A (zh) 水平辐射方向的天线封装结构及制备方法
CN116230656A (zh) 电子封装件及其制法
WO2010102229A1 (en) Wire-bonded integrated circuit package without package substrate and including metal traces linking to external connection pads routed under integrated circuit die.

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110617

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110621

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20110912

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110912

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110926

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20111220

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120918

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20121217

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20121217

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20121228

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20130117

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130117

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20130215

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130215

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130326

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130416

R150 Certificate of patent or registration of utility model

Ref document number: 5263546

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250