JP2004063615A - 半導体装置の製造方法、半導体装置製造用接着シートおよび半導体装置 - Google Patents

半導体装置の製造方法、半導体装置製造用接着シートおよび半導体装置 Download PDF

Info

Publication number
JP2004063615A
JP2004063615A JP2002217680A JP2002217680A JP2004063615A JP 2004063615 A JP2004063615 A JP 2004063615A JP 2002217680 A JP2002217680 A JP 2002217680A JP 2002217680 A JP2002217680 A JP 2002217680A JP 2004063615 A JP2004063615 A JP 2004063615A
Authority
JP
Japan
Prior art keywords
semiconductor device
semiconductor element
adhesive layer
adhesive
adhesive sheet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002217680A
Other languages
English (en)
Inventor
Kazuto Hosokawa
細川　和人
Takuji Okeyui
桶結　卓司
Hirofumi Fujii
藤井　弘文
Yasuhiko Yamamoto
山本　康彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Priority to JP2002217680A priority Critical patent/JP2004063615A/ja
Priority to US10/611,290 priority patent/US6858473B2/en
Priority to CNA031784593A priority patent/CN1476066A/zh
Publication of JP2004063615A publication Critical patent/JP2004063615A/ja
Priority to US11/032,290 priority patent/US7235888B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H01L21/4832—Etching a temporary substrate after encapsulation process to form leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01045—Rhodium [Rh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01059—Praseodymium [Pr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0133—Ternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip

Abstract

【課題】薄型化が可能な、リードレス構造の表面実装型の半導体装置の製造方法を提供すること。
【解決手段】基材層３２および接着剤層３１を有する接着シート３０における当該接着剤層３１上に部分的に複数の導電部４０を形成する工程（１）、電極が形成されている少なくとも１つの半導体素子１０を、当該半導体素子１０の電極が形成されていない側が前記接着剤層３１側となるように、当該半導体素子１０を前記接着剤層３１上に固着する工程（２）、前記複数の導電部４０と前記半導体素子１０の電極とをワイヤー６０により電気的に接続する工程（３）、前記半導体素子１０等を封止樹脂で封止して、前記接着シート３０上に半導体装置を形成する工程（４）、次いで、半導体装置から接着シート３０を分離する工程（５）、を有することを特徴とする半導体装置の製造方法。
【選択図】　　　　図２

Description

【０００１】
【発明の属する技術分野】
本発明は、表面実装型のリードレス構造の半導体装置の製造方法に関する。特に、薄型で低コストな半導体装置の製造方法に関する。また本発明は、前記半導体装置の製造方法に用いられる半導体装置製造用接着シートに関する。さらには本発明は、表面実装型のリードレス構造であり、薄型で低コストな半導体装置に関する。
【０００２】
【従来の技術】
半導体集積回路やトランジスタ、ダイオード等の個別部品について、パッケージの小型化、薄型化が図られている。従来より、半導体集積回路ではリードフレームが用いられているが、多ピン化を実現するためにはリードフレームのリードピッチを微細化することが要求される。しかし、これに伴ってリード幅を低減すると、リード強度が低下し、リード曲がりによる短絡が生じていた。またはリードピッチを確保するためにパッケージサイズを大型化することが余儀なくされていた。このようにリードフレームではパッケージサイズが大きくなり、かつ厚くなる。そのため、かかるリードフレームの影響のない、いわゆるリードレス構造の表面実装型の半導体装置が提案されている。
【０００３】
リードレス構造の半導体装置は、例えば、特開平９−２５２０１４号公報に記載されている。当該半導体装置を図９に示す。当該半導体装置の製造方法は、まず、基材３に金属箔を貼り付け、所定部分に金属箔を残すように当該金属箔のエッチングを行った後、半導体素子１と同等の大きさを有する金属箔４ａ（ダイパッド）の上に接着剤２を用いて半導体素子１を固着し、さらに、ワイヤー６によって半導体素子１と金属箔４ｂとの電気的接合を行う。次いで、金型を用い封止樹脂５でトランスファーモールドを行い、最後に成形された封止樹脂を基材３から分離することによって半導体素子をパッケージとして完成している。しかしながら、この製造方法によって得られる半導体装置は、半導体素子１に接着剤２及び金属箔４ａ（ダイパッド）が付随的に存在しており、産業界で要望されている、小さく薄い半導体装置の要望において問題が残る。
【０００４】
また、前記公報に記載の製造方法において、基材３と金属箔４ａ、４ｂとは、金属箔のエッチング工程及び封止樹脂のトランスファーモールド工程中では、両者が充分密着していることが要求され、一方、トランスファーモールド工程後は、基材３とモールド樹脂５、基材３と金属箔４ａ、４ｂは容易に分離可能であることが要求される。このように基材３と金属箔４ａ、４ｂとは、密着特性において相反する特性が要求される。すなわち、エッチングのための薬品に対しては耐久性が、トランスファーモールド工程での高温下及びモールド樹脂が金型内を流れる時に加わる圧力下においては半導体素子１がズレることの無いような耐久性が必要であるにもかかわらず、樹脂モールド後には基材３とモールド樹脂５、基材３と金属箔４ａ、４ｂとは容易に分離できることが要求される。しかし、前記公報に、基材３として例示されている、フッ素高分子材料、シリコーン材料、フッ素コーティングした金属等の材料では前記相反する密着特性を満足することが到底できない。
【０００５】
また、リードレス構造の半導体装置及び製造方法として、たとえば、特開２００１−２１０７４３号公報が知られている。当該公報に記載の半導体装置の一例を図１０に示す。当該半導体装置は、以下の方法により製造される。まず基材となる金属板に升目上の溝ｘを形成した金属板４を得る。次いで半導体素子１を接着剤２で金属板４に固着し、その後に設計上必要な場所にワイヤーボンディングしワイヤー６を形成し、封止樹脂５で封止する（図１０（ａ））。次いで、金属板４及び接着剤２を研磨し、さらには設計に即した寸法に封止樹脂５とともに金属板４を切断し半導体装置を得る（図１０（ｂ））。しかし、当該製造方法においても、得られる半導体装置は、半導体素子１の下に接着剤層２や金属板４ｙが付随的に存在するため、産業界で要望されている、薄型化の半導体装置の要望に対しては難点があった。
【０００６】
このように従来の製造方法では、薄型化した半導体装置を得るのは困難であった。そのため、薄型化した半導体装置を得るには、半導体素子そのものを薄く研磨する必要があり、その製造工程においてチップの割れや欠けが発生しやすく、コストアップにつながっていた。また接着剤等を使うゆえに余分な工程及び余分な材料が必要でありコストアップにつながっていた。
【０００７】
【発明が解決しようとする課題】
本発明は、薄型化が可能な、リードレス構造の表面実装型の半導体装置の製造方法を提供することを目的とする。また本発明は、前記半導体装置の製造方法に用いられる半導体装置製造用接着シートを提供することを目的とする。さらには本発明は、薄型化した、リードレス構造の表面実装型の半導体装置を提供することを目的とする。
【０００８】
【課題を解決するための手段】
本発明者らは、前記課題を解決すべく鋭意検討を重ねた結果、以下に示す製造方法を見出し本発明を完成するに至った。
【０００９】
すなわち本発明は、基材層および接着剤層を有する接着シートにおける当該接着剤層上に部分的に複数の導電部を形成する工程（１）、
電極が形成されている少なくとも１つの半導体素子を、当該半導体素子の電極が形成されていない側が前記接着剤層側となるように、当該半導体素子を前記接着剤層上に固着する工程（２）、
前記複数の導電部と前記半導体素子の電極とをワイヤーにより電気的に接続する工程（３）、
前記半導体素子等を封止樹脂で封止して、前記接着シート上に半導体装置を形成する工程（４）、
次いで、半導体装置から接着シートを分離する工程（５）、
を有することを特徴とする半導体装置の製造方法、に関する。
【００１０】
上記本発明の製造方法では、工程（２）において、支持体である接着シートの接着剤層上に半導体素子を固着して半導体装置を製造している。また半導体装置の製造後には、工程（５）において、前記接着シートは半導体装置から分離している。そのため、本発明の製造方法によれば、従来、半導体素子の製造方法において、半導体素子を固定するために半導体装置に付随的に組み込まれていた、金属（ダイパッド）や接着剤層は不要であり、薄型化した半導体装置を得ることができる。
【００１１】
また、半導体素子は接着シートに固着されているため、搬送工程等での半導体素子の位置ズレがなくなる。また工程（４）等において、封止樹脂のトランスファーモールド工程での高温下及び樹脂が金型内を流れるときに発生する圧力下における半導体素子の位置ズレも無くなる。
【００１２】
さらには、従来技術では不用なダイパッドや接着剤が付随的に形成されるゆえ、半導体装置を薄型化するためには、半導体素子そのものを無理に研磨する必要があったが、本発明の製造方法では薄型化した半導体装置が得られることから、半導体素子の無理な研磨が必要でなくなり、半導体素子の割れ欠けを低減することができる。また接着剤等の余分な材料を使用する必要がないことから、コスト低減にも有利であり、余分な材料を使用する工程がないことから簡略化した製造方法としても有利である。
【００１３】
前記半導体装置の製造方法において、半導体素子を接着剤層上に固着する工程（２）以前までは、接着剤層上における半導体素子を固着する領域に、保護層が形成されていることが好ましい。
【００１４】
一般的には半導体素子自体の製造工程は、空気中のパーティクルが除去されたクリーン環境で行われるが、半導体装置の組み立て工程は、厳格なクリーン環境でない場合もある。接着剤層には異物が付着しやすいため、接着剤層上における半導体素子を固着する領域には、半導体素子を固着させるまで保護層を設けておくことにより、半導体素子と接着剤層間に異物が介入することを防止することができる。
【００１５】
前記半導体装置の製造方法において、接着シートとしては、前記基材層の１５０℃での弾性率が０．３ＧＰａ以上であり、かつ前記接着剤層の１５０℃における弾性率が０．１Ｍｐａ以上であるものを用いるのが好ましい。
【００１６】
工程（４）等において半導体素子を樹脂封止する際には、１５０〜１８０℃程度の高温条件におかれる。そのため、接着シートとしては前記弾性率の基材層および接着剤層を有する耐熱性の良好なものを用いるのが好ましい。かかる観点から、基材層としては前記弾性率が０．３Ｇｐａ以上、好ましくは０．５Ｇｐａ以上、更に好ましくは１Ｇｐａ以上のものが好適に用いられる。基材層の前記弾性率は、通常、０．３〜１００ＧＰａ程度であるのが好ましい。また接着剤層としては、弾性率が０．１ＭＰａ以上、好ましくは０．５ＭＰａ以上、更に好ましくは１ＭＰａ以上のものが好適に用いられる。接着剤層の前記弾性率は、通常、０．１〜１０ＭＰａ程度であるのが好ましい。かかる弾性率の接着剤層は、工程（４）等において接着剤層の軟化・流動を起こしにくく、より安定した成型が可能である。なお、弾性率の測定は詳しくは実施例に記載の方法による。
【００１７】
半導体装置の製造方法において、接着シートとしては、前記接着剤層のシリコンミラーウエハに対する接着力が、０．２〜１０Ｎ／１０ｍｍであることが好ましい。
【００１８】
前記接着力を有する接着シートは、適度の接着力を有し、工程（１）〜（４）においては接着剤層に固着した半導体素子のズレが起こりにくい。また工程（５）においては、半導体装置からの接着シートの分離性が良好であり、半導体装置へのダメージを少なくすることができる。前記接着力は、０．２〜１０Ｎ／１０ｍｍであるのが好ましい。さらには０．２〜２Ｎ／１０ｍｍであるのが好ましい。なお、接着力の測定は詳しくは実施例に記載の方法による。
【００１９】
また本発明は、前記製造方法に用いられる、基材層および接着剤層を有する半導体装置製造用接着シート、に関する。
【００２０】
本発明の半導体装置製造用接着シートは、本発明の半導体装置の製造方法に好適用いられる。当該接着シートの基材層は、前記同様に１５０℃での弾性率が０．３ＧＰａ以上であることが好ましい。また接着剤層は１５０℃における弾性率が０．１Ｍｐａ以上であることが好ましい。前記半導体装置の製造方法における工程（４）等において半導体素子を樹脂封止する際には、１５０〜１８０℃程度の高温条件におかれる。そのため、接着シートとしては前記弾性率の基材層および接着剤層を有する耐熱性の良好なものを用いるのが好ましい。かかる観点から、基材層としては前記弾性率が０．３Ｇｐａ以上、好ましくは０．５Ｇｐａ以上、更に好ましくは１Ｇｐａ以上のものが好適に用いられる。基材層の前記弾性率は、通常、０．３〜１００ＧＰａ程度であるのが好ましい。また接着剤層としては、弾性率が０．１ＭＰａ以上、好ましくは０．５ＭＰａ以上、更に好ましくは１ＭＰａ以上のものが好適に用いられる。接着剤層の前記弾性率は、通常、０．１〜１０ＭＰａ程度であるのが好ましい。かかる弾性率の接着剤層は、工程（４）等において接着剤層の軟化・流動を起こしにくく、より安定した成型が可能である。なお、弾性率の測定は詳しくは実施例に記載の方法による。
【００２１】
また、接着剤層のシリコンミラーウエハに対する接着力が、０．２〜１０Ｎ／１０ｍｍであることが好ましい。さらには０．２〜２Ｎ／１０ｍｍであるのが好ましい。
【００２２】
さらに本発明は、基材層および接着剤層を有する接着シートにおける当該接着剤層上に部分的に複数の導電部を形成する工程（１）、
電極が形成されている少なくとも１つの半導体素子を、当該半導体素子の電極が形成されていない側が前記接着剤層側となるように、当該半導体素子を前記接着剤層上に固着する工程（２）、
前記複数の導電部と前記半導体素子の電極とをワイヤーにより電気的に接続する工程（３）、
前記半導体素子等を封止樹脂で封止して、前記接着シート上に半導体装置を形成する工程（４）、
次いで、半導体装置から接着シートを分離する工程（５）、
により得られうる、
電極が形成されている半導体素子と導電部がワイヤーにより電気的に接続されており、かつ、前記半導体素子の電極が形成されていない側と前記導電部のワイヤーに接続していない側が同一面上に露出されるように、これらが封止樹脂で封止されている半導体装置、に関する。
【００２３】
上記本発明の半導体装置は、図１に示す通り、半導体素子１０と導電部４０が同一面に露出されており、従来、付随的に組み込まれていた、金属（ダイパッド）及び接着剤層が全く無く、薄型化した半導体装置である。かかる半導体装置の製造方法は特に制限されないが、たとえば、前記工程（１）乃至工程（５）により得られる。
【００２４】
【発明の実施の形態】
以下、本発明の半導体装置の製造方法および半導体装置について、その実施の形態を、図面を参照しながら具体的に説明する。まず、本発明の半導体装置の構造について説明する。図１（Ａ）及び（Ｂ）に、本発明による半導体装置の断面図を示す。
【００２５】
半導体素子１０は、導電部４０とを電気的に接続するために、ワイヤ６０で結線されている。半導体素子１０には上側に電極が形成されている（図示せず）　。半導体素子１０及びワイヤ６０等は外部環境から保護するため封止樹脂５０で封止されている。また、半導体素子１０、導電部４０の下面は封止樹脂５０で成形された樹脂表面に露出する構成となっており、半導体素子１０の電極が形成されていない側と導電部４０のワイヤーに接続していない側が同一面上に形成されている。このように本発明の半導体装置では、ダイパッドや半導体素子固着用の接着剤層を有しない構造になっている。
【００２６】
なお、図１（Ａ）と（Ｂ）との相違点の詳細は後述するが、図１（Ａ）においては導電部４０の側面４６が露出する構造であるのに対し、図１（Ｂ）においては導電部４０の側面４６は封止樹脂５０に埋設されている点が異なる。
【００２７】
従来の半導体装置では、ダイパッドの厚みが概略１００〜２００μｍ、半導体素子の固着用接着剤層の厚みは概略１０〜５０μｍである。そのため、半導体素子の厚さ及び半導体素子の上に覆われる封止樹脂の厚みが同じ場合には、本発明の半導体装置によれば、厚み１１０〜２５０μｍの薄層化が可能となる。半導体装置の構造例として、図９の様に半導体装置を回路基板に実装する電極が半導体装置の下側にある型の半導体装置においては、その厚みＴ１は概略３００〜７００μｍであり、本発明による薄層化効果の影響は非常に大きい。
【００２８】
次いで、本発明の半導体装置の製造方法の各工程（１）〜（５）の概略の一例を、図２に示す。
【００２９】
まず、基材層３２および接着剤層３１を有する接着シート３０の当該接着剤層３１上に部分的に複数の導電部４０を形成する工程（１）について説明する。前記導電部４０を形成する工程（１）は特に制限されず、各種方法を採用できる。たとえば、図２（ａ）に示すように、接着シート３０の接着剤層３１に、金属箔４１貼り付ける。次いで、図２（ｂ）に示すように、一般的に用いられているフォトリソグラフを用いたパターンエッチング法により導電部４０を形成するがことができる。金属箔４１は、特に制限されず、通常、半導体業界で用いられているものを使用でき、たとえば、銅箔、銅−ニッケル合金箔、Ｆｅ−ニッケル合金箔、Ｆｅ−ニッケル−コバルト合金箔等を用いることができる。なお、金属箔４１と接着剤層３１とが接する面４２は、半導体装置を基板等へ実装する時の実装形態に適した表面処理を必要に応じて施しておくことができる。
【００３０】
前記導電部４０を形成した時点の導電部４０の配置平面図を模式的に示したのが図３である。半導体素子１０の電極数に対応した導電部４０が複数個形成されているが、複数個の導電部４０は電解メッキ用のメッキリード４７で電気的に導通させることができる。図３で破線で示す線ａ−ｂ部分の断面図が図２（ｂ）である。
【００３１】
次いで、電極が形成されている少なくとも１つの半導体素子１０を、当該半導体素子１０の電極が形成されていない側が前記接着剤層３１側となるように、当該半導体素子１０を前記接着剤層３１上に固着する工程（２）を施す。さらに、前記複数の導電部４０と前記半導体素子１０の電極とをワイヤー６により電気的に接続する工程（３）を施す。これら工程（２）、（３）が図２（ｅ）に示されている。
【００３２】
なお、工程（２）の前には、前記したメッキリード４７を利用し、導電部４０の表面４４にワイヤーボンディングに最適な電解メッキを施すことができる。一般的にはＮｉメッキを施し、その上に金メッキが施されるが、これらに制限されるものではない。
【００３３】
次いで、前記半導体素子１０等を封止樹脂５０で封止して、前記接着シート３０の接着剤層３１上に半導体装置を形成する工程（４）を施す。封止樹脂５０による封止は、通常のトランスファーモールド法により、金型を用いて行うことができる。この工程（４）が図２（ｆ）に示されている。なお、トランスファーモールド後には、必要に応じてモールド樹脂の後硬化加熱を行うことができる。後硬化加熱は、後述する、接着シート３０を分離する工程（５）の前であってもよく、後であってもよい。
【００３４】
次いで、半導体装置から接着シート３０を分離する工程（５）を施す。これにより、半導体装置９０を得る。この工程（５）が図４（ｇ）に示されている。なお、前記メッキリード４７を利用した場合には、メッキリード部分を切断し、半導体装置を得る（ｈ）。このようにして得られた半導体装置が図１（Ａ）である。なお、メッキリード４７の切断は、接着シート３０を分離する前に行っても良いし、接着シート３０を分離した後に行っても良い。
【００３５】
本発明の半導体装置の製造は、図２の（ａ）（ｂ）（ｅ）（ｆ）（ｇ）（ｈ）の順に行うことができるが、図２（ｃ）のように、工程（２）の以前においては、半導体素子１０を固着する領域の接着剤層３１に保護層４５を形成しておくのが好ましい。前記保護層４５の付設により、半導体素子１０と接着剤層３１との間に異物が付着するのを防止できる利点がある。
【００３６】
前記保護層４５の形成は、たとえば、金属箔４０のパターンエッチングにより行うことができる。前記図２における、前記工程（１）に係わる図２（ｂ）では、金属箔４０のパターンエッチングの工程で、半導体素子１０を固着する領域の金属箔４１もエッチングで除去したが、図２（ｃ）のように、金属箔のパターンエッチング工程において、半導体素子１０を固着する領域の金属箔４５はエッチングで除去することなく残しておくことで、金属箔４５を保護層とすることができる。その後、工程（２）に際しては、金属箔４５を剥離する（ｄ）。保護層４５（金属箔４５）の剥離手段は特に制限されず各種手段を採用できる。その後は前記同様に図２（ｅ）乃至（ｆ）により半導体装置９０を得ることができる。
【００３７】
なお、導電部４０の表面４４を電解メッキする時、半導体素子１０を固着する領域を保護している金属箔４５は電解メッキが可能なようにメッキリードを電気的に導通していてもよく、またメッキリードとは導通していなくてもよい。電解メッキ工程で電位が付与されていない場合には、メッキ液に金属箔４５の成分が溶出する可能性もあるので、メッキすることが好ましい。
【００３８】
また、工程（２）の以前において、前記保護層４５を形成する方法としては、前記エッチング法の他に、図２（ｂ）の後に、接着剤層３１に保護皮膜を印刷する方法等を採用することもできる。しかし、当該方法では工程数が増えることから、保護層４５の形成は、前記エッチング法により形成した金属箔４５を利用するのが好ましい。
【００３９】
図２、図３の説明では、導電部４０の表面４４をメッキ処理する方法として電解メッキ法を用いた場合を説明したが、メッキ処理は電解メッキに限らず、無電解メッキ法も採用できる。無電解メッキ法では前述したメッキリード４７は不要であり、導電部４０は電気的に個々に独立して存在する。そのため工程（４）のモールド樹脂形成後には、メッキリードを切断することが不要になる。このようにして得られた半導体装置が図１（Ｂ）である。なお、無電解メッキ法は、一般的にメッキ皮膜を形成したくない部分については、別途メッキが付着しないように保護しておく必要が有り、工程が増加するため、電解メッキ法が好ましい。
【００４０】
前記図２に示す半導体装置の製造方法では、接着シート３０の接着剤層３１上に部分的に複数の導電部を形成する工程（１）として、接着剤層３１上に金属箔４１を貼り付ける方法を示したが、接着剤層３１への金属箔の形成方法は、メッキ法を採用することもできる。たとえば、接着剤層３１の全面に無電解メッキで金属を薄くメッキし（一般的には無電解メッキ厚さは０．０５〜３μｍ程度）、その後、金属箔の必要厚さ分を電解メッキで形成することにより、金属箔４１を形成できる。その他に、接着剤層３１上に、蒸着法やスパッタ法で薄く金属層を形成し（通常は０．０５〜３μｍ程度の厚さ）、その後、金属箔の必要厚さ分を電解メッキで形成する方法で金属箔４１を形成することもできる。
【００４１】
また、接着シート３０の接着剤層３１に感光性レジスト層を形成し、通常のフォトリソグラフ工法を用い、必要な形状および数の導電部形状の露光マスクを用い、露光・現像を経て必要な形状および数の導電部形状をレジスト層に形成することができる。この時、各導電部４０は電解メッキが可能なように、メッキリードで電気的に接続可能なように露光マスクを形成しておく。その後、無電解メッキにより薄くメッキする（一般的には無電解メッキ厚さは０．０５〜３μｍ程度）。無電解メッキ後、レジスト層を剥離し、前記のメッキリードを用いて、必要な厚みまで電解メッキを施し、導電部４０を形成できる。
【００４２】
また、接着シート３０の接着剤層３１に、蒸着法やスパッタ法で薄く金属層４１を形成し（通常は０．０５〜３μｍ程度の厚さ）、当該金属層４１の上に感光性レジスト層を形成し、通常のフォトリソグラフ工法を用い、必要な形状および数の導電部形状の露光マスクを用い、露光・現像を経て必要な形状および数の導電部形状をレジスト層に形成することができる。この時、各導電部４０は電解メッキが可能なように、メッキリードで電気的に接続されている。その後、メッキリードを用い、必要な厚みまで電解メッキを施しレジスト層を剥離し、ソフトエッチングにより蒸着法やスパッタ法で形成された薄い金属層４１を除去して導電部４３を得る方法を採用することもできる。この方法では蒸着法やスパッタ法で極薄い金属層４１を得る方法の代わりに、例えば三井金属製の商品名（ＭｉｃｒｏＴｈｉｎ）等のような薄い銅箔（三井金属製，銅箔では厚さ３μｍ）を接着シート３０の接着剤層３１に貼り付けて代用することもできる。
【００４３】
また、接着シート３０の接着剤層３１上に部分的に複数の導電部を形成する工程（１）として、プレス加工法により導電部４０を形成する方法を、図４に示す。図４の（ａ）（ｂ）（ｄ）（ｇ）は、接着剤層３１上に、工程（２）以前に保護層を形成していない場合の例であり、図３の（ａ）（ｃ）（ｅ）（ｆ）（ｈ）は、接着剤層３１上に、工程（２）以前に保護層を形成した場合の例である。
【００４４】
まず図４（ａ）では、工程フィルム７０に金属箔４１を貼り付ける。次いで、図４（ｂ）、（ｃ）で金属箔４１を所定のパターンにプレス加工する。その後、図４（ｄ）、（ｅ）で接着シート３０の接着剤層３１に金属箔４１側を貼り付ける。その後、工程フィルム７０を剥離し、導電部４０を形成する（ｇ）（ｈ）。なお、図４（ｆ）に示される金属箔４５は、工程（２）以前において、導体素子の固着領域を保護するための保護層である。工程フィルム７０としては、プレス加工後、導電部４０や金属箔４５を接着シート３０へ転写するため、弱接着性を有する接着シートまたは加熱、電子線、紫外線等により接着性が低下する接着フィルムが好ましい。特に、微細加工等を行う場合は、接着面積が小さくなるため、加工時は強接着性を有し、転写時は弱接着性であることが好ましい。このような接着シートとしては、加熱発泡剥離テープ〔日東電工社製：商品名リバアルファ〕、紫外線硬化型接着シート〔日東電工社製：エレップホルダー〕等があげられる。
【００４５】
上述した本発明の半導体装置の製造方法は、理解容易のために半導体装置１個の場合を例にあげて説明したが、本発明の半導体装置の製造方法は、半導体素子を複数個単位で製造するのが実用的である。図５に例を示す。図５（ａ）は接着シート３０の平面図を模式的に示す。接着シート３０の上面には１つの半導体素子を固着する領域とその周囲に形成された導電部を一つのブロック８０として表し、そのブロック８０が支持体面上に升目状に多数形成されている。一方、図５（ｂ）は前記の一つのブロック８０の拡大図である。半導体素子を固着する領域８１の周囲に導電部４０が必要な数だけ形成されている。
【００４６】
図５（ａ）において、たとえば、接着シートの幅（Ｗ１）が５００ｍｍ幅であり、この例では通常のフォトリソグラフ工程と金属箔エッチング装置により連続的にロール状に巻かれた複数個のブロック８０が得られる。この様にして得られた幅５００ｍｍの接着シート３０を、次の半導体素子の固着工程（２）、ワイヤーボンディング工程（３）、トランスファーモールド法等による樹脂封止工程（４）に必要なブロック数になるように適時切断して使用される。このように複数個の半導体素子をトランスファーモールド法で樹脂封止する場合には、樹脂モールド後、所定の寸法に切断し半導体装置を得る。
【００４７】
前記本発明に用いる接着シート３０は、樹脂封止工程（４）が完了するまでは半導体素子１０や導電部４０を確実に固着し、かつ半導体装置９０から分離するときには容易に剥離できるものが好ましい。このような接着シート３０は、前述のように基材層３２と接着剤層３１を有する。基材層３２の厚みは、特に制限されないが、通常、１２〜１００μｍ程度、好ましくは２５〜５０μｍである。接着剤層３１の厚みは、特に制限されないが、通常、１〜２０μｍ程度、好ましくは５〜１０μｍである。接着シートは接着テープとして用いることができる。
【００４８】
トランスファーモールド等が施される工程（４）等においては、温度は概略１５０〜１８０℃の高温である。そのため、これに耐えうる耐熱性が基材層３２及び接着剤層３１に求められる。基材層３２は前述の通り、１５０℃での弾性率が０．３Ｇｐａ以上であるのが好ましい。基材層３２は有機物、無機物のいずれでもよいが、メッキ処理等が施される場合には、有機物であるのが好ましい。この弾性率を有する有機基材としては、たとえば、ポリイミドフィルム、ポリエーテルイミドフィルム、ポリフェニレンサルファイドフィルム、ポリエステルフィルム。架橋ポリエチレン等の耐熱性を有する有機フィルムがあげられる。
【００４９】
接着剤層３１を形成する接着剤としては、ゴム系、エチレン共重合体系、ポリイミド系等の熱可塑性接着剤、またはシリコーン系、アクリル系等の感圧性接着剤があげられる。これら接着剤は、適宜に選択可能であるが、耐熱性及び接着性の点でシリコーン系の感圧性接着剤が好適に用いられる。また前記接着剤層３１は、１５０℃での弾性率は、前述の通り、０．１ＭＰａ以上であるのが好ましい。また、接着剤層のシリコンミラーウエハに対する接着力は、０．２〜１０Ｎ／１０ｍｍが好ましい。また、接着剤層３１は、工程（５）での分離が容易になるように、加熱、電子線、紫外線等により接着性が低下するものを用いることができる。このような接着シートとしては、加熱発泡剥離テープ、紫外線硬化型接着シート等があげられる。
【００５０】
また接着シート３０には、必要に応じて静電防止機能を設けることができる。接着シート３０に静電防止防止機能を付与する手法を、図６に示す。静電防止機能を付与する方法としては、接着剤層３１、基材層３２に帯電防止剤、導電性フィラーを混合する方法があげられる。また基材層３２と接着剤層３１との界面３３や、基材層３２の裏面３４に帯電防止剤を塗布する方法があげられる。当該静電防止機能により、接着シートを半導体装置から分離する時に発生する静電気を抑制することができる。帯電防止剤としては、上記静電防止機能を有するものであれば特に制限はない。具体例としては、例えば、アクリル系両性、アクリル系カチオン、無水マレイン酸−スチレン系アニオン等の界面活性剤等が使用できる。帯電防止層用の材料としては、具体的には、ボンディップＰＡ、ボンディップＰＸ、ボンディップＰ（コニシ社製）などがあげられる。また、前記導電性フィラーとしては、慣用のものを使用でき、例えば、Ｎｉ、Ｆｅ、Ｃｒ、Ｃｏ、Ａｌ、Ｓｂ、Ｍｏ、Ｃｕ、Ａｇ、Ｐｔ、Ａｕなどの金属、これらの合金または酸化物、カーボンブラックなどのカーボンなどが例示できる。これらは単独で又は２種以上を組み合わせて使用できる。導電性フィラーは、粉体状、繊維状の何れであってもよい。その他、接着シート中には老化防止剤、顔料、可塑剤、充填剤、粘着付与剤等の従来公知の各種添加物を添加することができる。
【００５１】
【実施例】
以下に、本発明の半導体装置の製造方法を、実施例をあげてより具体的に説明する。
【００５２】
実施例１
（接着シートの作製）
厚さ２５μｍ、幅５００ｍｍのポリイミドフィルム（カプトンＨ，東レ・デュポン製）にシリコーン系接着剤（東レダウコーニング製，ＳＤ−４５８７Ｌ）を塗布後、１５０℃で３分間乾燥させることにより、厚さ５μｍの接着剤層を形成した接着シートを得た。当該接着シートの接着剤層の１５０℃での弾性率は０．１５Ｍｐａであり、シリコンミラーウエハに対する接着力は０．２５Ｎ／１０ｍｍであった。なお、基材層として用いたポリイミドフィルムの１５０℃での弾性率は１．８Ｇｐａであった。
【００５３】
（半導体装置の製造）
前記接着シートの接着剤層に金属箔として３５μｍの銅箔（ＢＨＹ−１３８Ｔ，ジャパンエナジー製）を貼り合わせて、フレキシブルな金属貼り接着シートを得た。図５の例（Ｗ１は５００ｍｍ）で示した１つのブロック８０に匹敵する１ブロックのパターンエッチング後の導電部４０の配置図を図７に示す。図７の例では、四角形の各辺に１６個の導電部４０が形成され、合計で６４個の導電部４０が形成されている。これを１ブロック８２として複数個のブロックを得るため、通常のフォトリソグラフ法により前記金属箔をエッチングし、メッキリード（図７では図示せず、図８で図示）４７で電気的に接続された導電部を形成した。図８は１６個のブロック８２がパターンエッチングされた状態を示す。メッキリード４７は全ての導電部４０が導通するように形成されている。その後、通常の電解メッキ法により、導電部４０上にＮｉ／Ａｕメッキ層（Ｎｉ厚：５　μｍ、Ａｕ厚：１　μｍ）を形成した。その後、図８に示すブロック８２は４個×４個に切断した。この４個×４個のブロック８２を１単位とする。
【００５４】
続いて、試験用の６ｍｍ×６ｍｍのアルミ蒸着シリコンチップを、前記接着シートの接着剤層面（所定形成面，図５（ｂ）の８１に相当）へ常温にて固着した。次いで、直径２５μｍの金ワイヤーを用いて、前記シリコンチップの電極と導電部とのワイヤーボンドを実施した。ワイヤーボンド数は１個のチップ辺り６４点である。
【００５５】
前記１単位（４個×４個）の１０単位について、すなわち、アルミ蒸着チップ１６０個に対しワイヤーボンドを行った。ワイヤーボンドの成功率は１００％であった。続いて、トランスファー成形によりモールド樹脂（ＨＣ−１００，日東電工製）をモールドした。樹脂モールド後、室温で接着シートを剥離した。さらに、１７５℃で５時間、乾燥機中で後硬化を行った。その後、ダイサーにて１ブロック単位に切断し半導体装置を得た。
【００５６】
この半導体装置を軟Ｘ線装置（マイクロフォーカスＸ線テレビ透視装置：ＳＭＸ−１００，島津製作所製）で内部観察を行ったところ、ワイヤー変形やチップズレ等のない半導体装置が得られていたことを確認した。
【００５７】
実施例２
実施例１において、金属箔として１８μｍの銅−ニッケル合金箔（Ｃ７０２５，ジャパンエナジー製）を用いたこと以外は実施例１と同様にして半導体装置の製造した。ワイヤーボンドの成功率は１００％であった。半導体装置の内部観察を行ったところ、ワイヤー変形やチップズレ等のない半導体装置が得られていたことを確認した。
【００５８】
（ワイヤーボンド条件）
装置：ＵＴＣ−３００ＢＩ　ＳＵＰＥＲ　株式会社新川
超音波周波数：１１５ＫＨｚ
超音波出力時間：１５ミリ秒
超音波出力：１２０ｍＷ
ボンド荷重：１．１８Ｎ
サーチ荷重：１．３７Ｎ
【００５９】
（トランスファーモールド条件）
装置：ＴＯＷＡ成形機
成形温度：１７５℃
時間：９０秒
クランプ圧力：２００ＫＮ
トランスファースピード：３　ｍｍ／　秒
トランスファー圧：５　ＫＮ
【００６０】
〔弾性率測定方法〕
基材層、接着剤層のいずれも
評価機器：レオメトリツクス社製の粘弾性スペクトルメ―タ（ＡＲＥＳ）
昇温速度：５℃／ｍｉｎ
周波数：１Ｈｚ
測定モード：引張モード
【００６１】
〔接着力測定方法〕
幅１０ｍｍ、長さ５０ｍｍの接着シートを１５０℃×０．５ＭＰａ×０．５ｍ／ｍｉｎの条件でシリコンミラーウエハ（信越半導体株式会社，品名：ＣＺＮ＜１００＞２．５−３．５（４インチ））にラミネートした後、１５０℃の熱風オーブンにて１時間放置後、温度２３℃、湿度６５％ＲＨの雰囲気条件で引張り速度３００ｍｍ／ｍｉｎ、１８０°方向に引張り、その中心値を接着強度とした。（ワイヤーボンド成功率）
ワイヤーボンドのプル強度を、株式会社レスカ製のボンディングテスタＰＴＲ−３０を用い、測定モード：プルテスト、測定スピード：０．５ｍｍ／ｓｅｃ、で測定した。プル強度が０．０４Ｎ以上の場合を「成功」、０．０４Ｎより小さい場合を「失敗」とした。ワイヤーボンド成功率は、これらの測定結果から、「成功」の割合を算出した値である。
【００６２】
【発明の効果】
本発明の半導体装置の製造方法は、比較的厚い半導体ウエハを使用しても薄型の半導体装置の製造が可能である。また、製造工程における半導体素子の位置ズレがなく、組立工数も少なく安価な半導体装置を製造可能である。
【図面の簡単な説明】
【図１】本発明の半導体装置の断面図である。
【図２】本発明の半導体装置の製造方法の工程図の概略である。
【図３】本発明の半導体装置の上面図の概略図である。
【図４】本発明の半導体装置の製造方法における工程（１）の他の例である。
【図５】本発明の半導体装置の製造方法における工程（１）で、接着シートに導電部を形成した状態の上面図である。
【図６】本発明の半導体装置製造用接着シートの断面図である。
【図７】実施例において接着シート上に導電部を形成した状態の上面図である。
【図８】実施例において接着シート上に導電部を形成した状態の上面図である。
【図９】従来の半導体装置の断面図である。
【図１０】従来の半導体装置の断面図である。
【符号の説明】
１０　半導体素子
３０　接着シート
３１　接着剤層
３２　基材層
４０　導電部
５０　封止樹脂
６０　ワイヤー
７０　工程フィルム
９０　半導体装置

Claims (6)

  1. 基材層および接着剤層を有する接着シートにおける当該接着剤層上に部分的に複数の導電部を形成する工程（１）、
    電極が形成されている少なくとも１つの半導体素子を、当該半導体素子の電極が形成されていない側が前記接着剤層側となるように、当該半導体素子を前記接着剤層上に固着する工程（２）、
    前記複数の導電部と前記半導体素子の電極とをワイヤーにより電気的に接続する工程（３）、
    前記半導体素子等を封止樹脂で封止して、前記接着シート上に半導体装置を形成する工程（４）、
    次いで、半導体装置から接着シートを分離する工程（５）、
    を有することを特徴とする半導体装置の製造方法。
  2. 半導体素子を接着剤層上に固着する工程（２）以前までは、接着剤層上における半導体素子を固着する領域に、保護層が形成されていることを特徴とする請求項１記載の半導体装置の製造方法。
  3. 前記接着シートにおける、前記基材層の１５０℃での弾性率が０．３ＧＰａ以上であり、かつ前記接着剤層の１５０℃における弾性率が０．１Ｍｐａ以上であることを特徴とする請求項１または２記載の半導体装置の製造方法。
  4. 前記接着シートにおける、前記接着剤層のシリコンミラーウエハに対する接着力が、０．２〜１０Ｎ／１０ｍｍであることを特徴とする請求項１〜３のいずれかに記載の半導体装置の製造方法。
  5. 請求項１〜４のいずれかに記載の製造方法に用いられる、基材層および接着剤層を有する半導体装置製造用接着シート。
  6. 基材層および接着剤層を有する接着シートにおける当該接着剤層上に部分的に複数の導電部を形成する工程（１）、
    電極が形成されている少なくとも１つの半導体素子を、当該半導体素子の電極が形成されていない側が前記接着剤層側となるように、当該半導体素子を前記接着剤層上に固着する工程（２）、
    前記複数の導電部と前記半導体素子の電極とをワイヤーにより電気的に接続する工程（３）、
    前記半導体素子等を封止樹脂で封止して、前記接着シート上に半導体装置を形成する工程（４）、
    次いで、半導体装置から接着シートを分離する工程（５）、
    により得られる、
    電極が形成されている半導体素子と導電部がワイヤーにより電気的に接続されており、かつ、前記半導体素子の電極が形成されていない側と前記導電部のワイヤーに接続していない側が同一面上に露出されるように、これらが封止樹脂で封止されている半導体装置。
JP2002217680A 2002-07-26 2002-07-26 半導体装置の製造方法、半導体装置製造用接着シートおよび半導体装置 Pending JP2004063615A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2002217680A JP2004063615A (ja) 2002-07-26 2002-07-26 半導体装置の製造方法、半導体装置製造用接着シートおよび半導体装置
US10/611,290 US6858473B2 (en) 2002-07-26 2003-07-01 Method for manufacturing semiconductor device, adhesive sheet for use therein and semiconductor device
CNA031784593A CN1476066A (zh) 2002-07-26 2003-07-16 制造半导体器件的方法、用于该方法的粘附薄片和半导体器件
US11/032,290 US7235888B2 (en) 2002-07-26 2005-01-10 Method for manufacturing semiconductor device, adhesive sheet for use therein and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002217680A JP2004063615A (ja) 2002-07-26 2002-07-26 半導体装置の製造方法、半導体装置製造用接着シートおよび半導体装置

Publications (1)

Publication Number Publication Date
JP2004063615A true JP2004063615A (ja) 2004-02-26

Family

ID=30767974

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002217680A Pending JP2004063615A (ja) 2002-07-26 2002-07-26 半導体装置の製造方法、半導体装置製造用接着シートおよび半導体装置

Country Status (3)

Country Link
US (2) US6858473B2 (ja)
JP (1) JP2004063615A (ja)
CN (1) CN1476066A (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003068958A (ja) * 2001-08-28 2003-03-07 Dainippon Printing Co Ltd ディスクリート用パッケージ及びその製造方法
JP2006093577A (ja) * 2004-09-27 2006-04-06 Hitachi Cable Ltd 半導体装置用転写フィルム基板及びその製造方法並びにそれを用いた半導体装置
JP2009530870A (ja) * 2006-03-20 2009-08-27 マイクロン テクノロジー， インク． 集積回路デバイスのためのキャリアレスチップパッケージ、および、それを作成する方法
KR101002687B1 (ko) 2008-07-21 2010-12-21 앰코 테크놀로지 코리아 주식회사 반도체 패키지 제조 방법
JP2011134961A (ja) * 2009-12-25 2011-07-07 Hitachi Chem Co Ltd 半導体装置、半導体素子搭載接続用配線基材、半導体装置搭載配線板及びそれらの製造法
JP2012084761A (ja) * 2010-10-14 2012-04-26 Fujitsu Ltd 半導体装置及びその製造方法
KR101154036B1 (ko) * 2009-03-17 2012-06-07 에스티에스반도체통신 주식회사 리드 프레임 및 반도체 패키지와 이들의 제조방법
JP2013065876A (ja) * 2012-11-22 2013-04-11 Princo Corp 多層基板及びその製造方法
JPWO2011093454A1 (ja) * 2010-01-29 2013-06-06 シチズン電子株式会社 発光装置の製造方法及び発光装置
JP2015216292A (ja) * 2014-05-13 2015-12-03 日立化成株式会社 半導体装置の製造方法、半導体装置及び半導体装置製造用部材

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4397653B2 (ja) * 2003-08-26 2010-01-13 日東電工株式会社 半導体装置製造用接着シート
JPWO2005112091A1 (ja) * 2004-05-18 2008-03-27 日立化成工業株式会社 粘接着シート並びにそれを用いた半導体装置及びその製造方法
TWI251910B (en) * 2004-06-29 2006-03-21 Phoenix Prec Technology Corp Semiconductor device buried in a carrier and a method for fabricating the same
JP4426917B2 (ja) * 2004-07-16 2010-03-03 株式会社ルネサステクノロジ 半導体装置の製造方法
US7537668B2 (en) * 2004-07-21 2009-05-26 Samsung Electro-Mechanics Co., Ltd. Method of fabricating high density printed circuit board
NL1026749C2 (nl) * 2004-07-30 2005-08-19 Fico Bv Werkwijze omhullen van een elektronische component met behulp van een kunststof object, en kunststof object.
US7585419B2 (en) * 2005-06-17 2009-09-08 Boardtek Electronics Corp. Substrate structure and the fabrication method thereof
US20070111399A1 (en) * 2005-11-14 2007-05-17 Goida Thomas M Method of fabricating an exposed die package
WO2007057954A1 (ja) * 2005-11-17 2007-05-24 Fujitsu Limited 半導体装置及びその製造方法
WO2008059301A1 (en) * 2006-11-14 2008-05-22 Infineon Technologies Ag An electronic component and method for its production
US8120152B2 (en) * 2008-03-14 2012-02-21 Advanced Semiconductor Engineering, Inc. Advanced quad flat no lead chip package having marking and corner lead features and manufacturing methods thereof
US20100044850A1 (en) * 2008-08-21 2010-02-25 Advanced Semiconductor Engineering, Inc. Advanced quad flat non-leaded package structure and manufacturing method thereof
US8124447B2 (en) 2009-04-10 2012-02-28 Advanced Semiconductor Engineering, Inc. Manufacturing method of advanced quad flat non-leaded package
US20110163430A1 (en) * 2010-01-06 2011-07-07 Advanced Semiconductor Engineering, Inc. Leadframe Structure, Advanced Quad Flat No Lead Package Structure Using the Same, and Manufacturing Methods Thereof
US9565770B2 (en) 2012-08-08 2017-02-07 Marvell World Trade Ltd. Methods of making packages using thin Cu foil supported by carrier Cu foil
CN105895606A (zh) * 2014-12-29 2016-08-24 飞思卡尔半导体公司 具有带状线的封装半导体器件
US9570381B2 (en) 2015-04-02 2017-02-14 Advanced Semiconductor Engineering, Inc. Semiconductor packages and related manufacturing methods

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09252014A (ja) 1996-03-15 1997-09-22 Nissan Motor Co Ltd 半導体素子の製造方法
US6001671A (en) * 1996-04-18 1999-12-14 Tessera, Inc. Methods for manufacturing a semiconductor package having a sacrificial layer
JPH1012773A (ja) 1996-06-24 1998-01-16 Matsushita Electron Corp 樹脂封止型半導体装置およびその製造方法
JP3500015B2 (ja) 1996-09-25 2004-02-23 三洋電機株式会社 半導体装置及びその製造方法
JPH10209190A (ja) 1997-01-21 1998-08-07 Fujitsu Ltd 半導体装置の製造方法及び半導体装置
JPH11121646A (ja) 1997-10-14 1999-04-30 Hitachi Cable Ltd 半導体パッケ−ジおよびその製造方法
DE69832944T2 (de) * 1997-10-29 2006-10-26 Hitachi Chemical Co., Ltd. Siloxanmodifizierte Polyamidharzzusammensetzung, Klebefilme, Klebefolie und Halbleiterbauelement
US6294100B1 (en) * 1998-06-10 2001-09-25 Asat Ltd Exposed die leadless plastic chip carrier
JP3420153B2 (ja) 2000-01-24 2003-06-23 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
US6683298B1 (en) * 2000-11-20 2004-01-27 Agilent Technologies Inc. Image sensor packaging with package cavity sealed by the imaging optics
US6348726B1 (en) * 2001-01-18 2002-02-19 National Semiconductor Corporation Multi row leadless leadframe package
JP3609737B2 (ja) * 2001-03-22 2005-01-12 三洋電機株式会社 回路装置の製造方法
JP2002299540A (ja) * 2001-04-04 2002-10-11 Hitachi Ltd 半導体装置およびその製造方法
US7001798B2 (en) * 2001-11-14 2006-02-21 Oki Electric Industry Co., Ltd. Method of manufacturing semiconductor device

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003068958A (ja) * 2001-08-28 2003-03-07 Dainippon Printing Co Ltd ディスクリート用パッケージ及びその製造方法
JP2006093577A (ja) * 2004-09-27 2006-04-06 Hitachi Cable Ltd 半導体装置用転写フィルム基板及びその製造方法並びにそれを用いた半導体装置
JP2009530870A (ja) * 2006-03-20 2009-08-27 マイクロン テクノロジー， インク． 集積回路デバイスのためのキャリアレスチップパッケージ、および、それを作成する方法
US9673121B2 (en) 2006-03-20 2017-06-06 Micron Technology, Inc. Carrierless chip package for integrated circuit devices, and methods of making same
KR101002687B1 (ko) 2008-07-21 2010-12-21 앰코 테크놀로지 코리아 주식회사 반도체 패키지 제조 방법
KR101154036B1 (ko) * 2009-03-17 2012-06-07 에스티에스반도체통신 주식회사 리드 프레임 및 반도체 패키지와 이들의 제조방법
JP2011134961A (ja) * 2009-12-25 2011-07-07 Hitachi Chem Co Ltd 半導体装置、半導体素子搭載接続用配線基材、半導体装置搭載配線板及びそれらの製造法
JPWO2011093454A1 (ja) * 2010-01-29 2013-06-06 シチズン電子株式会社 発光装置の製造方法及び発光装置
JP5775002B2 (ja) * 2010-01-29 2015-09-09 シチズン電子株式会社 発光装置の製造方法
JP2012084761A (ja) * 2010-10-14 2012-04-26 Fujitsu Ltd 半導体装置及びその製造方法
JP2013065876A (ja) * 2012-11-22 2013-04-11 Princo Corp 多層基板及びその製造方法
JP2015216292A (ja) * 2014-05-13 2015-12-03 日立化成株式会社 半導体装置の製造方法、半導体装置及び半導体装置製造用部材

Also Published As

Publication number Publication date
US20040018659A1 (en) 2004-01-29
US6858473B2 (en) 2005-02-22
CN1476066A (zh) 2004-02-18
US7235888B2 (en) 2007-06-26
US20050133824A1 (en) 2005-06-23

Similar Documents

Publication Publication Date Title
JP2004063615A (ja) 半導体装置の製造方法、半導体装置製造用接着シートおよび半導体装置
JP4245370B2 (ja) 半導体装置の製造方法
JP4319892B2 (ja) 半導体装置製造用接着シート及び半導体装置の製造方法
JP4842812B2 (ja) 半導体装置用基板の製造方法
JP4397653B2 (ja) 半導体装置製造用接着シート
TWI281220B (en) Method for manufacturing semiconductor device and heat-resistant pressure-sensitive adhesive tape for use therein
JP4818109B2 (ja) 半導体装置及び半導体装置製造用基板並びに半導体装置製造用基板の製造方法
JP4421204B2 (ja) 半導体装置製造用接着シート及びそれを用いた半導体装置並びに製造方法
JP4357754B2 (ja) 半導体装置の製造方法
JP4002736B2 (ja) 半導体装置組立用マスクシートおよび半導体装置の組み立て方法
JP3779601B2 (ja) 半導体装置組立用マスクシート
JP3934041B2 (ja) 半導体装置の製造方法及びこれに用いる耐熱性粘着テープ
TW425679B (en) Semiconductor device and method of manufacturing the same
KR100572191B1 (ko) 반도체 장치 조립용 마스크 시트 및 반도체 장치 조립 방법
JP2004075853A (ja) 半導体装置製造用接着シートおよび半導体装置の製造方法
JP4902627B2 (ja) 半導体装置
JP3976311B2 (ja) リードフレームの製造方法
JP4507380B2 (ja) 半導体装置の製造方法及びそれに用いるリードフレーム積層物
JP4140963B2 (ja) 半導体装置の製造方法及びその方法に使用する接着テープ並びにその方法によって製造される半導体装置
JP5275159B2 (ja) 半導体装置の製造方法
JP2004165565A (ja) リードフレームおよび半導体装置の製造方法
JP2002226794A (ja) 耐熱性粘着テープおよび半導体装置の製造方法
KR20130102292A (ko) 수지 봉지용 점착 테이프 및 수지 봉지형 반도체 장치의 제조방법
JP4320841B2 (ja) 複合リードフレームおよびそれを用いた半導体装置
JP2005327946A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041108

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060512

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060516

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060713

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070921