JP4426917B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4426917B2
JP4426917B2 JP2004209376A JP2004209376A JP4426917B2 JP 4426917 B2 JP4426917 B2 JP 4426917B2 JP 2004209376 A JP2004209376 A JP 2004209376A JP 2004209376 A JP2004209376 A JP 2004209376A JP 4426917 B2 JP4426917 B2 JP 4426917B2
Authority
JP
Japan
Prior art keywords
semiconductor device
resin
lead frame
manufacturing
adhesive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004209376A
Other languages
English (en)
Other versions
JP2006032652A (ja
JP2006032652A5 (ja
Inventor
富士夫 伊藤
博通 鈴木
昭彦 亀岡
順平 楠川
由高 竹澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2004209376A priority Critical patent/JP4426917B2/ja
Priority to US11/181,929 priority patent/US7374973B2/en
Publication of JP2006032652A publication Critical patent/JP2006032652A/ja
Publication of JP2006032652A5 publication Critical patent/JP2006032652A5/ja
Priority to US12/104,154 priority patent/US7989267B2/en
Application granted granted Critical
Publication of JP4426917B2 publication Critical patent/JP4426917B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49558—Insulating layers on lead frames, e.g. bridging members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

本発明は、半導体製造技術に関し、特に、テープを用いた半導体装置の信頼性の向上に適用して有効な技術に関する。
従来のテープを用いた半導体装置およびその製造方法では、半導体チップを封止するためにリードフレームのリードあるいはタブの金属プリント配線に絶縁テープ層が接着材層を通して接着される場合に、前記接着材層が前記リードあるいは金属プリント配線上に存在し、複数あるリードのリード間あるいは複数ある金属プリント配線間の前記絶縁テープ層表面には前記接着材層が存在しないようにして形成される（例えば、特許文献１参照）。
また、従来のテープを用いた半導体装置およびその製造方法では、Ｃｕを素材とするリードの表面は、金、白金、パラジウム、インジウム、クロム、チタン、アンチモン、ロジウム、タンタルおよびパナジウム、或いはこれらの金属を含む合金、または金属イオンが接着剤内に移動できないＡｇ等による厚さ約３０μｍの金属メッキにより被覆される。金属メッキによる保護膜を介して、リードには接着剤が塗布された絶縁テープが貼り付けられる。金属メッキは、絶縁テープが貼り付けられるテーピング位置のリードの表面にのみ施されている（例えば、特許文献２参照）。
特開平９−１５３５８７号公報（図１） 特開平１０−１６３４１０号公報（図１）
半導体装置のうち、主に多ピンの半導体装置において、インナリードの変形やばたつきを抑えるためにインナリードに固定用のテープを貼り付けた構造の半導体パッケージが知られている。
テープを用いた半導体装置では、リードが銅合金によって形成されていると、プラス電位のリード側からイオン化された銅が飛び出し、この銅イオンが接着剤の層を移動して隣接するマイナス電位のリードに到達し、さらにこのマイナス電位のリード側から銅が析出する銅マイグレーション現象が発生する。
なお、接着剤においては、その中に存在するカルボニル基が高温酸化し、カルボキシル基が形成され、このカルボキシル基が錯体形成を行って銅をイオン化させる。つまり、接着剤中のカルボニル基化合物が反応を促進させている。
マイナス電位のリード側で銅マイグレーションが成長すると、最終的に隣接するリード間で銅がつながってしまい、リード間リーク不良などを引き起こすことが問題となる。
本発明者は、マイグレーションを抑制する方法として、熱処理方法を検討した結果、空気中ベークがアウトガス処理に有効に働き、マイグレーションの発生を抑制する効果が極めて高いことを見出した。さらに、イオン性不純物ばかりでなく、接着剤の樹脂中に僅かに含まれる低分子化合物（溶剤などの揮発成分）の存在が耐マイグレーション特性を著しく低下させることを見出した。低分子化合物による発生要因は、以下のことが考えられる。
１．低分子化合物（溶剤などの揮発成分）によるベース樹脂の可塑化であり、ベース樹脂の弾性率を低下させてイオン移動度を増大させる。
２．低分子化合物（溶剤などの揮発成分）によるベース樹脂の膨潤であり、ベース樹脂中の分子間の自由体積を増加させてイオン移動度を増大させる。
３．銅イオンのキャリア作用であり、溶媒和的な構造をとってイオン移動度を増大させる。
なお、低分子化合物（溶剤などの揮発成分）として、耐マイグレーション特性を低下させるものとしては、溶解性、溶媒和能の高いケトン系化合物の存在が最も影響が大きく、次いでアルコール系化合物の存在が悪影響を及ぼす。通常は、工程の熱処理によって大部分の低分子化合物は揮発するが、沸点がケトン系化合物よりも高いアルコール系化合物が僅かに残存しやすく、残存した僅かのアルコール系化合物、特に低分子量のメタノールの存在が耐マイグレーション特性を著しく低下させることが判明した。
なお、前記特許文献１（特開平９−１５３５８７号公報）には、リード間に接着材層を設けない構成としてマイグレーションを防止する開示があり、また、前記特許文献２（特開平１０−１６３４１０号公報）には、銅リードの表面に、イオンが接着剤内を移動できない金属によるメッキを施した構成としてマイグレーションを防止する開示はあるが、前記特許文献１および前記特許文献２の両者とも、接着剤に含まれる低分子化合物を熱処理によって外部に飛ばしてマイグレーションを防止する記載については全く見当たらない。
本発明の目的は、信頼性の向上を図ることができる半導体装置の製造方法を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
すなわち、本発明は、タブと、前記タブの周囲に配置された複数のリードと、低分子化合物を含む接着剤を介して前記複数のリードに貼り付けられたテープとを有するリードフレームを準備する工程と、複数のパッドを有する半導体チップを前記タブ上に搭載する工程と、前記複数のリードと前記半導体チップの複数のパッドとを複数のワイヤを介してそれぞれ電気的に接続する工程と、前記半導体チップおよび前記複数のワイヤを樹脂で封止する工程と、を含み、前記（ｃ）工程の前までに、酸素を有する雰囲気中において１６０〜３００℃の温度で、合計２分以上前記リードフレームを加熱するものである。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
リードフレームにテープを貼ってから樹脂封止を行うまでの間に、酸素を有する雰囲気中において１８０〜３００℃の温度で、合計２分以上リードフレームを加熱することにより、接着剤の樹脂における酸化架橋を伴う硬化反応を促進させることができ、架橋密度が高くなって低分子化合物が揮発して外部に飛び出す。これにより、接着剤の樹脂中に低分子化合物が残存しないため、マイグレーションの発生を防止することができる。その結果、半導体装置の信頼性の向上を図ることができる。
以下の実施の形態では特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
さらに、以下の実施の形態では便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明などの関係にある。
また、以下の実施の形態において、要素の数など（個数、数値、量、範囲などを含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合などを除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良いものとする。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。
（実施の形態１）
図１は本発明の実施の形態１の半導体装置の製造方法におけるテープの接着剤の樹脂の架橋反応と比較例の接着剤の樹脂の架橋反応のそれぞれの状態の一例を示す模式図、図２は接着剤に含まれる一般的な溶解性パラメータ（ＳＰ値）の一例を示すデータ図、図３は分子の直鎖結合の一例を示す模式図、図４は分子の三次元結合の一例を示す模式図、図５は本発明の実施の形態１の半導体装置の製造方法における組み立て手順の一例を示すフロー図、図６は比較例の半導体装置の製造方法の組み立て手順を示すフロー図、図７は本発明の実施の形態１の半導体装置の製造方法で用いられるテープの構造の一例を示す部分断面図、図８は本発明の実施の形態１の半導体装置の製造方法で用いられるリードフレームの構造の一例を示す部分平面図、図９はダイボンディング後の構造の一例を示す部分平面図、図１０はワイヤボンディング後の構造の一例を示す部分平面図、図１１は樹脂封止後の構造の一例を示す部分平面図、図１２はワイヤボンディングまでの各工程での構造の一例を示す断面図、図１３は樹脂封止後と切断成形後の構造の一例を示す断面図、図１４は変形例の半導体装置の構造を示す断面図、図１５は図１４に示す半導体装置の平面図、図１６は変形例の半導体装置の構造を示す部分平面図、図１７は図１６に示す半導体装置の構造を示す部分断面図である。
本実施の形態１は、テープが貼り付けられたリードフレームを用いて組み立てられる半導体装置の製造方法を説明するものであり、半導体装置における銅マイグレーションの発生を防止して半導体装置の信頼性の向上を図るものである。
すなわち、本実施の形態１の半導体装置の製造方法は、低分子化合物１ｃを含む接着剤１ａを介してテープ１が貼り付けられたリードフレーム３を用いて、半導体装置を組み立てる際に、リードフレーム３にテープ１を貼ってから樹脂封止を行うまでの間に、酸素を有する雰囲気中において所定の温度で、かつ所定時間以上リードフレーム３を加熱することにより、銅マイグレーションの発生を防止するものである。なお、加熱して接着剤１ａから低分子化合物１ｃを揮発させる際に、接着剤１ａの周囲が封止用樹脂で囲まれていると揮発させることができないため、樹脂封止を行うまでにリードフレーム３の加熱を行う。
また、接着剤１ａは、熱硬化性接着剤であり、さらに、接着剤１ａに含まれる低分子化合物１ｃは、例えば、アセトアルデヒド、メタノールもしくはアセトンなどであり、また、リードフレーム３は、銅または銅合金によって形成されている場合を例に取り上げて挙げて説明する。
なお、テープ１は、図８に示すインナリード３ａのばたつきを抑えてインナリード３ａの変形などを防ぐものである。
まず、テープ１が貼り付けられたリードフレーム３を熱処理することにより、銅マイグレーションを防止するメカニズムについて説明する。
メタノールなどの低分子化合物１ｃは、接着剤１ａの原料樹脂に完全には取り除けずに僅かに含まれているものであるが、アウトガスとして完全に外部に揮発させるためにはベークによる硬化反応を行って樹脂の架橋密度を上げて図２に示すフェノール樹脂などの溶解性パラメータを変化させ、溶解度の低下したメタノールを樹脂内部から搾り出す必要がある。
その際、図１の比較例に示すような窒素（Ｎ２)雰囲気でのベークや真空雰囲気でのベークでは酸化を伴わない加熱のみによる硬化反応となるため、架橋１ｐは直鎖状構造が多く形成され架橋密度が十分に上がらず（図１の比較例のＡ、Ｂ）、溶解性パラメータがメタノールなどの低分子化合物１ｃを揮発させるほどに変化しない。その結果、樹脂中に低分子化合物１ｃが残存する（図１の比較例のＣ）。
これに対して、図１の実施の形態１に示す空気中などの酸素を有する雰囲気でのベークでは、酸化架橋１ｄの反応が起きるため樹脂内部に容易に十分な架橋構造が形成され（図１の実施の形態１のＡ、Ｂ）、これによって、溶解性パラメータが変化し、メタノールすなわち低分子化合物１ｃを樹脂内部から搾り出すことができ、その結果、樹脂中に低分子化合物１ｃは残存しない（図１の実施の形態１のＣ）。
このように、空気中ベークにより樹脂の溶解性パラメータを変化させることで、耐マイグレーション特性を著しく低下させる低分子化合物１ｃ（例えば、メタノール）を接着剤１ａから除去することが可能になる。
なお、空気中ベークすなわち酸素を含有する雰囲気（酸素雰囲気）での熱処理条件としては、１６０〜３００℃／加熱合計時間２分超で十分と考えられる。確認テストによれば、２００℃で５分、および２４０℃で３分それぞれ熱処理を行った場合に銅マイグレーションが発生しないという試験結果が得られた。さらに、図６に示す比較例の固定テープ付Ｃｕリードフレームを用いた半導体装置の製造工程において、ステップＳ１２のダイボンディングで２２５℃で０．７分、およびステップＳ１３のワイヤボンディングで２４０℃で０．８分それぞれリードフレーム３に熱履歴をかけても銅マイグレーションが発生しており、したがって、リードフレーム３に熱履歴をかける合計時間としては２分超であり、また、その際の加熱温度は、マージンを考慮して１６０℃以上の温度とする。
さらに、３００℃以上の高温でのベーク条件では逆に接着剤樹脂成分の熱分解反応を伴う脆化を招き、表面に堅いクラッド層を形成した状態となってガスが揮発できない結果となり、好ましくない。
したがって、酸素を有する雰囲気で、１６０〜３００℃／加熱合計時間２分超の処理時間となり、好ましくは、１８０〜３００℃／加熱合計時間２分以上であり、半導体装置の組み立て工程上の熱履歴がベーク処理に充当可能となる。
次に、図２に示す溶解性パラメータ（ＳＰ値）は、分子の膨潤しやすさを表す極性に関する数値であり、例えば、接着剤１ａがフェノール樹脂とビスマレイミド樹脂の混合接着剤の場合、熱処理によって接着剤中のフェノール樹脂の硬化反応が促進されると、フェノール樹脂のＳＰ値が１1.３から低下していき、メタノールの１4.５との差が大きくなり、このＳＰ値の差が大きくなると、メタノールが外部に出ていく。
次に、接着剤１ａとして、フェノール樹脂とビスマレイミド樹脂の混合接着剤を用いた場合を一例として取り上げ、樹脂の硬化反応（三次元架橋反応）と、反応時の雰囲気に酸素を含有することによる反応の活性化エネルギの低下について説明する。
テープ１の接着剤１ａ（フェノール樹脂＋ビスマレイミド樹脂）は、図８に示すリードフレーム３に貼り付けられた段階では、未反応の官能基を大量に含有するＢステージ状態と呼ばれる柔らかい半硬化状態となっている。これら未反応の官能基が反応することにより、半硬化状態のＢステージ接着剤は、高分子化する。
なお、酸素含有雰囲気下においては、ポリマー分子から水素を引き抜く反応（いわゆる酸化反応）の活性化エネルギが下がり、比較的低い温度でもポリマー分子の酸化反応が頻繁に起こる。本実施の形態１に記載の接着剤１ａ（Ｂステージ状態のフェノール樹脂＋ビスマレイミド樹脂）は未反応の官能基を大量に含んでいるので、酸化反応を起こしやすい。
そこで、本実施の形態１の接着剤１ａを酸素含有雰囲気下において熱処理することにより、反応性官能基を酸化によってパーオキシラジカル化することができ、これを反応の起点とした架橋反応（酸化架橋１ｄ）が容易に進むと考えられる。その結果、図４に示すような接着剤樹脂成分の三次元構造化、共役構造の形成が進む。その証拠として、樹脂の色相はＢステージの淡い黄色から電子遷移吸収の増大に起因した褐色を呈する。三次元構造化が進む事により、樹脂内部に容易に十分な架橋構造が形成され溶解性パラメータが変化し、メタノールなどの低分子化合物１ｃを樹脂内部から搾り出すことができる。
これに比較して、窒素雰囲気や真空雰囲気などの酸素を含有しない雰囲気下においては、接着剤１ａ（Ｂステージ状態のフェノール樹脂＋ビスマレイミド樹脂）の熱硬化反応のみが起こり、図４に示すような酸化反応に伴う接着剤樹脂成分の三次元構造化、共役構造の形成は起こらず、図３に示すような直鎖状の分子が絡み合った高分子化が主体に起きていると考えられる。その証拠として樹脂の色相はＢステージの淡い黄色のままであり、電子遷移吸収の増大はほとんど観測されない。したがって、樹脂内部に十分な架橋構造が形成されないため溶解性パラメータが十分に変化せず、メタノールなどの低分子化合物１ｃを樹脂内部から搾り出すことができない。
次に、リードフレーム３の熱処理を含めた本実施の形態１の半導体装置の製造方法について説明する。
図５に示すように、まず、ステップＳ１に示す固定テープ付Ｃｕリードフレームを準備する。すなわち、図８および図１２のリードフレーム準備に示すように、インナリード３ａ列に沿ってインナリード３ａに四角形のリング状のテープ１が貼り付けられたリードフレーム３を準備する。リードフレーム３には、チップ搭載部であるタブ３ｃと、タブ３ｃをその４つの角部で支持する吊りリード３ｄと、タブ３ｃの周囲に配置された複数のインナリード３ａと、各インナリード３ａにそれぞれ一体でつながる複数のアウタリード３ｂとが形成されている。
なお、テープ１は、インナリード３ａのばたつきを抑えてインナリード３ａの変形などを防ぐものであり、図７に示すように、接着剤１ａの層とベースフィルム１ｂの層とからなる。ベースフィルム１ｂは、例えば、厚さ５０μｍであり、ポリイミドなどから形成されている。また、接着剤１ａは、例えば、厚さ５０μｍであり、フェノール樹脂とビスマレイミド樹脂を主成分とする混合接着剤である。さらに、熱硬化性接着剤でもあり、この接着剤１ａにメタノール、アセトアルデヒドもしくはアセトンなどの低分子化合物１ｃ（不純物）が含まれている。
また、リードフレーム３は、例えば、銅または銅合金からなる。さらに、図１２のリードフレーム準備に示すように、各インナリード３ａの表面側すなわちワイヤ接続側の面の先端には、銀めっき５が形成されている。
その後、本実施の形態１の半導体装置の製造方法では、図５のステップＳ２に示すフレームベーク、すなわち、テープ１付きのリードフレーム３に対して熱処理を行う。その際、酸素を有する雰囲気中において１８０〜３００℃の温度で、合計２分以上リードフレーム３を加熱する。例えば、酸素雰囲気中で、かつ２４０℃の温度で、２〜５分リードフレーム３を加熱する。
これにより、図１の実施の形態１のＢに示すように、接着剤１ａの樹脂における酸化架橋１ｄを伴う硬化反応を促進させることができ、架橋密度が高くなって低分子化合物１ｃが揮発して外部に飛び出す。すなわち、低分子化合物１ｃを樹脂内部から外部に搾り出すことができる。その結果、接着剤１ａの樹脂中にイオン移動度の増大の要因となる低分子化合物１ｃが残存しないため、リード間でのＣｕイオンの移動を無くすことができ、したがって、Ｃｕマイグレーションの発生を防止することができる。
その結果、半導体装置の信頼性の向上を図ることができる。
また、テープ１が貼り付けられたリードフレーム３の信頼性の向上を図ることができる。
なお、リードフレーム３を加熱する雰囲気は、分子の反応の活性化エネルギを下げることが可能な気体雰囲気であれば、酸素雰囲気以外の気体雰囲気であってもよい。
また、テープ１付きのリードフレーム３の熱処理（フレームベーク）を行うタイミングとしては、リードフレーム３にテープ１を貼ってから図５のステップＳ５のモールド（樹脂封止）を行う前までに熱処理すればよいが、図５のステップＳ４のワイヤボンディングの前までに熱処理することが好ましい。
これは、ワイヤボンディング後は、金ボールと半導体チップ４のアルミニウムのパッド４ｃとを接続したことにより合金層が形成され、これに熱を加えると前記合金層が拡散して信頼度試験で切れて不良の発生に至る場合があるため、ワイヤボンディングの前に熱処理（フレームベーク）を行うことにより、前記合金層での切断を防ぐことができる。
やむを得ずワイヤボンディング中やワイヤボンディング後にもテープ１付きのリードフレーム３の熱処理（フレームベーク）を行う場合には、その熱処理時間は、ワイヤボンディング前の熱処理の合計時間＞ワイヤボンディング中および後の熱処理の合計時間、となるように熱処理時間を配分することが好ましい。
すなわち、テープ１付きのリードフレーム３の熱処理（フレームベーク）の好ましい処理時間は、２〜５分であり、ワイヤボンディングの時間は、図５に示すように、例えば、1.５分程度であるため、ワイヤボンディング前の熱処理の合計時間＞ワイヤボンディング中および後の熱処理の合計時間とすることにより、ワイヤボンディングの時間を長く設定せずに済み、組み立て時間が延びることを抑制できる。
図５に示すステップＳ２の熱処理（フレームベーク）終了後、ステップＳ３に示すダイボンディングを行う。すなわち、図９および図１２のダイボンディングに示すようにリードフレーム３のタブ（一部）３ｃと半導体チップ４の裏面４ｂとを銀ペースト（ダイボンディング材）９によって接続する。
なお、テープ１付きのリードフレーム３の熱処理（フレームベーク）は、銀ペースト（ダイボンディング材）９によって半導体チップ４のダイボンディングを行った後の、銀ペースト９のベーク処理時にいっしょに行ってもよい。
ダイボンディング後、図５のステップＳ４に示すワイヤボンディングを行う。すなわち、図１０および図１２のワイヤボンディングに示すようにリードフレーム３のインナリード３ａと半導体チップ４の主面４ａのパッド４ｃとをワイヤ７によって電気的に接続する。ワイヤ７は、例えば、金線である。
その際、各インナリード３ａの表面側の先端付近には銀めっき５がコーティングされているため、テープ１付きのリードフレーム３の熱処理（フレームベーク）が行われてインナリード３ａが酸化していても、その先端の銀めっき５部分は酸化を防止しており、したがって、この銀めっき５部分にワイヤ７を接続することができる。
ワイヤボンディング後、図５のステップＳ５に示すモールドを行う。すなわち、図１１および図１３のモールド（樹脂封止）に示すように半導体チップ４と複数のワイヤ７を樹脂モールディングによって封止して封止体６を形成する。その際の封止用樹脂は、例えば、熱硬化性のエポキシ樹脂などである。
樹脂モールディング後、図５のステップＳ６に示すモールドベークを行って硬化後の封止用樹脂のベーク処理を行う。
その後、図５のステップＳ７に示すめっきを行う。ここでは、封止体６から突出した複数のアウタリード３ｂに対して半田めっきなどの外装めっきを施す。
めっき形成後、図５のステップＳ８に示すリード切断成形を行う。ここでは、図１３の切断成形に示すようにアウタリード３ｂの切断および成形を行う。すなわち、各アウタリード３ｂのリードフレーム３からの切断を行うとともに、各アウタリード３ｂをガルウィング状に曲げ成形してＱＦＰ（Quad Flat Package)２の組み立て完了となる。
次に、本実施の形態１の変形例の半導体装置について説明する。
図１４および図１５に示す変形例の半導体装置は、放熱型ＱＦＰ８であり、各インナリード３ａの裏面側（ワイヤ７を接続する面と反対側の面）の先端に接着剤１ａを介して薄板状のテープ部材１０が貼り付けられた構造の半導体装置である。
この放熱型ＱＦＰ８の場合においても、インナリード３ａとアウタリード３ｂとからなる各リードが、銅または銅合金によって形成され、かつ接着剤１ａの樹脂にメタノール、アセトアルデヒドもしくはアセトンなどの低分子化合物１ｃ（不純物）が含まれていると、銅マイグレーションによる不良が発生するため、本実施の形態１の半導体装置の製造方法のように、リードフレーム３にテープ部材１０を貼ってから樹脂封止を行うまでの間に、酸素を有する雰囲気中において１６０〜３００℃（好ましくは１８０〜３００℃）の温度で、合計２分以上リードフレーム３を加熱することにより、接着剤１ａの樹脂における酸化架橋１ｄを伴う硬化反応を促進させて低分子化合物１ｃを揮発させて外部に出すことができ、マイグレーションの発生を防止することができる。
その結果、放熱型ＱＦＰ８の信頼性の向上を図ることができる。
また、図１６および図１７に示す変形例の半導体装置は、ＴＣＰ（Tape Carrier Package) １３であり、テープ１のほぼ中央に形成されたデバイスホール１ｋに半導体チップ４が配置され、半導体チップ４の周囲に配置された複数の銅箔１ｅのリードと、半導体チップ４のパッド４ｃとがバンプ１１で電気的に接続されており、半導体チップ４、バンプ１１および銅箔１ｅが封止部１２によって樹脂封止されている半導体パッケージである。
このＴＣＰ１３のテープ１には、銅箔１ｅのリードや前記リードにつながる配線部１ｊさらに配線部１ｊにつながるインナリード１ｇやアウタリード１ｉが設けられており、インナリード１ｇおよびアウタリード１ｉはテストパッド１ｈに接続されている。その際、銅箔１ｅや配線部１ｊは接着剤１ａを介してテープ１に貼り付けられているとともに、配線部１ｊは絶縁性のソルダレジスト１ｆによって覆われて絶縁されている。
また、テープ１の幅方向の両側部には、複数のスプロケットホール１ｍが等間隔に並んで形成されている。なお、両側に設けられた複数のテストパッド１ｈの内側の領域がユーザーズエリア１ｎとなる。
このＴＣＰ１３においても、配線部１ｊやインナリード１ｇおよびアウタリード１ｉが銅または銅合金によって形成され、かつ接着剤１ａの樹脂にメタノール、アセトアルデヒドもしくはアセトンなどの低分子化合物１ｃ（不純物）が含まれていると、銅マイグレーションによる不良が発生する。したがって、本実施の形態１の半導体装置の製造方法のように、銅箔１ｅや配線部１ｊとテープ１とを接着剤１ａを介して接続してから樹脂封止を行うまでの間に、酸素を有する雰囲気中において１６０〜３００℃（好ましくは１８０〜３００℃）の温度で、合計２分以上加熱することにより、接着剤１ａの樹脂における酸化架橋１ｄを伴う硬化反応を促進させて低分子化合物１ｃを揮発させて外部に出すことができ、銅マイグレーションの発生を防止することができる。
その結果、ＴＣＰ１３の信頼性の向上を図ることができる。
また、基板上に熱硬化性接着剤を介して銅または銅合金からなる配線パターン（導体部）を貼り付けたフレキシブル配線基板などを採用し、このフレキシブル配線基板を半導体装置の組み立て工程で使用する際にも本実施の形態１の半導体装置の製造方法を適用して、樹脂封止を行う前に酸素を有する雰囲気中において１６０〜３００℃（好ましくは１８０〜３００℃）の温度で、合計２分以上加熱することにより、銅マイグレーションの発生を防止することができる。
（実施の形態２）
図１８は本発明の実施の形態２のリードフレームの製造方法の手順の一例を示すフロー図、図１９は図１８に示すリードフレームの組み立てにおけるエッチング後のフレームの構造の一例を示す部分平面図、図２０は図１８に示すリードフレームの組み立てにおける部分銀めっき形成後のフレームの構造の一例を示す部分平面図、図２１は図１８に示すリードフレームの組み立てにおけるテーピング後のフレームの構造の一例を示す部分平面図である。
本実施の形態２は、実施の形態１で説明したテープ１付きのリードフレーム３をリードフレームメーカにおいてフレームベークまで行って出荷するまでの手順について説明するものである。すなわち、実施の形態１では予めテープ１が貼り付けられたリードフレーム３を半導体メーカで準備し、その後、半導体メーカにてフレームベークを行う場合を説明したが、本実施の形態２は、テープ１付きのリードフレーム３の製造と、さらにフレームベークとをリードフレームメーカにおいて行ってリードフレーム３を出荷するものである。
まず、図１８のステップＳ２１に示すように、リードフレーム３の製造を行う。すなわち、プレス加工またはエッチング加工などによってリードパターンを形成し、図１９に示す複数のリード（インナリード１ｇやアウタリード１ｉ）を有するリードフレーム３を形成する。なお、リードフレーム３は、銅または銅合金によって形成されているものである。
その後、図２０に示すように各インナリード１ｇの先端に銀めっき５を施す部分銀めっき工程を行う。その後、図２１に示すテーピング工程を行う。すなわち、各インナリード１ｇの先端に銀めっき５を施したリードフレーム３に、低分子化合物１ｃ（図１参照）を含む接着剤１ａを介してテープ１を貼り付ける。例えば、四角形のリング状に形成されたテープ１を各インナリード１ｇ上にインナリード列に沿って貼り付ける。なお、接着剤１ａは熱硬化性接着剤である。
これにより、図１８のステップＳ２１に示すテープ付きリードフレーム完となる。
その後、図１８のステップＳ２２に示すフレームベークを行う。すなわち、酸素を有する雰囲気中において１６０〜３００℃（好ましくは１８０〜３００℃）の温度で、合計２分以上リードフレーム３を加熱する。
これにより、テープ付きのリードフレーム３はその表面が酸化して変色する。
その後、図１８のステップＳ２３に示す梱包、出荷を行う。
すなわち、テープ付きのリードフレーム３を変色した状態のまま梱包して出荷する。
このように予めリードフレームメーカでテープ１付きのリードフレーム３の製造とフレームベークとを行ってリードフレーム３を出荷することにより、このリードフレーム３を納入した半導体メーカでは、半導体装置の組み立てにおいて従来と全く同じ組み立てを行うだけでよく、半導体メーカでフレームベークを行う場合に比較して工程数を減らすことができ、さらに、銅マイグレーションの発生も防止することができる。
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記発明の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
例えば、前記実施の形態１，２では、加熱することにより接着剤１ａの樹脂から揮発させる低分子化合物１ｃ（不純物）として、アセトアルデヒド、メタノールまたはアセトンの場合を説明したが、低分子化合物１ｃはこれらの物質に限定されるものではなく、接着剤１ａの樹脂に含まれる低分子化合物１ｃであれば他の物質であってもよい。
さらに、前記実施の形態１，２では、接着剤１ａがフェノール樹脂とビスマレイミド樹脂を主成分とする場合を説明したが、接着剤１ａの主成分となる樹脂は、他の樹脂であってもよい。
本発明は、半導体装置の製造方法およびリードフレームの製造方法に好適である。
本発明の実施の形態１の半導体装置の製造方法におけるテープの接着剤の樹脂の架橋反応と比較例の接着剤の樹脂の架橋反応のそれぞれの状態の一例を示す模式図である。 接着剤に含まれる一般的な溶解性パラメータ（ＳＰ値）の一例を示すデータ図である。 分子の直鎖結合の一例を示す模式図である。 分子の三次元結合の一例を示す模式図である。 本発明の実施の形態１の半導体装置の製造方法における組み立て手順の一例を示すフロー図である。 比較例の半導体装置の製造方法の組み立て手順を示すフロー図である。 本発明の実施の形態１の半導体装置の製造方法で用いられるテープの構造の一例を示す部分断面図である。 本発明の実施の形態１の半導体装置の製造方法で用いられるリードフレームの構造の一例を示す部分平面図である。 本発明の実施の形態１の半導体装置の製造方法におけるダイボンディング後の構造の一例を示す部分平面図である。 本発明の実施の形態１の半導体装置の製造方法におけるワイヤボンディング後の構造の一例を示す部分平面図である。 本発明の実施の形態１の半導体装置の製造方法における樹脂封止後の構造の一例を示す部分平面図である。 本発明の実施の形態１の半導体装置の製造方法におけるワイヤボンディングまでの各工程での構造の一例を示す断面図である。 本発明の実施の形態１の半導体装置の製造方法における樹脂封止後と切断成形後の構造の一例を示す断面図である。 本発明の実施の形態１の半導体装置の製造方法で組み立てられる変形例の半導体装置の構造を示す断面図である。 図１４に示す半導体装置の構造を示す平面図である。 本発明の実施の形態１の半導体装置の製造方法で組み立てられる変形例の半導体装置の構造を示す部分平面図である。 図１６に示す半導体装置の構造を示す部分断面図である。 本発明の実施の形態２のリードフレームの製造方法の手順の一例を示すフロー図である。 図１８に示すリードフレームの組み立てにおけるエッチング後のフレームの構造の一例を示す部分平面図である。 図１８に示すリードフレームの組み立てにおける部分銀めっき形成後のフレームの構造の一例を示す部分平面図である。 図１８に示すリードフレームの組み立てにおけるテーピング後のフレームの構造の一例を示す部分平面図である。
符号の説明
１ テープ
１ａ 接着剤
１ｂ ベースフィルム
１ｃ 低分子化合物
１ｄ 酸化架橋
１ｅ 銅箔
１ｆ ソルダレジスト
１ｇ インナリード
１ｈ テストパッド
１ｉ アウタリード
１ｊ 配線部
１ｋ デバイスホール
１ｍ スプロケットホール
１ｎ ユーザーズエリア
１ｐ 架橋
２ ＱＦＰ（半導体装置）
３ リードフレーム
３ａ インナリード
３ｂ アウタリード
３ｃ タブ（一部）
３ｄ 吊りリード
４ 半導体チップ
４ａ 主面
４ｂ 裏面
４ｃ パッド
５ 銀めっき
６ 封止体
７ ワイヤ
８ 放熱型ＱＦＰ（半導体装置）
９ 銀ペースト（ダイボンディング材）
１０ テープ部材
１１ バンプ
１２ 封止部
１３ ＴＣＰ（半導体装置）

Claims (8)

  1. （ａ）タブと、前記タブの周囲に配置された複数のリードと、低分子化合物を含む接着剤を介して前記複数のリードに貼り付けられたテープとを有するリードフレームを準備する工程と、
    （ｂ）複数のパッドを有する半導体チップを前記タブ上に搭載する工程と、
    （ｃ）前記複数のリードと前記半導体チップの複数のパッドとを複数のワイヤを介してそれぞれ電気的に接続する工程と、
    （ｄ）前記半導体チップおよび前記複数のワイヤを樹脂で封止する工程と、
    を含み、
    前記（ｃ）工程の前までに、酸素を有する雰囲気中において１６０〜３００℃の温度で、合計２分以上前記リードフレームを加熱することを特徴とする半導体装置の製造方法。
  2. 請求項１記載の半導体装置の製造方法において、前記（ｃ）工程の前までに、前記酸素を有する雰囲気中において１８０〜３００℃の温度で、合計２分以上前記リードフレームを加熱することを特徴とする半導体装置の製造方法。
  3. 請求項２記載の半導体装置の製造方法において、前記（ｃ）工程の前までに、２４０℃の温度で、合計２分〜５分間前記リードフレームを加熱することを特徴とする半導体装置の製造方法。
  4. 請求項１記載の半導体装置の製造方法において、前記接着剤は、フェノール樹脂とビスマレイミド樹脂を主成分とする混合接着剤であることを特徴とする半導体装置の製造方法。
  5. 請求項１記載の半導体装置の製造方法において、前記リードフレームは、銅または銅合金から成ることを特徴とする半導体装置の製造方法。
  6. 請求項１記載の半導体装置の製造方法において、前記リードは前記樹脂で封止されるインナリード部を有しており、前記インナリード部において前記ワイヤが接続される領域に銀めっきがコーティングされていることを特徴とする半導体装置の製造方法。
  7. 請求項１記載の半導体装置の製造方法において、前記低分子化合物は、アセトアルデヒド、メタノールもしくはアセトンであることを特徴とする半導体装置の製造方法。
  8. 請求項１記載の半導体装置の製造方法において、前記（ｂ）工程では、前記半導体チップは銀ペーストを介して前記タブ上に搭載され、前記（ｂ）工程の後で、かつ前記（ｃ）工程の前に、前記銀ペーストのベーク処理を施すことを特徴とする半導体装置の製造方法。
JP2004209376A 2004-07-16 2004-07-16 半導体装置の製造方法 Expired - Fee Related JP4426917B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2004209376A JP4426917B2 (ja) 2004-07-16 2004-07-16 半導体装置の製造方法
US11/181,929 US7374973B2 (en) 2004-07-16 2005-07-15 Manufacturing method of semiconductor device and manufacturing method of lead frame
US12/104,154 US7989267B2 (en) 2004-07-16 2008-04-16 Manufacturing method of semiconductor device and manufacturing method of lead frame

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004209376A JP4426917B2 (ja) 2004-07-16 2004-07-16 半導体装置の製造方法

Publications (3)

Publication Number Publication Date
JP2006032652A JP2006032652A (ja) 2006-02-02
JP2006032652A5 JP2006032652A5 (ja) 2007-08-23
JP4426917B2 true JP4426917B2 (ja) 2010-03-03

Family

ID=35599984

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004209376A Expired - Fee Related JP4426917B2 (ja) 2004-07-16 2004-07-16 半導体装置の製造方法

Country Status (2)

Country Link
US (2) US7374973B2 (ja)
JP (1) JP4426917B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9715789B1 (en) * 2010-12-20 2017-07-25 Zynga Inc. Method and system of incorporating team challenges into a social game

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2735532B2 (ja) 1995-09-28 1998-04-02 九州日本電気株式会社 半導体装置およびその製造方法
KR0152557B1 (ko) * 1995-10-17 1998-10-01 김광호 다이 어태치 공정에서 에폭시 테일의 발생을 억제하는 방법
JP2933554B2 (ja) 1996-11-28 1999-08-16 九州日本電気株式会社 半導体装置およびその製造方法
JP2004063615A (ja) * 2002-07-26 2004-02-26 Nitto Denko Corp 半導体装置の製造方法、半導体装置製造用接着シートおよび半導体装置
CN1802744A (zh) * 2003-04-09 2006-07-12 库利克-索法投资公司 集成电路的电交互连接结构及其制造方法
JP4125668B2 (ja) * 2003-12-19 2008-07-30 日東電工株式会社 半導体装置の製造方法
JP4421972B2 (ja) * 2004-04-30 2010-02-24 日東電工株式会社 半導体装置の製法
US7125750B2 (en) * 2004-11-22 2006-10-24 Asm Assembly Materials Ltd. Leadframe with enhanced encapsulation adhesion
US7232755B1 (en) * 2005-08-02 2007-06-19 Asat Ltd. Process for fabricating pad frame and integrated circuit package

Also Published As

Publication number Publication date
JP2006032652A (ja) 2006-02-02
US7374973B2 (en) 2008-05-20
US7989267B2 (en) 2011-08-02
US20080199987A1 (en) 2008-08-21
US20060014321A1 (en) 2006-01-19

Similar Documents

Publication Publication Date Title
US8110505B2 (en) Lead frame manufactured from low-priced material and not requiring strict process control, semiconductor package including the same, and method of manufacturing the lead frame and the semiconductor package
US20050093118A1 (en) Semiconductor device
JP2002299540A (ja) 半導体装置およびその製造方法
US20130180766A1 (en) Printed circuit board and method for manufacturing the same
JP2000133738A (ja) チップスケ―ルパッケ―ジの製造方法
JPH0294653A (ja) 樹脂封止型半導体装置
JP4426917B2 (ja) 半導体装置の製造方法
US10283441B2 (en) Method of integrating capacitors on lead frame in semiconductor devices
JPH01303730A (ja) 半導体素子の実装構造とその製造方法
JP2006245404A (ja) 半導体装置の製造方法および半導体装置
JPH07283336A (ja) チップキャリア
JP2933554B2 (ja) 半導体装置およびその製造方法
JPS61152053A (ja) リ−ドフレ−ム、それを用いた半導体装置およびその製造方法
US9123699B1 (en) Formation of package pins in semiconductor packaging
JPH11330301A (ja) 半導体装置およびその実装構造体並びに配線樹脂基板およびその製造方法
JPH0878482A (ja) フィルムキャリア、半導体パッケ−ジおよび半導体パッケ−ジの製造方法
JP2980405B2 (ja) Ｔｃｐ用テープ
JP2882378B2 (ja) 半導体パッケージ及びリードフレーム
JP5125702B2 (ja) 電子装置の製造方法
JP4311294B2 (ja) 電子装置およびその製造方法
JP2008210835A (ja) 電子部品搭載用基材とその製造方法
JPH0637240A (ja) リードフレームおよびそれを用いた半導体集積回路装置
JPH11340363A (ja) 半導体装置
JPH0567724A (ja) 半導体集積回路装置の製造方法
JPH1131773A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070709

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070709

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090831

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090908

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091104

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091201

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091211

R150 Certificate of patent or registration of utility model

Ref document number: 4426917

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121218

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121218

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121218

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121218

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131218

Year of fee payment: 4

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees