JP2012084761A

JP2012084761A - 半導体装置及びその製造方法

Info

Publication number: JP2012084761A
Application number: JP2010231176A
Authority: JP
Inventors: Nobuhiro Imaizumi; 延弘今泉
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 2010-10-14
Filing date: 2010-10-14
Publication date: 2012-04-26
Anticipated expiration: 2030-10-14
Also published as: JP5736714B2

Abstract

【課題】比較的安価に製造することができて反りが発生しにくい半導体装置及びその製造方法を提供する。
【解決手段】開口部を備えた板状部材２１の下にフィルムを貼り付ける。次に、開口部の内側のフィルム上に半導体素子２４等を配置し、開口部の内側に封止材２７を注入して半導体素子２４等を封止する。次いで、フィルムを除去した後、板状部材２１及び封止材２７の下に絶縁膜２８を形成する。そして、絶縁膜２８を加工して、半導体素子２４に電気的に接続した端子２８ａを形成する。その後、端子２４ａの下にはんだボール２９を形成する。
【選択図】図３

Description

本発明は、半導体装置及びその製造方法に関する。

コンピュータ等の情報機器の高性能化にともなって、情報機器に搭載する半導体素子（半導体チップ）の外部接続電極の数が増加する傾向にある。このような半導体素子は、外部接続電極間のピッチが極めて狭いため、マザーボードの配線に直接接続することは困難である。そこで、一般的には、半導体素子を小型のパッケージ基板（チップ実装用基板）にフリップチップ接続した後、封止材（樹脂）で封止して半導体装置とし、この半導体装置をマザーボードに接続している。

パッケージ基板の一方の面側には半導体素子の外部接続電極と同じピッチで端子が配列され、他方の面側にはマザーボードの配線と同じピッチで端子が配列されている。そして、一方の面側の端子と他方の面側の端子とは、パッケージ基板に形成されたビア（接続孔）及び配線を介して電気的に接続されている。これにより、半導体素子の外部接続電極とマザーボードの配線とを電気的に接続することができる。

通常、パッケージ基板には樹脂材料で形成されたビルドアップ基板やガラスセラミック基板などが使用されている。また、パッケージ基板には、ノイズによる半導体素子の誤動作を防止するために、ノイズ除去用コンデンサを混載することが多い。

ＷＯ０１／０７３８４３号特開２００８−２１９８７号公報

上述した半導体装置では、半導体素子とパッケージ基板との間の熱膨張係数の差に起因して反りが発生し、接続不良の原因となることがある。これを回避するために、パッケージ基板を半導体素子と同じ材料（シリコン）により形成することが考えられるが、その場合は製品コストが著しく上昇する。

以上から、比較的安価に製造することができて反りが発生しにくい半導体装置及びその製造方法を提供することを目的とする。

開示の技術の一観点によれば、開口部を備えた板状部材の下にフィルムを貼り付ける工程と、前記開口部の内側の前記フィルム上に半導体素子を配置する工程と、前記開口部の内側に封止材を注入して前記半導体素子を封止する工程と、前記フィルムを除去する工程と、前記板状部材及び前記封止材の下に絶縁膜を形成する工程とを有する半導体装置の製造方法が提供される。

上記一観点では、半導体素子、封止材及び板状部材が同一平面上に配置されるので、半導体素子、封止材、及び板状部材の熱膨張係数が異なっていても反りが発生しにくい。また、シリコンパッケージ基板等の高価な部材が不要であり、比較的安価に製造することができる。

図１は、パッケージ基板を有する半導体装置の一例を表した断面図である。図２は、第１の実施形態に係る半導体装置の製造方法を表した断面図（その１）である。図３は、第１の実施形態に係る半導体装置の製造方法を表した断面図（その２）である。図４は、プレートの平面図である。図５は、第２の実施形態に係る半導体装置の製造方法を表した断面図（その１）である。図６は、第２の実施形態に係る半導体装置の製造方法を表した断面図（その２）である。図７は、第３の実施形態に係る半導体装置を表した断面図である。

以下、実施形態について説明する前に、実施形態の理解を容易にするための予備的事項について説明する。

図１は、パッケージ基板を有する半導体装置の一例を表した断面図である。

この半導体装置１０は、半導体素子１１と、パッケージ基板１２と、ノイズ除去用コンデンサ１６とを有している。ここでは、パッケージ基板１２は、ビルドアップ基板又はガラスセラミック基板からなるものとする。パッケージ基板１２の上面側には、半導体素子１１の外部接続電極と同じピッチで配列した端子１３ａと、コンデンサ１６に接続される端子１３ｂとが形成されている。端子１３ｂは、パッケージ基板１２に形成された配線（図示せず）を介して所定の端子１３ａに電気的に接続されている。

半導体素子１１は、はんだバンプ１４を介して端子１３ａに接続されており、半導体素子１１とパッケージ基板１２との間には封止材１７が充填されている。封止材１７は、半導体素子１１の回路形成面を確実に封止するために、半導体素子１１の縁から少なくとも２ｍｍ〜５ｍｍ程度はみ出すように充填される。従って、コンデンサ１６は、半導体素子１１の縁から２ｍｍ〜５ｍｍ程度離れた位置に配置される。

パッケージ基板１２の下面側には、マザーボードの配線（図示せず）と同じピッチで端子１３ｂが形成されている。これらの端子１３ｂは、それぞれパッケージ基板１２に形成されたビア及び配線（いずれも図示せず）を介して所定の端子１３ａと電気的に接続されている。各端子１３ｂの下側には、マザーボードの配線と接続するためのはんだボール１５が形成されている。

このような半導体装置１０において、半導体素子１１とパッケージ基板１２とを接続する際には例えば２００℃又はそれ以上の温度が加えられる。その後、半導体素子１１及びパッケージ基板１２は室温まで冷却されるが、半導体素子１１及びパッケージ基板１２の熱膨張係数の差が大きいと冷却時に収縮率に差が生じるため反りが発生する。特に、半導体素子１１のサイズが大きいと反りも大きくなる。このため、マザーボードに接続できなくなる、又は接続の信頼性が低下するなどの問題が発生する。

パッケージ基板１２を半導体素子１１と同じ材料（シリコン）で形成することにより反りの発生を抑えることは可能ではあるが、その場合は製品コストが高くなるという問題がある。

また、ノイズの影響を小さくするためには、半導体素子１１とノイズ除去用コンデンサ１６との間の距離（配線長）はできるだけ短くすることが好ましい。しかし、上述の半導体装置１０では、反りにより半導体素子１１とコンデンサ１６とが接触するおそれがあるため、及び両者の間に封止材１７が介在しているため、半導体素子１１とコンデンサ１６との間隔を２ｍｍ〜５ｍｍよりも小さくすることができない。

以下、実施形態について説明する。

（第１の実施形態）
図２〜図３は、第１の実施形態に係る半導体装置の製造方法を工程順に表した断面図である。また、図４は、その製造方法で使用するプレート２１の平面図である。

まず、図２（ａ）に例示するように、プレート２１と粘着シート２２とを用意し、プレート２１の下に粘着シート２２を貼り付ける。

プレート２１は、例えば５０ｍｍ（縦）×５０ｍｍ（横）×２ｍｍ（厚さ）の板状の部材であり、図４のように、中央部に例えば３０ｍｍ（縦）×３０ｍｍ（横）の開口部２１ａが設けられている。このプレート２１の外寸及び開口部２１ａの大きさは、開口部２１ａ内に配置する半導体素子及びノイズ除去用コンデンサ等の大きさに応じて適宜決定される。

プレート２１の材質は特に限定されるものではなく、金属、セラミック又は樹脂などにより形成することができる。ここでは、プレート２１が銅により形成されているものとする。なお、プレート２１は、熱伝導係数が小さい材料により形成されていることが好ましい。

粘着シート２２は、透明であり且つ紫外線照射により硬化して粘着力が低下するものが好ましいが、それ以外のものを使用してもよい。本実施形態では、粘着シート２２として、厚さが１７０μｍの日東電工株式会社製ＵＶ硬化型粘着テープ（NBD-5000）を使用するものとする。

次に、図２（ｂ）に例示するように、表面に位置合わせマーク２３ａを有する支持板２３を用意する。そして、この支持板２３上の所定の位置に、粘着シート２２を貼り付けたプレート２１を載置する。その後、画像認識装置を使用して支持板２３の位置合わせマーク２３ａを認識し、その認識結果に基づいて予めはんだバンプ（Ｓｎ−３．０ｗｔ％Ａｇ）２５が形成された半導体素子２４とコンデンサ２６とを粘着シート２２上の所定の位置に貼り付ける。なお、粘着シート２２が不透明な場合であっても、例えば赤外線カメラ等を用いて支持板２３の位置合わせマーク２３ａを認識できればよい。

本実施形態では、プレート２１の開口部２１ａ内に、２０ｍｍ（縦）×２０ｍｍ（横）×０．６５ｍｍ（厚さ）の半導体素子２４と、１００５サイズ（１．０ｍｍ×０．５ｍｍ）の複数のコンデンサ２６とを配置するものとする。コンデンサ２６は、その長手方向を半導体素子２４の辺に平行に配置する。なお、コンデンサ２６に替えて又はコンデンサ２６とともに、コイルや抵抗等の受動部品を混載してもよい。

次に、図２（ｃ）に例示するように、プレート２１の開口部２１ａ内に、封止材２７を充填する。このとき、半導体素子２２の回路形成面に封止材２７が十分付着するように、シリンジを用いて半導体素子２４と粘着シート２２との間に封止材２７を注入することが好ましい。ここでは、封止材２７として、熱硬化性樹脂を使用するものとする。

次に、プレート２１をホットプレート（図示せず）の上に置き、例えば３０℃に加熱して封止材２７を硬化させる。以下、プレート２１とその開口部２１ａ内に封止された半導体素子２４及びコンデンサ２６とをまとめて、集合構造体２０と呼ぶ。

次に、粘着シート２２に紫外線を照射して硬化させる。この紫外線照射により、粘着シート２２の粘着力が低下する。その後、図３（ａ）に例示するように粘着シート２２を除去する。そして、例えば集合構造体２０の裏面側を研削装置で５μｍ程度研削して、はんだバンプ２５及びコンデンサ２６の端子の清浄な面を露出させる。

次に、図３（ｂ）に例示するように、プレート２１の下側に絶縁膜２８を形成する。ここでは、プレート２１の下側に、厚さが６０μｍの味の素ファインテクノ株式会社製絶縁フィルム（ABF GX-3）をプレスして貼り付けるものとする。但し、絶縁膜２８は他の方法、例えば絶縁性樹脂を塗布して形成してもよい。

その後、絶縁膜２８の所定の位置にレーザを照射して、はんだバンプ２５及びコンデンサ２６の端子が露出する直径が１５μｍ程度の孔（ビアとなる孔）を形成する。次いで、セミアディティブ法により、絶縁膜２８の下面側に端子２８ａを形成するとともに、端子２８ａとはんだバンプ２５及びコンデンサ２６との間を電気的に接続するビア及び配線（いずれも図示せず）を形成する。

すなわち、集合構造体２０を反転させて絶縁膜２８が形成された面を上にする。そして、集合構造体２０の上側全面に無電解銅めっきを施して、絶縁膜２８の表面及び孔の内面を覆うめっきシード層を形成する。このめっきシード層の厚さは、例えば０．１μｍとする。その後、めっきシード層の上にフォトレジスト膜を形成し、露光及び現像処理を施して、フォトレジスト膜に所定のパターン（配線パターン及び端子パターン）の開口部を形成する。次に、開口部内のめっきシード層の上に銅を約１５μｍの厚さに電解めっきした後、更にＮｉを約２μｍ、Ａｕを約０．０５μｍの厚さに順次電解めっきする。次いで、レジスト膜を除去し、これにより露出しためっきシード層をエッチングにより除去して、各端子及び配線を電気的に分離する。その後、集合構造体２０を反転させて、絶縁膜２８が形成された面を下にする。

このようにして、ビア及び配線を介して半導体素子２４及びコンデンサ２６に電気的に接続した端子２８ａが絶縁膜２８の下面側に形成される。なお、端子２８ａは、半導体装置が搭載されるマザーボードの配線ピッチに応じたピッチで形成される。また、本実施形態では絶縁フィルムを１枚だけ使用しているが、絶縁フィルムを複数枚使用して集合構造体２０の下に多層配線構造を形成してもよい。

次いで、端子２８ａの下に例えば直径が０．８５ｍｍのはんだボール２９を形成し、リフロー処理する。このようにして、図３（ｃ）に例示する構造の本実施形態に係る半導体装置３０が完成する。なお、ＬＧＡ(Land grid array) タイプの半導体装置の場合、はんだボール２９を形成する工程は不要である。

本実施形態に係る半導体装置３０は、半導体素子２４、封止材２７及びプレート２１が同一面上に配置されているので、半導体素子２４、封止材２７及びプレート２１の熱膨張係数が異なっていても反りが発生しにくい。

また、本実施形態の半導体装置３０は、上述したように反りが発生しにくいので、半導体素子２４とコンデンサ２６とを近接して配置することができる。これにより、半導体素子２４とコンデンサ２６との間の配線長を短くすることができ、ノイズに対する耐性が向上する。

更に、本実施形態の半導体装置３０は、シリコンパッケージ基板等の高価な部材が不要であり、比較的安価に製造できるという利点もある。

なお、上述した実施形態では、集合構造体２０の下に絶縁膜２８を形成し、更にセミアディティブ法により配線及び端子等を形成している。しかし、予め端子、ビア及び配線等を形成したフレキシブル基板又はビルドアップ基板を集合構造体２０の下に接合してもよい。

以下、上述の方法により本実施形態に係る半導体装置を実際に製造し、温度サイクル試験を実施した結果について説明する。

前述したように、プレート２１の外寸は５０ｍｍ×５０ｍｍ×２ｍｍとし、開口部２１ａの大きさは３０ｍｍ×３０ｍｍとした。このプレート２１の下面側に粘着シート２２（NBD-5000）を貼り付け、開口部２１ａ内に半導体素子２４とコンデンサ２６とを配置した。半導体素子２４の外径は２０ｍｍ×２０ｍｍ×０．６５ｍｍであり、外部接続電極数は２２００個である。また、コンデンサ２６のサイズは１．０ｍｍ×０．５ｍｍである。コンデンサ２６は、半導体素子２４から０．５ｍｍ離れた位置に配置した。

開口部２１ａ内に封止材２７を注入した後、この封止材２７を加熱して硬化させた。その後、粘着シート２２を除去した後、集合構造体２０の下面側を若干研削し、絶縁膜２８を貼り付けた。次いで、レーザにより絶縁膜２８にビアとなる孔を形成した後、セミアディティブ法により配線及び端子２８ａを形成し、端子２８ａにはんだボール２９を付着させて半導体装置３０を完成した。

この半導体装置３０に対し導通試験を行って、半導体素子２４とはんだボール２９との間の電気的な接続を確認した。その後、−５５℃の温度に冷却した後１２５℃の温度にまで加熱する温度サイクル試験を１０００サイクル実施し、再度導通試験を行った。その結果、接続不良がないことが確認された。

（第２の実施形態）
図５〜図６は、第２の実施形態に係る半導体装置の製造方法を工程順に表した断面図である。なお、図５〜図６において、図２〜図３と同一物には同一符号を付して、その詳細な説明は省略する。

まず、図５（ａ）に例示するように、第１の実施形態と同様の方法により、プレート２１の下面側に粘着シート２２を貼り付け、プレート２１の開口部２１ａ内に半導体素子２４及びコンデンサ２６を配置する。その後、プレート２１の開口部２１ａ内に感光性樹脂（ネガレジスト）を封止材３７として注入し、この封止材３７により半導体素子２４及びコンデンサ２６を封止する。

次に、粘着シート２２側から光を照射して、封止材３７を露光する。その後、現像処理を実施する。これにより、図５（ｂ）に例示するように、半導体素子２４及びコンデンサ２６の上の未露光部分の封止材３７が除去される。以下、第１の実施形態と同様に、プレート２１とその開口部２１ａ内に封止された半導体素子２４及びコンデンサ２６とをまとめて、集合構造体２０と呼ぶ。

次に、図５（ｃ）に例示するように、粘着シート２２を除去した後、集合構造体２０の下面側に絶縁膜２８を貼り付ける。そして、はんだバンプ２５及びコンデンサ２６の電極が露出する孔（ビアとなる孔）をレーザにより形成する。その後、めっき法を用いて、集合構造体２０の下側に、端子２８ａを形成するとともに、端子２８ａとはんだバンプ２５及びコンデンサ２６の電極とを電気的に接続する配線及びビア（いずれも図示せず）を形成する。

次に、図６（ａ）に例示するように、端子２８ａの下にはんだボール２９を形成する。そして、図６（ｂ）に例示するように、集合構造体２０の上側に、半導体素子２４に接触する凸部が設けられた放熱板３９を取り付ける。この放熱板３９は例えば厚さが２ｍｍ程度の銅板により形成され、放熱板３９と半導体素子２４との間には熱伝導性グリスが塗布される。このようにして、本実施形態に係る半導体装置４０が完成する。

本実施形態に係る半導体装置４０では、第１の実施形態と同様の効果が得られるのに加えて、半導体素子２４の上に放熱板３９が接合されているので、放熱性が優れているという効果を奏する。

本実施形態に係る半導体装置を実際に製造し、第１の実施形態と同様に熱サイクル試験を実施した。その結果、熱サイクル試験後も接続不良がないことが確認された。

（第３の実施形態）
図７は、第３の実施形態に係る半導体装置を表した断面図である。

第１及び第２の実施形態では、いずれも半導体素子２４がＢＧＡ (Ball grid array)タイプの場合について説明したが、本実施形態の半導体装置５０では、ＬＧＡタイプの半導体素子４４を使用している。それ以外の構造は第１の実施形態と同様であるので、ここでは説明を省略する。また、本実施形態の半導体装置５０の製造法についても、基本的に第１の実施形態と同様であるので、ここでは製造方法の説明も省略する。

以上の実施形態に関し、更に以下の付記を開示する。

（付記１）開口部を備えた板状部材の下にフィルムを貼り付ける工程と、
前記開口部の内側の前記フィルム上に半導体素子を配置する工程と、
前記開口部の内側に封止材を注入して前記半導体素子を封止する工程と、
前記フィルムを除去する工程と、
前記板状部材及び前記封止材の下に絶縁膜を形成する工程と
を有することを特徴とする半導体装置の製造方法。

（付記２）前記絶縁膜に前記半導体素子に通じる孔を形成する工程と、
前記絶縁膜の前記半導体素子と反対側の面上に、前記孔を介して前記半導体素子に電気的に接続する端子を形成する工程とを有することを特徴とする付記１に記載の半導体装置の製造方法。

（付記３）前記フィルムが、紫外線により硬化する粘着シートであることを特徴とする付記１又は２に記載の半導体装置の製造方法。

（付記４）前記開口部の内側の前記フィルム上に半導体素子を配置する工程では、位置合わせマークを有する支持板の上に前記板状部材を配置することを特徴とする付記１乃至３のいずれか１項に記載の半導体装置の製造方法。

（付記５）前記開口部の内側の前記フィルム上に半導体素子を配置する工程では、前記半導体装置とともに受動部品を配置することを特徴とする付記１乃至４のいずれか１項に記載の半導体装置の製造方法。

（付記６）前記フィルムを除去する工程と前記絶縁膜を形成する工程との間に、前記板状部材と前記半導体素子と前記封止材とにより形成された集合構造体の下面を研削する工程を有することを特徴とする付記１乃至５のいずれか１項に記載の半導体装置の製造方法。

（付記７）前記封止材として感光性樹脂を使用し、
前記半導体素子を封止する工程と前記フィルムを除去する工程との間に前記フィルム側から前記封止材に光を照射する工程と、前記封止材に対し現像処理を施して前記半導体素子を露出させる工程とを有し、
更に前記絶縁膜を形成する工程の後に、露出した前記半導体素子に伝熱板を取り付ける工程を有することを特徴とする付記１乃至６のいずれか１項に記載の半導体装置の製造方法。

（付記８）開口部を備えた板状部材と、
前記開口部の内側に配置された半導体素子と、
前記開口部の内側に充填されて前記半導体素子を封止する封止材と、
前記板状部材及び前記封止材に接合され、前記半導体素子と反対側の面に前記半導体素子の外部接続端子と電気的に接続された端子を備えた絶縁膜と
を有することを特徴とする半導体装置。

（付記９）更に、前記開口部の内側に、前記半導体素子とともに受動部品が封止されていることを特徴とする付記８に記載の半導体装置。

（付記１０）前記半導体素子に接続した放熱板を有することを特徴とする付記８又は９に記載の半導体装置。

１０…半導体装置、１１…半導体素子、１２…パッケージ基板、１３ａ，１３ｂ…端子、１４…はんだバンプ、１５…はんだボール、１６…コンデンサ、１７…封止材、２０…集合構造体、２１…プレート、２１ａ…開口部、２２…粘着シート、２３…支持板、２３ａ…位置合わせマーク、２４…半導体素子、２５…はんだバンプ、２６…コンデンサ、２７…封止材、２８…絶縁膜、２８ａ…端子、２９…はんだボール、３０…半導体装置、３７…封止材、３９…放熱板、４０…半導体装置、４４…半導体素子、５０…半導体装置。

Claims

開口部を備えた板状部材の下にフィルムを貼り付ける工程と、
前記開口部の内側の前記フィルム上に半導体素子を配置する工程と、
前記開口部の内側に封止材を注入して前記半導体素子を封止する工程と、
前記フィルムを除去する工程と、
前記板状部材及び前記封止材の下に絶縁膜を形成する工程と
を有することを特徴とする半導体装置の製造方法。
前記絶縁膜に前記半導体素子に通じる孔を形成する工程と、
前記絶縁膜の前記半導体素子と反対側の面上に、前記孔を介して前記半導体素子に電気的に接続する端子を形成する工程とを有することを特徴とする請求項１に記載の半導体装置の製造方法。
前記フィルムが、紫外線により硬化する粘着シートであることを特徴とする請求項１又は２に記載の半導体装置の製造方法。
前記開口部の内側の前記フィルム上に半導体素子を配置する工程では、前記半導体装置とともに受動部品を配置することを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置の製造方法。
前記封止材として感光性樹脂を使用し、
前記半導体素子を封止する工程と前記フィルムを除去する工程との間に前記フィルム側から前記封止材に光を照射する工程と、前記封止材に対し現像処理を施して前記半導体素子を露出させる工程とを有し、
更に前記絶縁膜を形成する工程の後に、露出した前記半導体素子に伝熱板を取り付ける工程を有することを特徴とする請求項１乃至４のいずれか１項に記載の半導体装置の製造方法。
開口部を備えた板状部材と、
前記開口部の内側に配置された半導体素子と、
前記開口部の内側に充填されて前記半導体素子を封止する封止材と、
前記板状部材及び前記封止材に接合され、前記半導体素子と反対側の面に前記半導体素子の外部接続端子と電気的に接続された端子を備えた絶縁膜と
を有することを特徴とする半導体装置。