JP5736714B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP5736714B2 JP5736714B2 JP2010231176A JP2010231176A JP5736714B2 JP 5736714 B2 JP5736714 B2 JP 5736714B2 JP 2010231176 A JP2010231176 A JP 2010231176A JP 2010231176 A JP2010231176 A JP 2010231176A JP 5736714 B2 JP5736714 B2 JP 5736714B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- plate
- sealing material
- opening
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
図2〜図3は、第1の実施形態に係る半導体装置の製造方法を工程順に表した断面図である。また、図4は、その製造方法で使用するプレート21の平面図である。
図5〜図6は、第2の実施形態に係る半導体装置の製造方法を工程順に表した断面図である。なお、図5〜図6において、図2〜図3と同一物には同一符号を付して、その詳細な説明は省略する。
図7は、第3の実施形態に係る半導体装置を表した断面図である。
前記開口部の内側の前記フィルム上に半導体素子を配置する工程と、
前記開口部の内側に封止材を注入して前記半導体素子を封止する工程と、
前記フィルムを除去する工程と、
前記板状部材及び前記封止材の下に絶縁膜を形成する工程と
を有することを特徴とする半導体装置の製造方法。
前記絶縁膜の前記半導体素子と反対側の面上に、前記孔を介して前記半導体素子に電気的に接続する端子を形成する工程とを有することを特徴とする付記1に記載の半導体装置の製造方法。
前記半導体素子を封止する工程と前記フィルムを除去する工程との間に前記フィルム側から前記封止材に光を照射する工程と、前記封止材に対し現像処理を施して前記半導体素子を露出させる工程とを有し、
更に前記絶縁膜を形成する工程の後に、露出した前記半導体素子に伝熱板を取り付ける工程を有することを特徴とする付記1乃至6のいずれか1項に記載の半導体装置の製造方法。
前記開口部の内側に配置された半導体素子と、
前記開口部の内側に充填されて前記半導体素子を封止する封止材と、
前記板状部材及び前記封止材に接合され、前記半導体素子と反対側の面に前記半導体素子の外部接続端子と電気的に接続された端子を備えた絶縁膜と
を有することを特徴とする半導体装置。
Claims (5)
- 開口部を備えた板状部材の下にフィルムを貼り付ける工程と、
前記開口部の内側の前記フィルム上に、厚さが前記板状部材の厚さよりも薄い半導体素子を配置する工程と、
前記開口部の内側に、前記半導体素子の側面及び上面を覆うまで封止材として感光性樹脂を注入して前記半導体素子を封止する工程と、
前記フィルム側から前記封止材に光を照射する工程と、
前記封止材に対して現像処理を施して前記半導体素子を露出させる工程と、
前記フィルムを除去する工程と、
前記板状部材及び前記封止材の下に絶縁膜を形成する工程と、
前記現像処理により露出した前記半導体素子に伝熱板を取り付ける工程と
を有することを特徴とする半導体装置の製造方法。 - 前記絶縁膜に前記半導体素子に通じる孔を形成する工程と、
前記絶縁膜の前記半導体素子と反対側の面上に、前記孔を介して前記半導体素子に電気的に接続する端子を形成する工程とを有することを特徴とする請求項1に記載の半導体装置の製造方法。 - 前記フィルムが、紫外線により硬化する粘着シートであることを特徴とする請求項1又は2に記載の半導体装置の製造方法。
- 前記開口部の内側の前記フィルム上に半導体素子を配置する工程では、前記半導体素子とともに受動部品を配置することを特徴とする請求項1乃至3のいずれか1項に記載の半導体装置の製造方法。
- 開口部を備えた板状部材と、
厚さが前記板状部材の厚さよりも薄く、前記開口部の内側に配置された半導体素子と、
前記開口部の内側に充填されて前記半導体素子の側面及び上面を覆い、前記半導体素子を封止する封止材と、
前記板状部材及び前記封止材に接合され、前記半導体素子と反対側の面に前記半導体素子の外部接続端子と電気的に接続された端子を備えた絶縁膜と、
前記封止材に設けられた開口部を介して前記半導体素子に取り付けられた伝熱板と
を有することを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010231176A JP5736714B2 (ja) | 2010-10-14 | 2010-10-14 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010231176A JP5736714B2 (ja) | 2010-10-14 | 2010-10-14 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012084761A JP2012084761A (ja) | 2012-04-26 |
JP5736714B2 true JP5736714B2 (ja) | 2015-06-17 |
Family
ID=46243317
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010231176A Expired - Fee Related JP5736714B2 (ja) | 2010-10-14 | 2010-10-14 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5736714B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6214678B2 (ja) | 2014-01-06 | 2017-10-18 | 三菱電機株式会社 | 半導体装置 |
JP2019186983A (ja) * | 2018-04-02 | 2019-10-24 | 株式会社豊田中央研究所 | スナバコンデンサ内蔵半導体パワーモジュール |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3400877B2 (ja) * | 1994-12-14 | 2003-04-28 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
JP2001118947A (ja) * | 1999-10-19 | 2001-04-27 | Nec Corp | 半導体装置用パッケージの製造方法及び半導体装置 |
JP2004063615A (ja) * | 2002-07-26 | 2004-02-26 | Nitto Denko Corp | 半導体装置の製造方法、半導体装置製造用接着シートおよび半導体装置 |
JP2007035688A (ja) * | 2005-07-22 | 2007-02-08 | Fujitsu Ltd | 半導体装置およびその製造方法 |
JP5005603B2 (ja) * | 2008-04-03 | 2012-08-22 | 新光電気工業株式会社 | 半導体装置及びその製造方法 |
-
2010
- 2010-10-14 JP JP2010231176A patent/JP5736714B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2012084761A (ja) | 2012-04-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7274099B2 (en) | Method of embedding semiconductor chip in support plate | |
TWI426587B (zh) | 晶片尺寸封裝件及其製法 | |
TWI483363B (zh) | 晶片封裝基板、晶片封裝結構及其製作方法 | |
JP4592751B2 (ja) | プリント配線基板の製造方法 | |
US8334174B2 (en) | Chip scale package and fabrication method thereof | |
JP2015038962A5 (ja) | ||
JP2009135162A (ja) | 配線基板及び電子部品装置 | |
JP2009117767A (ja) | 半導体装置の製造方法及びそれにより製造した半導体装置 | |
JP2015082576A (ja) | 電子装置、電子機器及び電子装置の製造方法 | |
WO2009104599A1 (ja) | 電子装置、実装基板積層体及びそれらの製造方法 | |
JP2020004926A (ja) | 配線基板及び配線基板の製造方法 | |
JPWO2011030542A1 (ja) | 電子部品モジュールおよびその製造方法 | |
JP2016096246A (ja) | フレキシブルプリント配線板のソルダーレジスト形成方法 | |
CN107331627A (zh) | 一种芯片封装方法及芯片封装结构 | |
TW202226471A (zh) | 使用一蓋子與硬化結構封裝堆疊基板及積體電路晶粒 | |
JP5736714B2 (ja) | 半導体装置及びその製造方法 | |
JPH11260954A (ja) | 半導体装置およびその製造方法 | |
US20190013263A1 (en) | Wiring board and semiconductor package | |
JP5589598B2 (ja) | 半導体装置の製造方法 | |
JP2007110095A (ja) | 電子部品内蔵基板及びその製造方法 | |
KR101340348B1 (ko) | 마스크 패턴을 이용한 칩 내장형 패키지 기판 및 그 제조방법 | |
KR20070030700A (ko) | 전자 부품 내장 기판 및 그 제조 방법 | |
JP4599891B2 (ja) | 半導体装置用基板並びに半導体装置 | |
JP2002164475A (ja) | 半導体装置 | |
JP2016213372A (ja) | 半導体装置及び半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130805 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140516 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140520 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140711 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141125 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150109 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150324 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150406 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5736714 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |