JP4599891B2 - 半導体装置用基板並びに半導体装置 - Google Patents

半導体装置用基板並びに半導体装置 Download PDF

Info

Publication number
JP4599891B2
JP4599891B2 JP2004159028A JP2004159028A JP4599891B2 JP 4599891 B2 JP4599891 B2 JP 4599891B2 JP 2004159028 A JP2004159028 A JP 2004159028A JP 2004159028 A JP2004159028 A JP 2004159028A JP 4599891 B2 JP4599891 B2 JP 4599891B2
Authority
JP
Japan
Prior art keywords
semiconductor device
substrate
stiffener
interposer
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004159028A
Other languages
English (en)
Other versions
JP2005340596A (ja
Inventor
裕 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Inc filed Critical Toppan Inc
Priority to JP2004159028A priority Critical patent/JP4599891B2/ja
Publication of JP2005340596A publication Critical patent/JP2005340596A/ja
Application granted granted Critical
Publication of JP4599891B2 publication Critical patent/JP4599891B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Wire Bonding (AREA)

Description

本発明は、多層回路配線板（インターポーザ）の反り等の熱変形を低減するスティフナーの構造及びそれを取り付けた半導体装置用基板並びに半導体装置に関する。
半導体大規模集積回路（ＬＳＩ）等の半導体素子には、近年、動作速度がクロック周波数で１ＧＨｚに達するものが出現している。このような高速半導体では、トランジスターの集積度が高く、その結果入出力端子数が１０００を越えることもある。
このような多端子数の半導体素子をプリント配線板に実装するために、半導体素子とプリント基板の間にはインターポーザと呼ばれる多層回路配線板が配置され、両者の電気的接合の橋渡しを担っている。インターポーザは、高密度実装に対応するため、プリント配線基板よりも非常に薄い層構造と、微細なライン・アンド・スペースを有する配線パターンを有している。現在広く実用化されているインターポーザとしては、例えばＢＧＡ（Ball Grid Array）やＣＳＰ（Chip Size Package）等が挙げられる。
最近では、更なる高密度実装への対応、また、高動作周波数化への要望に答えるため、ポリイミド樹脂フィルムなどに配線パターンを形成したものを積層してインターポーザ全体の厚さを薄くすると共に、層間持続長を短くすることにより高周波数に対応させたものも開発されてきている。
このように、インターポーザの厚みが薄くなると、半導体チップ実装、ハンダボール形成等のはんだリフロー工程においてインターポーザに反りが発生するため、スティフナーを取り付けた多層回路配線板が提案されている（例えば、特許文献１参照。）。
インターポーザへスティフナーを取り付けた半導体装置の事例について説明する。
まず、一方の面に実装用パッド１１１を、他方の面にはんだボール用パッド１１２及びソルダーレジスト１１３を形成したインターポーザ１１０を作製する（図５（ａ）参照）。次に、インターポーザ１１０の所定位置にスティフナー１２０を接着層１２１にて貼り合わせ、加熱硬化してスティフナー１２０を固定する（図５（ｂ）参照）。
次に、はんだバンプ１４１が形成された半導体チップ１４０をスティフナー１２０が形成されたインターポーザの所定位置に載置し（図５（ｃ）参照）、ハンダリフローにて半導体チップ１４０のはんだバンプ１４１と実装用パッド１１１をはんだ接合する（図５（ｄ）参照）。
続いて、半導体チップ１４０とインターポーザ間領域にアンダーフィルと称する熱硬化性樹脂を充填、硬化させて接合を強化する。インターポーザ１１０は薄く撓み易いので半導体チップ１４０を取り囲むようにスティフナー１２０が接着、固定されている。
さらに、はんだボール用パッド１１２にはんだ球を載置し、はんだリフローにてはんだボール用パッド１１２上にはんだボール１６１を形成して、半導体装置２００を得る（図５（ｅ）参照）。さらに、マザーボードに実装されて実装基板が完成する。
これまではインターポーザの絶縁基材にポリイミド樹脂フィルムを用いた場合にはスティフナーとして銅を用いていた。ポリイミド樹脂と銅は熱膨張係数がほぼ一致しており、ハンダリフロー工程での温度変化に対して変形が少なく問題がないと考えられていたが、熱膨張係数が近接しているとは言え完全に一致させる事は出来ない。その為ポリイミド樹脂と銅であっても膨張に差が生じる。
スティフナーとインターポーザとの接着は２００℃程度の高温で接着剤を硬化させて行うため、この温度近傍で平面に近い形状となる。低温ではインターポーザの中央部分が張り詰めるため平面状態となるが、スティフナー部分はスティフナー側に反りを生じる。
インターポーザに半導体チップが実装された半導体装置をマザーボードに実装する場合、インターポーザに反り等の変形が生じると、はんだリフロー工程でインターポーザがずれたり、部分的にはんだボールが接合されなという問題が発生する。
このようなインターポーザの反りはインターポーザとスティフナーとの熱膨張係数の差によって引き起こされるものと考えられる。
特開２００３−２１８５２４号公報
本発明は、上記問題点に鑑み考案されたもので、多層回路配線板（インターポーザ）に半導体チップを実装し、はんだボールを形成する際のハンダリフロー工程での多層回路配線板（インターポーザ）に反りの発生を防止できる複合スティフナー、半導体装置用基板及び半導体装置を提供することを目的とする。
本発明は、上記課題を達成するために、まず請求項１においては、 多層回路配線板の半導体チップ実装面に該半導体チップ実装箇所を取り囲むように開口した複合スティフナーを形成した半導体装置用基板であって、
該複合スティフナーが金属基材を備え、且つ、
該複合スティフナーが金属基材の一方の面に樹脂からなる反り防止調整層を備え、且つ、
前記多層回路配線板と前記複合スティフナーの貼りあわせが、該複合スティフナーの金属基材の他方の面に備えた加熱硬化タイプの接着剤により貼りあわせられており、且つ、
前記半導体チップが前記半導体装置用基板上にバンプを介して接合され、且つ、
前記複合スティフナーの金属基材の厚さが前記多層回路配線板の厚さより大きい
ことを特徴とする半導体装置用基板としたものである。
さらにまた、請求項２においては、請求項１に記載の半導体装置用基板上に半導体チップを搭載、実装し、且つ、該半導体装置用基板の半導体チップ実装面と反対側の面にはんだボールを形成したことを特徴とする半導体装置とした。
上記したように、本発明の複合スティフナーを多層回路配線板（インターポーザ）に取り付けて半導体装置用基板及び半導体装置を作製することにより、はんだリフロー工程などの加熱処理工程を経ても、多層回路配線板（インターポーザ）の熱変形、特に反りを最小にすることが可能となる。
図１は、本発明の複合スティフナーの一実施例を、図２は、本発明の半導体装置用基板の一実施例を、図３は、本発明の半導体装置の一実施例をそれぞれ示す模式構成断面図である。
図１に示す複合スティフナー２０は、金属板等からなる金属基材２１の一方の面に反り防止調整層２３を、他方の面に接着剤層２２を設けたもので、金属基材２１の一方の面に反り防止調整層２３を設けることにより、複合スティフナー２０を多層回路配線板（インターポーザ）に貼り合わせた後の多層回路配線板（インターポーザ）の反り防止を図るようにしたものである。
ここで、金属基材２１の材質としては、銅、銅合金、４２合金、ニッケル等が挙げられる。特に、銅箔は電解めっき品、圧延品等の各種の厚みを選択できるため金属基材２１の材質としては好ましい。
また、反り防止調整層２３としては、多層回路配線板（インターポーザ）の絶縁基材と同
じ材質の樹脂が好ましいが、ポリイミド、ポリアミド、ポリアミドイミド、エポキシ、フェノール、ポリエステルイミド等の樹脂が使用でき、これらの樹脂の単独層でも、複数層でも良い。
また、接着剤層２２は、加熱硬化タイプの接着フィルムをラミネートする等の方法で形成する。
図２に示す半導体装置用基板３０は、上記複合スティフナー２０を多層回路配線板（インターポーザ）１０の所定位置に接着剤層２２を介して貼り合わせ、加熱、硬化して固定したものである。
図３に示す半導体装置１００は、上記半導体装置用基板３０に半導体チップ４０を実装し、半導体チップ４０と半導体装置用基板１００間にアンダーフィル樹脂５１を充填し、はんだボールパッド１２にはんだボール６１を形成したものである。
以下、本発明の複合スティフナー、半導体装置用基板及び半導体装置の製造法について説明する。
図４（ａ）〜（ｆ）は、本発明の複合スティフナー、半導体装置用基板及び半導体装置の製造方法の一例を工程順に示す模式構成断面図である。
まず、一方の面に実装用パッド１１が、他方の面にはんだボール用パッド１２及びソルダーレジスト１３が形成された多層回路配線板（インターポーザ）１０を準備する（図４（ａ）参照）。
次に、所定厚の銅箔からなる金属基材２１の一方の面に加熱硬化タイプの樹脂フィルムを貼り合わせ、加熱硬化して反り防止調整層２２を形成し、金属基材２１の他方の面に加熱硬化タイプの接着フィルムをラミネートして接着剤層２２を形成し、金型で打ち抜き加工して開口部２４を有する複合スティフナー２０を作製する（図４（ｂ）参照）。
次に、上記多層回路配線板（インターポーザ）１０の所定位置に複合スティフナー２０を貼り合わせ、加圧、加熱して半導体装置用基板３０を作製する（図４（ｃ）参照）。
次に、はんだバンプ４１が形成された半導体チップ４０を複合スティフナー２０が形成された半導体装置用基板３０の所定位置に載置し（図４（ｄ）参照）、ハンダリフローにて半導体チップ４０のはんだバンプ４１と半導体装置用基板３０の実装用パッド１１をはんだ接合する（図４（ｅ）参照）。
次に、半導体チップ４０と半導体装置用基板３０間にアンダーフィル樹脂５１を充填、硬化させて接合を強化する。さらに、はんだボール用パッド１２上のソルダーレジスト開口部にはんだ球を載置し、はんだリフローにてはんだボール用パッド１２上にはんだボール６１を形成して、半導体装置１００を得る（図４（ｆ）参照）。
さらに、半導体装置１００はマザーボードに実装されて実装基板が完成する。
まず、一方の面に実装用パッド１１を、他方の面にはんだボール用パッド１２及びソルダーレジスト１３を形成した４０×４０ｍｍサイズで１５０μｍ厚の多層回路配線板（インターポーザ）１０を作製した（図４（ａ）参照）。
次に、５００μｍ厚の銅板からなる金属基材２１の一方の面に加熱硬化タイプのポリオレフィン系樹脂フィルムを貼り合わせ、加熱硬化して１００μｍ厚の反り防止調整層２２を形成し、金属基材２１の他方の面に加熱硬化タイプの接着フィルムをラミネートして接
着剤層２２を形成し、金型で打ち抜き加工して、一辺４４ｍｍの正方形の中心部に１２．５ｍｍの正方形の開口部２４が形成された複合スティフナー２０を作製した（図４（ｂ）参照）。
次に、上記多層回路配線板（インターポーザ）１０の所定位置に複合スティフナー２０を貼り合わせ、加圧、加熱して半導体装置用基板３０を作製した（図４（ｃ）参照）。
次に、はんだバンプ４１が形成された８ｍｍ角の半導体チップ４０を複合スティフナー２０が形成された半導体装置用基板３０の所定位置に載置し（図４（ｄ）参照）、ハンダリフローにて半導体チップ４０のはんだバンプ４１と半導体装置用基板３０の実装用パッド１１をはんだ接合した（図４（ｅ）参照）。
次に、半導体チップ４０と半導体装置用基板３０間にアンダーフィル樹脂５１を充填、硬化した。さらに、はんだボール用パッド１２上のソルダーレジスト開口部にはんだ球を載置し、はんだリフローにてはんだボール用パッド１２上にはんだボール６１を形成して、半導体装置１００を得た（図４（ｆ）参照）。
本実施例２は比較のための例である。
まず、一方の面に実装用パッド１１１を、他方の面にはんだボール用パッド１１２及びソルダーレジスト１１３を形成した４０×４０ｍｍサイズで１５０μｍ厚の多層回路配線板（インターポーザ）１１０を作製した（図５（ａ）参照）。
次に、５００μｍ厚の銅板からなるスティフナー１２０に接着剤層１２１を形成し、金型で打ち抜き加工して、一辺４４ｍｍの正方形の中心部に１２．５ｍｍの正方形の開口部を形成して多層回路配線板（インターポーザ）１１０の所定位置に貼り合わせ、加熱硬化して半導体装置用基板１３０ａを作製した（図５（ｂ）参照）。
次に、はんだバンプ１４１が形成された８ｍｍ角の半導体チップ１４０をスティフナー１２０が形成された半導体装置用基板１３０の所定位置に載置し（図５（ｃ）参照）、ハンダリフローにて半導体チップ１４０のはんだバンプ１４１と半導体装置用基板１３０の実装用パッド１１１をはんだ接合した（図５（ｄ）参照）。
次に、半導体チップ１４０と半導体装置用基板１３０間にアンダーフィル樹脂１５１を充填、硬化した。さらに、はんだボール用パッド１１２上のソルダーレジスト開口部にはんだ球を載置し、はんだリフローにてはんだボール用パッド１１２上にはんだボール１６１を形成して、半導体装置２００ａを得た（図５（ｅ）参照）。
本実施例３は比較のための例である。
まず、一方の面に実装用パッド１１１を、他方の面にはんだボール用パッド１１２及びソルダーレジスト１１３を形成した４０×４０ｍｍサイズで１５０μｍ厚の多層回路配線板（インターポーザ）１１０を作製した（図５（ａ）参照）。
次に、６００μｍ厚の銅板からなるスティフナー１２０に接着剤層１２１を形成し、金型で打ち抜き加工して、一辺４４ｍｍの正方形の中心部に１２．５ｍｍの正方形の開口部を形成して多層回路配線板（インターポーザ）１１０の所定位置に貼り合わせ、加熱硬化して半導体装置用基板１３０ｂを作製した（図５（ｂ）参照）。
次に、はんだバンプ１４１が形成された８ｍｍ角の半導体チップ１４０をスティフナー１２０が形成された半導体装置用基板１３０の所定位置に載置し（図５（ｃ）参照）、ハ
ンダリフローにて半導体チップ１４０のはんだバンプ１４１と半導体装置用基板１３０の実装用パッド１１１をはんだ接合した（図５（ｄ）参照）。
次に、半導体チップ１４０と半導体装置用基板１３０間にアンダーフィル樹脂１５１を充填、硬化した。さらに、はんだボール用パッド１１２上のソルダーレジスト開口部にはんだ球を載置し、はんだリフローにてはんだボール用パッド１１２上にはんだボール１６１を形成して、半導体装置２００ｂを得た（図５（ｅ）参照）。
上記実施例１、実施例２及び実施例３で得られた半導体装置用基板を室温２５℃から２００℃まで変化させて半導体装置用基板の反りを測定した。その結果を表1に示す。
反り量の測定は、アクロメトリックス社製サーモレイ モデル ＰＳ８８＋を用いて行った。この装置は温調領域にガラス板が嵌め込まれ、外側から測定対象の形状変化（反り）を測定する。ガラス板には細線が一定間隔で書き込まれており、外側から光を照射すると物体表面に影が形成される。ガラス板上模様と影でモアレが出現する。温度昇降に伴うモアレの変化によって物体表面の形状変化を算出する。
各実施例サンプルを温調領域に位置させ、温度を２００℃まで上げて室温からの反り量を測定した。
Figure 0004599891
 本発明の複合スティフナー２０を用いた半導体装置用基板３０は、従来のスティフナー１２０を用いた半導体装置用基板１３０ａ及び１３０ｂに比べて３５％程反り量が減少した。よって、本発明の構造の複合スティフナーを用いて半導体装置用基板及び半導体装置を作製することにより、半導体装置用基板及び半導体装置の反りを抑えることが可能であることが確認された。
本発明の複合スティフナーの一実施例を示す模式構成断面図である。 本発明の半導体装置用基板の一実施例を示す模式構成断面図である。 本発明の半導体装置の一実施例を示す模式構成断面図である。 （ａ）〜（ｆ）は、本発明の複合スティフナー、半導体装置用基板及び半導体装置の製造方法の一例を示す説明図である。 （ａ）〜（ｅ）は、従来のスティフナー、半導体装置用基板及び半導体装置の製造方法の一例を示す説明図である。
符号の説明
１０、１１０……多層回路配線板（インターポーザ）
１１、１１１……実装用パッド
１２、１１２……はんだボール用パッド
１３、１１３……ソルダーレジスト
２０……複合スティフナー
２１……金属基材
２２……ソルダーレジスト
２３……反り防止調整層
２４……開口部
３０、１３０、１３０ａ、１３０ｂ……半導体装置用基板
４０、１４０……半導体チップ
４１、１４１……はんだバンプ
５１、１５１……アンダーフィル樹脂
６１、１６１……はんだボール
１００、２００、２００ａ、２００ｂ……半導体装置
１２０……スティフナー
１２１……接着剤層

Claims (2)

  1. 多層回路配線板の半導体チップ実装面に該半導体チップ実装箇所を取り囲むように開口した複合スティフナーを形成した半導体装置用基板であって、
    該複合スティフナーが金属基材を備え、且つ、
    該複合スティフナーが金属基材の一方の面に樹脂からなる反り防止調整層を備え、且つ、
    前記多層回路配線板と前記複合スティフナーの貼りあわせが、該複合スティフナーの金属基材の他方の面に備えた加熱硬化タイプの接着剤により貼りあわせられており、且つ、
    前記半導体チップが前記半導体装置用基板上にバンプを介して接合され、且つ、
    前記複合スティフナーの金属基材の厚さが前記多層回路配線板の厚さより大きい
    ことを特徴とする半導体装置用基板。
  2. 請求項１に記載の半導体装置用基板上に半導体チップを搭載、実装し、且つ、該半導体装置用基板の半導体チップ実装面と反対側の面にはんだボールを形成したことを特徴とする半導体装置。
JP2004159028A 2004-05-28 2004-05-28 半導体装置用基板並びに半導体装置 Expired - Fee Related JP4599891B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004159028A JP4599891B2 (ja) 2004-05-28 2004-05-28 半導体装置用基板並びに半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004159028A JP4599891B2 (ja) 2004-05-28 2004-05-28 半導体装置用基板並びに半導体装置

Publications (2)

Publication Number Publication Date
JP2005340596A JP2005340596A (ja) 2005-12-08
JP4599891B2 true JP4599891B2 (ja) 2010-12-15

Family

ID=35493800

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004159028A Expired - Fee Related JP4599891B2 (ja) 2004-05-28 2004-05-28 半導体装置用基板並びに半導体装置

Country Status (1)

Country Link
JP (1) JP4599891B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10971376B2 (en) 2018-01-15 2021-04-06 Samsung Electronics Co., Ltd. Printed circuit board with protective member and method of manufacturing semiconductor package having the same

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6048050B2 (ja) * 2011-10-13 2016-12-21 住友ベークライト株式会社 半導体パッケージおよび半導体装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10178251A (ja) * 1996-10-15 1998-06-30 Toray Ind Inc 半導体集積回路接続用基板およびそれを構成する部品ならびに半導体装置
WO2000070677A1 (fr) * 1999-05-14 2000-11-23 Seiko Epson Corporation Appareil semi-conducteur, son procede de fabrication, carte a circuit imprime et appareil electronique
JP2001015561A (ja) * 1999-06-28 2001-01-19 Hitachi Cable Ltd 放熱板兼補強板付きｔａｂテープ及び半導体装置
JP2001044248A (ja) * 1999-08-04 2001-02-16 Hitachi Cable Ltd スティフナ付きｔａｂテープおよびそれを用いたｂｇａ半導体パッケージ
JP2001053194A (ja) * 1999-08-10 2001-02-23 Hitachi Cable Ltd ２層配線ｔａｂテープ及びその製造方法
JP2001068512A (ja) * 1999-08-27 2001-03-16 Hitachi Cable Ltd スティフナ付きｔａｂテープおよびｂｇａパッケージ
JP2001506058A (ja) * 1996-12-02 2001-05-08 ミネソタ・マイニング・アンド・マニュファクチャリング・カンパニー 半田ボールのボンディング領域から横方向に偏位した貫通孔を備えるｔａｂテープボールグリッドアレイパッケージ

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10178251A (ja) * 1996-10-15 1998-06-30 Toray Ind Inc 半導体集積回路接続用基板およびそれを構成する部品ならびに半導体装置
JP2001506058A (ja) * 1996-12-02 2001-05-08 ミネソタ・マイニング・アンド・マニュファクチャリング・カンパニー 半田ボールのボンディング領域から横方向に偏位した貫通孔を備えるｔａｂテープボールグリッドアレイパッケージ
WO2000070677A1 (fr) * 1999-05-14 2000-11-23 Seiko Epson Corporation Appareil semi-conducteur, son procede de fabrication, carte a circuit imprime et appareil electronique
JP2001015561A (ja) * 1999-06-28 2001-01-19 Hitachi Cable Ltd 放熱板兼補強板付きｔａｂテープ及び半導体装置
JP2001044248A (ja) * 1999-08-04 2001-02-16 Hitachi Cable Ltd スティフナ付きｔａｂテープおよびそれを用いたｂｇａ半導体パッケージ
JP2001053194A (ja) * 1999-08-10 2001-02-23 Hitachi Cable Ltd ２層配線ｔａｂテープ及びその製造方法
JP2001068512A (ja) * 1999-08-27 2001-03-16 Hitachi Cable Ltd スティフナ付きｔａｂテープおよびｂｇａパッケージ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10971376B2 (en) 2018-01-15 2021-04-06 Samsung Electronics Co., Ltd. Printed circuit board with protective member and method of manufacturing semiconductor package having the same

Also Published As

Publication number Publication date
JP2005340596A (ja) 2005-12-08

Similar Documents

Publication Publication Date Title
US7138709B2 (en) Microelectronic package array
US8362364B2 (en) Wiring board assembly and manufacturing method thereof
US8830689B2 (en) Interposer-embedded printed circuit board
JP6504665B2 (ja) 印刷回路基板、その製造方法、及び電子部品モジュール
US20130119562A1 (en) Semiconductor package, semiconductor package manufacturing method and semiconductor device
TW201405745A (zh) 晶片封裝基板、晶片封裝結構及其製作方法
JP2009117767A (ja) 半導体装置の製造方法及びそれにより製造した半導体装置
JP2001217514A (ja) 多層配線基板
JP2007266111A (ja) 半導体装置、それを用いた積層型半導体装置、ベース基板、および半導体装置の製造方法
JP2017084997A (ja) プリント配線板及びその製造方法
JP2015207580A (ja) 配線基板およびその製造方法
JP2013172073A (ja) プリント配線板及びプリント配線板の製造方法
JP2017143096A (ja) 配線基板、半導体装置及び配線基板の製造方法
JP4599891B2 (ja) 半導体装置用基板並びに半導体装置
JP2010283300A (ja) 突起電極付き配線基板及び突起電極付き配線基板の製造方法
JP2007299887A (ja) 半導体集積回路素子搭載用基板および半導体装置
JP5736714B2 (ja) 半導体装置及びその製造方法
KR20220061099A (ko) 회로 기판, 회로 기판의 제조 방법, 및 전자 기기
JP2002164475A (ja) 半導体装置
JP2004193274A (ja) 電子部品実装構造及びその製造方法
JP2005302968A (ja) 配線基板
JP5067107B2 (ja) 回路基板および半導体装置
JP2005340355A (ja) 配線基板
JP7087369B2 (ja) 微細配線層付きキャリア基板および微細配線層付き半導体パッケージ基板の製造方法
JP2007141887A (ja) 半導体装置及びこれを用いたプリント配線板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070424

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070807

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100323

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100507

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100622

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100809

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100831

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100913

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131008

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4599891

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees