JP2001068512A - スティフナ付きtabテープおよびbgaパッケージ - Google Patents

スティフナ付きtabテープおよびbgaパッケージ

Info

Publication number
JP2001068512A
JP2001068512A JP24152499A JP24152499A JP2001068512A JP 2001068512 A JP2001068512 A JP 2001068512A JP 24152499 A JP24152499 A JP 24152499A JP 24152499 A JP24152499 A JP 24152499A JP 2001068512 A JP2001068512 A JP 2001068512A
Authority
JP
Japan
Prior art keywords
tab tape
stiffener
layer
insulating film
adhesive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP24152499A
Other languages
English (en)
Other versions
JP3589109B2 (ja
Inventor
Tatsuya Otaka
達也 大高
Hiroshi Sugimoto
洋 杉本
Tomoo Omori
智夫 大森
Yukio Suzuki
幸夫 鈴木
Shigeji Takahagi
茂治 高萩
Osamu Yoshioka
修 吉岡
Keiji Ishii
圭次 石井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP24152499A priority Critical patent/JP3589109B2/ja
Publication of JP2001068512A publication Critical patent/JP2001068512A/ja
Application granted granted Critical
Publication of JP3589109B2 publication Critical patent/JP3589109B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 (修正有) 【課題】 放熱性が良好なスティフナ付きTABテープ
およびBGAパッケージ。 【解決手段】 機械的補強板および放熱板としてのステ
ィフナ2に接着剤層5を介して配線パターン9を有する
TABテープ15を接着したスティフナ付きTABテー
プにおいて、TABテープは、ポリイミド等の絶縁フイ
ル6と銅箔8が接着剤層7か、焼き付け法で接着されて
おり、スティフナは第1の面が黒色酸化皮膜4、反対の
第2の面が黒色エポキシ樹脂層1によって被覆され、ス
ティフナとTABテープの接着は、ボンディング特性と
リフロー特性を考慮した熱硬化性接着剤層5によってな
される。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、多層配線のTA
B(Tape Automated Bonding)
テープおよびこのTABテープを用いたBGA(Bal
l Grid Array)パッケージに関し、特にT
ABテープの上面にスティフナを有するスティフナ付き
TABテープ、およびこのスティフナ付きTABテープ
に半導体素子を搭載するとともにTABテープの底面に
外部接続用のはんだボールを設けたBGAパッケージに
関するものである。
【0002】
【従来の技術】最近、パソコン、コンピュータ、高速デ
ジタル・データ処理機器等のパッケージ(半導体装置)
においては、パッケージの小型化、高密度実装化の要求
に伴って、高密度の配線と製造が容易なTABテープお
よびこれを用いたBGA構造の小型パッケージが注目さ
れている。
【0003】パッケージが小型化されると、半導体素子
から発生する熱の放散性が半導体素子の動作特性に大き
く影響するため、熱放散性の良好なパッケージを構成し
て半導体素子の動作特性と信頼性の確保を図ることが極
めて重要になる。
【0004】図4は、熱放散性を考慮した従来のサーマ
ルビア付きP(Plastic)BGAパッケージの構
成を示している。このサーマルビア付きPBGAパッケ
ージは、配線回路16を有するマザーボード17上に配
置され、配線パターン9とサーマルビア12を有する絶
縁フイルム6によって形成された多層配線基板13と、
多層配線基板13の絶縁フイルム6の中央に接着剤を介
して搭載された半導体素子20を備えている。多層配線
基板13は、はんだボール11を介してマザーボード1
7の配線回路16の上に載置され、はんだボール11と
配線回路16は電気的に接合されている。半導体素子2
0は、接着剤を介して絶縁フイルム6に接着され固定さ
れているとともに、半導体素子20はモールドレジン2
4により気密に封止されており、半導体素子20の素子
電極と配線パターン9は図示しないボンディングワイヤ
等によって電気的に接合されてパッケージに仕上げられ
ている。
【0005】図4のサーマルビア付きBGAパッケージ
によると、半導体素子20から発生した熱は、多層配線
基板13の配線パターン9と半導体素子20の下のサー
マルビア12を経由して、多層配線基板13の底面に形
成したはんだボール11の方に伝わり放散することが可
能である。この場合、半導体素子20からの熱放散量
は、半導体素子の容量あるいはパッケージの構成により
多少の差異はあるが、概ね3〜3.5W程度である。
【0006】
【発明が解決しようとする課題】しかし、従来のサーマ
ルビア付きPBGAパッケージによると、半導体素子は
底面からサーマルビアを介して放熱することができる
が、半導体素子の他の面は熱伝導率の低いモールドレジ
ンによって被われているので、放熱性の向上に限界があ
る。一方、放熱性を向上させるためにスティフナを設け
たBGAパッケージも提案されているが、TABテープ
とスティフナを接着する接着剤層がワイヤボンディング
時の振動エネルギーを吸収するため、ワイヤボンディン
グ性が低下し、また、スティフナがリフロー時に発生し
た熱を放散するため、リフロー特性が低下する。
【0007】それ故、本発明の目的は、ボンディング特
性とリフロー特性を向上させ、しかも半導体素子から発
生する熱の放散性が良好で半導体素子の動作特性とパッ
ケージの信頼性を高めたスティフナ付きTABテープお
よびBGAパッケージを提供することにある。
【0008】
【課題を解決するための手段】本発明は、上記の目的を
達成するため、機械的補強板および放熱板としてのステ
ィフナの第1の面に接着剤を介して所定の配線パターン
を有するTABテープを接着したスティフナ付きTAB
テープにおいて、前記TABテープは、ポリイミド等の
絶縁フイルムと、前記絶縁フイルムと接着される接着面
がVLP(Very Low Profile),SL
P(Super Low Profile)等の粗化面
に加工されている銅箔より構成され、前記スティフナ
は、前記第1の面が黒化酸化皮膜によって被覆されると
ともに反対の第2の面が黒色エポキシ樹脂層によって被
覆され、前記スティフナに前記TABテープを接着する
前記接着剤は、ボンディング特性とリフロー特性を考慮
した所定の硬さと所定の厚さを有することを特徴とする
スティフナ付きTABテープを提供する。
【0009】さらに、本発明は、上記の目的を達成する
ために、前記接着剤は、前記所定の硬さとして150℃
の近辺において1×105 dyn/cm2 以上の硬さを
有し、前記所定の厚さとして30μm〜50μmの厚さ
を有する熱硬化性接着剤層であることを特徴とし、前記
TABテープは、前記絶縁フイルムと、前記銅箔と、前
記絶縁フイルムに前記銅箔を接着する4μm〜25μm
の厚さの熱硬化性接着剤を有する3層TABテープの構
成であることを特徴とし、前記TABテープは、前記銅
箔上にキャスティング方法によって前記絶縁フイルムが
形成された接着剤レス2層TABテープの構成であるこ
とを特徴とするスティフナ付きTABテープを提供す
る。
【0010】また、この発明は、上記の目的を達成する
ため、機械的補強板および放熱板としてのスティフナの
第1の面に接着剤を介して所定の配線パターンを有する
TABテープを接着するとともに前記スティフナの前記
第1の面に半導体素子を接着し、前記半導体素子と前記
配線パターンをボンディングワイヤによって接続すると
ともに前記配線パターンに外部回路接続用のはんだボー
ルを接続したBGAパッケージにおいて、前記TABテ
ープは、ポリイミド等の絶縁フイルムと、前記絶縁フイ
ルムと接着される接着面がVLP(Very Low
Profile),SLP(Super Low Pr
ofile)等の粗化面に加工されている銅箔より構成
され、前記スティフナは、前記第1の面が黒化酸化皮膜
によって被覆されるとともに反対の第2の面が黒色エポ
キシ樹脂層によって被覆され、前記スティフナに前記T
ABテープを接着する前記接着剤は、ボンディング特性
とリフロー特性を考慮した所定の硬さと所定の厚さを有
し、前記TABテープの前記銅箔は、前記粗化面と反対
の面がその面に被覆されたソルダーレジスト層に感光、
現像、およびエッチングを施こして形成されることによ
り前記はんだボールの配置パターンに応じたフォトソル
ダーレジストのパターン層によって被覆されていること
を特徴とするBGAパッケージを提供する。
【0011】さらに、この発明は、上記の目的を達成す
るために、前記スティフナは、前記第1の面に0.08
mg/cm2 〜0.8mg/cm2 の黒化酸化物の生成
量を持つ前記黒化酸化皮膜を有するとともに、前記反対
の第2の面に5μm〜20μm厚さの黒色のエポキシ樹
脂コートによる前記黒色エポキシ樹脂層を有し、前記ス
ティフナの前記黒化酸化皮膜に固定される前記半導体素
子は高放熱性ペーストによって接着されていることを特
徴とし、前記スティフナに前記TABテープを接着する
前記接着剤は、前記所定の硬さとして150℃の近辺に
おいて1×105 dyn/cm2 以上の硬さを有し、前
記所定の厚さとして30μm〜50μmの厚さを有する
熱硬化性接着剤層であることを特徴とし、前記TABテ
ープは、前記絶縁フイルムと、前記フォトソルダーレジ
ストの前記パターン層によって被覆されている前記銅箔
と、前記絶縁フイルムに前記銅箔を接着する4μm〜2
5μmの厚さの熱硬化性接着剤を有する3層TABテー
プの構成であることを特徴とし、前記TABテープは、
前記フォトソルダーレジストの前記パターン層によって
被覆されている前記銅箔上にキャスティング方法によっ
て前記絶縁フイルムが形成された接着剤レス2層TAB
テープの構成であることを特徴とするBGAパッケージ
を提供する。
【0012】
【発明の実施の形態】図1は、本発明の実施の形態によ
るスティフナ付き3層TABテープおよびBGAパッケ
ージの構成を示している。 (スティフナ付き3層TABテープの実施の形態)図1
により、スティフナ付き3層TABテープの構成を説明
する。3層のTABテープ15は、ポリイミド等の絶縁
フイルム6と、絶縁フイルム6と接着される接着面がV
LP(Very Low Profile),SLP
(Super Low Profile)等の粗化面に
加工されている銅箔8と、絶縁フイルム6に銅箔8を接
着する4μm〜25μmの厚さの熱硬化性接着剤層7よ
り構成され、スティフナ2は、第1の面が黒化酸化皮膜
4によって被覆されているとともに反対の第2の面が黒
色エポキシ樹脂層1によって被覆され、スティフナ2に
3層のTABテープ15を接着する熱硬化性接着剤層5
は、ボンディング特性とリフロー特性を考慮した所定の
硬さと所定の厚さを有する熱硬化性接着剤によって構成
されている。
【0013】図1のスティフナ付き3層TABテープの
実施の形態においては、ポリイミドフイルムとしての厚
さ75μmのユーピレックス(宇部興産株式会社製、商
品名)の絶縁フイルム6に、厚さ12μmの巴川接着剤
タイプX(巴川製紙株式会社製、型番)、または東レ接
着剤8500(東レ株式会社製、型番)の接着剤層7を
介して18μmSLPの銅箔8が接着されている。この
絶縁フイルム6と銅箔8を接着する熱硬化性の接着剤層
7の厚さは、4μm〜25μmの厚さが適している。ま
た、銅箔8は、配線パターン9として形成され、その表
面にPSR4000/バージョン10(商品型番)を使
用した厚さ20μmのソルダーレジスト層10と、複数
のはんだボール11を有している。スティフナ2は、厚
さ0.8mmのC15150(1/2H銅製)の銅板製
で、第1の面は生成量0.2mg/cm2 の第1酸化銅
(CuO)よりなる黒化酸化物(black oxid
e)、望ましくは皮膜量0.08mg/cm2 〜0.8
mg/cm2 の黒化酸化物を持つ黒化酸化皮膜4によっ
て被覆されているとともに、反対の第2の面が厚さ10
μm、好ましくは5μm〜20μm厚さのフッ素を含有
しない黒色のエポキシ樹脂コートによる黒色エポキシ樹
脂層1が被覆されている。スティフナ2の黒化酸化皮膜
4とTABテープ15のポリイミド絶縁フイルム6を接
着する熱硬化性接着剤層5は、ボンディング特性とリフ
ロー特性を考慮して、30μm厚さの熱硬化性の接着剤
TSA−6103(東レ株式会社製、商品型番)によっ
て接着され、所定の硬さと所定の厚さを有している。こ
の熱硬化性接着剤層5は、所定の硬さとして150℃の
近辺において1×105 dyn/cm2 以上の硬さを有
し、前記所定の厚さとして30μm〜50μmの厚さを
有する熱硬化性接着剤であり、全体としてスティフナ付
き3層TABテープが構成されている。
【0014】(BGAパッケージの実施の形態)図1に
より、前述のスティフナ付き3層TABテープを用いた
BGAパッケージの構成を説明する。図1のBGAパッ
ケージは、スティフナ2と、複数のはんだボール11を
有する3層配線TABテープ15と、スティフナ2の中
央ホール3に高放熱性ペースト層23によって接着され
配置された半導体素子20を備えている。半導体素子2
0の素子電極21は、ボンディングワイヤ22(Auワ
イヤ)により銅箔8の配線パターン9と接続され、配線
パターン9に外部回路接続用のはんだボール11を設け
たTABテープ15は、マザーボード17の配線回路1
6の上にはんだボール11を介して載置され接続されて
いる。さらに半導体素子20は、素子電極21を保護す
る封止用のモールドレジン24により気密に封止され
て、実施の形態のスティフナ付きBGAパッケージに仕
上げられている。
【0015】図2は、本発明の実施の形態によるスティ
フナ付き2層TABテープおよびBGAパッケージの構
成を示している。 (スティフナ付き2層TABテープの実施の形態)図2
により、スティフナ付き2層TABテープの構成を説明
する。2層のTABテープ15は、ポリイミド等の絶縁
フイルム6と、絶縁フイルム6と接着される接着面がV
LP(Very Low Profile),SLP
(Super Low Profile)等の粗化面に
加工されている銅箔8とを有し、銅箔8上にキャスティ
ング方法(焼き付け法)によって絶縁フイルム6を接着
して形成された接着剤を有しない2層のTABテープよ
り構成され、スティフナ2は、第1の面が黒化酸化皮膜
4によって被覆されるとともに反対の第2の面が黒色エ
ポキシ樹脂層1によって被覆され、スティフナ2に2層
のTABテープ15を接着する熱硬化性接着剤層5は、
ボンディング特性とリフロー特性を考慮した所定の硬さ
と所定の厚さを有する熱硬化性接着剤によって構成され
ている。
【0016】図2のスティフナ付き2層TABテープの
実施の形態においては、ポリイミドフイルムとしての厚
さ40μmのエスバネックス(新日鉄化学株式会社製、
商品名)の絶縁フイルム6を、キャスティング方法(焼
き付け法)によって18μmのVLP銅箔8に貼り合わ
せて、ポリイミド絶縁フイルム6と18μmVLP銅箔
8の2層TABテープ15を形成している。また、銅箔
8から形成された配線パターン9は、その表面に、ボー
ル端子用ランドのパターンを形成するためのPSR40
00/バージョン10(商品型番)を使用した厚さ20
μmのソルダーレジスト層10と、複数のはんだボール
11を有している。スティフナ2は、厚さ0.8mmの
C15150(1/2H銅製)の銅板製で、第1の面は
生成量0.2mg/cm2 の第1酸化銅(CuO)より
なる黒化酸化物(black oxide)、望ましく
は皮膜量0.08mg/cm2 〜0.8mg/cm2
黒化酸化物を持つ黒化酸化皮膜4によって被覆されてい
るとともに、反対の第2の面が厚さ1Oμm、好ましく
は5μm〜20μm厚さのフッ素を含有しない黒色のエ
ポキシ樹脂コートによる黒色エポキシ樹脂層1が被覆さ
れている。スティフナ2の黒化酸化皮膜4とTABテー
プ15のポリイミド絶縁フイルム6を接着する熱硬化性
接着剤層5としては、ボンディング特性とリフロー特性
を考慮して30μm厚さの熱硬化性の接着剤TSA−6
103(東レ株式会社製、商品型番)によって接着され
所定の硬さと所定の厚さを有している。この熱硬化性接
着剤層5は、所定の硬さとして150℃の近辺において
1×105 dyn/cm2 以上の硬さを有し、前記所定
の厚さとして30μm〜50μmの厚さを有する熱硬化
性接着剤である。
【0017】(BGAパッケージの実施の形態)図2に
より、前述のスティフナ付き2層TABテープを用いた
BGAパッケージの構成を説明する。図2のBGAパッ
ケージは、スティフナ2と、複数のはんだボール11を
有する2層配線TABテープ15と、スティフナ2の中
央ホール3に高放熱性ペースト層23によって接着され
配置された半導体素子20を備えている。半導体素子2
0の素子電極21は、ボンディングワイヤ22(Auワ
イヤ)により銅箔8の配線パターン9と接続され、外部
回路接続用のはんだボール11を接続した配線パターン
9は、マザーボード17の配線回路16と接続されてい
る。さらに半導体素子20は、素子電極21を保護する
封止用モールドレジン24により気密に封止されて、実
施の形態のスティフナ付きBGAパッケージに仕上げら
れている。
【0018】図3は、本発明の実施の形態によるスティ
フナの黒化酸化皮膜の、皮膜生成量と接着強度の関係を
示す特性図である。この黒化処理は、酸化性アルカリ液
中で酸化処理を施こして酸化第1銅(CuO)を生成さ
せた場合であり、黒化酸化皮膜の生成量(mg/c
2 )と、接着強度(kgf/cm2 )の関係を示して
いる。図3によると、酸化皮膜量が0.08mg/cm
2 に達すると、接着強度は2.1kgf/cm2 を示
し、酸化皮膜量0.3mg/cm2 で接着強度は3.8
kgf/cm2 を示すが、酸化皮膜量0.85mg/c
2 を超えると、接着強度は1.2kgf/cm2 に低
下している。黒化酸化物(black oxide)を
持つ黒化酸化皮膜の皮膜量が、0.08mg/cm2
0.8mg/cm2 の範囲が望まれる理由は、黒化酸化
皮膜の皮膜量を0.08mg/cm2 〜0.8mg/c
2 の範囲にすると、黒化酸化皮膜の接着強度が2.1
kgf/cm2 〜3.8kgf/cm2 という比較的高
い数値の接着強度を有する黒化酸化皮膜が得られるから
である。
【0019】
【発明の効果】以上説明した通り、本発明のスティフナ
付きTABテープおよびBGAパッケージによると、ス
ティフナの放熱面を黒色エポキシ樹脂層によって被覆し
たため、放熱性を大にすることができ、スティフナの接
着面を黒化酸化皮膜によって被覆するとともに所定の硬
さと厚さを有する熱硬化性接着剤層を介してTABテー
プと接着したため、ワイヤボンディング時の振動エネル
ギーの吸収を緩和することによってワイヤボンディング
特性を改善し、また、リフロー時のスティフナからの放
熱を抑えることによつてリフロー特性を改善することが
できる。
【図面の簡単な説明】
【図1】本発明の実施の形態によるスティフナ付き3層
TABテープおよびBGAパッケージの構成を示す断面
説明図である。
【図2】本発明の他の実施の形態によるスティフナ付き
2層TABテープおよびBGAパッケージの構成を示す
断面説明図である。
【図3】本発明の実施の形態による黒化酸化皮膜の生成
量と接着強度の関係を示す特性図である。
【図4】従来のサーマルビア付きPlasticBGA
パッケージの構成を示す断面説明図である。
【符号の説明】
1 黒色エポキシ樹脂層 2 スティフナ 3 中央ホール 4 黒化酸化皮膜 5 熱硬化性接着剤層 6 絶縁フイルム(ポリイミドフイルム) 7 接着剤層 8 銅箔 9 配線パターン 10 ソルダーレジスト層 11 はんだボール 12 サーマルビア 13 多層配線基板 14 弾性体(エラトマ接着剤) 15 TABテープ 16 配線回路 17 マザーボード 20 半導体素子 21 素子電極 22 ボンディングワイヤ(Auワイヤ) 23 高放熱性ペースト層 24 モールドレジン
───────────────────────────────────────────────────── フロントページの続き (72)発明者 大森 智夫 茨城県土浦市木田余町3550番地 日立電線 株式会社システムマテリアル研究所内 (72)発明者 鈴木 幸夫 茨城県土浦市木田余町3550番地 日立電線 株式会社システムマテリアル研究所内 (72)発明者 高萩 茂治 茨城県土浦市木田余町3550番地 日立電線 株式会社システムマテリアル研究所内 (72)発明者 吉岡 修 茨城県土浦市木田余町3550番地 日立電線 株式会社システムマテリアル研究所内 (72)発明者 石井 圭次 茨城県日立市助川町3丁目1番1号 日立 電線株式会社電線工場内 Fターム(参考) 5F044 MM03 MM08 MM13 RR10

Claims (9)

    【特許請求の範囲】
  1. 【請求項1】機械的補強板および放熱板としてのスティ
    フナの第1の面に接着剤を介して所定の配線パターンを
    有するTABテープを接着したスティフナ付きTABテ
    ープにおいて、 前記TABテープは、ポリイミド等の絶縁フイルムと、
    前記絶縁フイルムと接着される接着面がVLP(Ver
    y Low Profile),SLP(Super
    Low Profile)等の粗化面に加工されている
    銅箔より構成され、 前記スティフナは、前記第1の面が黒化酸化皮膜によっ
    て被覆されるとともに反対の第2の面が黒色エポキシ樹
    脂層によって被覆され、 前記スティフナに前記TABテープを接着する前記接着
    剤は、ボンディング特性とリフロー特性を考慮した所定
    の硬さと所定の厚さを有することを特徴とするスティフ
    ナ付きTABテープ。
  2. 【請求項2】前記接着剤は、前記所定の硬さとして15
    0℃の近辺において1×105 dyn/cm2 以上の硬
    さを有し、前記所定の厚さとして30μm〜50μmの
    厚さを有する熱硬化性接着剤層である請求項1記載のス
    ティフナ付きTABテープ。
  3. 【請求項3】前記TABテープは、前記絶縁フイルム
    と、前記銅箔と、前記絶縁フイルムに前記銅箔を接着す
    る4μm〜25μmの厚さの熱硬化性接着剤を有する3
    層TABテープである構成の請求項1記載のスティフナ
    付きTABテープ。
  4. 【請求項4】前記TABテープは、前記銅箔上にキャス
    ティング方法によって前記絶縁フイルムが形成された接
    着剤レス2層TABテープである構成の請求項1記載の
    スティフナ付きTABテープ。
  5. 【請求項5】機械的補強板および放熱板としてのスティ
    フナの第1の面に接着剤を介して所定の配線パターンを
    有するTABテープを接着するとともに前記スティフナ
    の前記第1の面に半導体素子を接着し、前記半導体素子
    と前記配線パターンをボンディングワイヤによって接続
    するとともに前記配線パターンに外部回路接続用のはん
    だボールを接続したBGAパッケージにおいて、 前記TABテープは、ポリイミド等の絶縁フイルムと、
    前記絶縁フイルムと接着される接着面がVLP,SLP
    等の粗化面に加工されている銅箔より構成され、 前記スティフナは、前記第1の面が黒化酸化皮膜によっ
    て被覆されるとともに反対の第2の面が黒色エポキシ樹
    脂層によって被覆され、 前記スティフナに前記TABテープを接着する前記接着
    剤は、ボンディング特性とリフロー特性を考慮した所定
    の硬さと所定の厚さを有し、 前記TABテープの前記銅箔は、前記粗化面と反対の面
    がその面に被覆されたソルダーレジスト層に感光、現
    像、およびエッチングを施こして形成されることにより
    前記はんだボールの配置パターンに応じたフォトソルダ
    ーレジストのパターン層によって被覆されていることを
    特徴とするBGAパッケージ。
  6. 【請求項6】前記スティフナは、前記第1の面に0.0
    8mg/cm2 〜0.8mg/cm 2 の黒化酸化物の生
    成量を持つ前記黒化酸化皮膜を有するとともに、前記反
    対の第2の面に5μm〜20μm厚さの黒色のエポキシ
    樹脂コートによる前記黒色エポキシ樹脂層を有し、前記
    スティフナの前記黒化酸化皮膜に接着される前記半導体
    素子は高放熱性ペーストによって接着されている構成の
    請求項5記載のBGAパッケージ。
  7. 【請求項7】前記スティフナに前記TABテープを接着
    する前記接着剤は、前記所定の硬さとして150℃の近
    辺において1×105 dyn/cm2 以上の硬さを有
    し、前記所定の厚さとして30μm〜50μmの厚さを
    有する熱硬化性接着剤層である請求項5記載のBGAパ
    ッケージ。
  8. 【請求項8】前記TABテープは、前記絶縁フイルム
    と、前記フォトソルダーレジストの前記パターン層によ
    って被覆されている前記銅箔と、前記絶縁フイルムに前
    記銅箔を接着する4μm〜25μmの厚さの熱硬化性接
    着剤を有する3層TABテープである構成の請求項5記
    載のBGAパッケージ。
  9. 【請求項9】前記TABテープは、前記フォトソルダー
    レジストの前記パターン層によって被覆されている前記
    銅箔上にキャスティング方法によって前記絶縁フイルム
    が形成された接着剤レス2層TABテープである構成の
    請求項5記載のBGAパッケージ。
JP24152499A 1999-08-27 1999-08-27 スティフナ付きtabテープおよびbgaパッケージ Expired - Fee Related JP3589109B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24152499A JP3589109B2 (ja) 1999-08-27 1999-08-27 スティフナ付きtabテープおよびbgaパッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24152499A JP3589109B2 (ja) 1999-08-27 1999-08-27 スティフナ付きtabテープおよびbgaパッケージ

Publications (2)

Publication Number Publication Date
JP2001068512A true JP2001068512A (ja) 2001-03-16
JP3589109B2 JP3589109B2 (ja) 2004-11-17

Family

ID=17075636

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24152499A Expired - Fee Related JP3589109B2 (ja) 1999-08-27 1999-08-27 スティフナ付きtabテープおよびbgaパッケージ

Country Status (1)

Country Link
JP (1) JP3589109B2 (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003243565A (ja) * 2002-02-07 2003-08-29 Motorola Inc パッケージ化半導体装置およびその製作方法
JP2003297966A (ja) * 2002-03-29 2003-10-17 Mitsubishi Electric Corp 半導体装置
KR100471413B1 (ko) * 2002-03-27 2005-02-21 주식회사 칩팩코리아 테이프 볼 그리드 어레이 패키지
KR100475079B1 (ko) * 2002-06-12 2005-03-10 삼성전자주식회사 고전압용 bga 패키지와 그에 사용되는 히트 스프레더및 제조방법
US6876553B2 (en) 2002-03-21 2005-04-05 Broadcom Corporation Enhanced die-up ball grid array package with two substrates
US6879039B2 (en) 2001-12-18 2005-04-12 Broadcom Corporation Ball grid array package substrates and method of making the same
JP2005340596A (ja) * 2004-05-28 2005-12-08 Toppan Printing Co Ltd 複合スティフナー及びそれを取り付けた半導体装置用基板並びに半導体装置
US6975026B2 (en) 2002-04-10 2005-12-13 Elpida Memory, Inc. Package for mounting semiconductor device
US7259448B2 (en) * 2001-05-07 2007-08-21 Broadcom Corporation Die-up ball grid array package with a heat spreader and method for making the same
JP2012235089A (ja) * 2011-05-03 2012-11-29 Kyokutoku Kagi Kofun Yugenkoshi パッケージキャリアおよびその製造方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7259448B2 (en) * 2001-05-07 2007-08-21 Broadcom Corporation Die-up ball grid array package with a heat spreader and method for making the same
US6879039B2 (en) 2001-12-18 2005-04-12 Broadcom Corporation Ball grid array package substrates and method of making the same
KR100995478B1 (ko) * 2002-02-07 2010-11-22 프리스케일 세미컨덕터, 인크. 패키지형 반도체 디바이스 및 그 형성 방법
JP2003243565A (ja) * 2002-02-07 2003-08-29 Motorola Inc パッケージ化半導体装置およびその製作方法
JP4653383B2 (ja) * 2002-02-07 2011-03-16 フリースケール セミコンダクター インコーポレイテッド パッケージ化半導体装置およびその製作方法
US6876553B2 (en) 2002-03-21 2005-04-05 Broadcom Corporation Enhanced die-up ball grid array package with two substrates
KR100471413B1 (ko) * 2002-03-27 2005-02-21 주식회사 칩팩코리아 테이프 볼 그리드 어레이 패키지
JP2003297966A (ja) * 2002-03-29 2003-10-17 Mitsubishi Electric Corp 半導体装置
US6975026B2 (en) 2002-04-10 2005-12-13 Elpida Memory, Inc. Package for mounting semiconductor device
KR100475079B1 (ko) * 2002-06-12 2005-03-10 삼성전자주식회사 고전압용 bga 패키지와 그에 사용되는 히트 스프레더및 제조방법
JP4599891B2 (ja) * 2004-05-28 2010-12-15 凸版印刷株式会社 半導体装置用基板並びに半導体装置
JP2005340596A (ja) * 2004-05-28 2005-12-08 Toppan Printing Co Ltd 複合スティフナー及びそれを取り付けた半導体装置用基板並びに半導体装置
JP2012235089A (ja) * 2011-05-03 2012-11-29 Kyokutoku Kagi Kofun Yugenkoshi パッケージキャリアおよびその製造方法

Also Published As

Publication number Publication date
JP3589109B2 (ja) 2004-11-17

Similar Documents

Publication Publication Date Title
US6002169A (en) Thermally enhanced tape ball grid array package
JP2881575B2 (ja) ヒートシンク付着ボールグリッドアレイ半導体パッケージ
JP3578770B2 (ja) 半導体装置
US8531019B2 (en) Heat dissipation methods and structures for semiconductor device
JP2001506057A (ja) 集積回路パッケージ用チップスケールボールグリッドアレイ
TW201411788A (zh) 集成電路封裝件及其裝配方法
JP4308565B2 (ja) 熱放出特性を改善したマルチチップパッケージ
JP2006196709A (ja) 半導体装置およびその製造方法
JP3635205B2 (ja) 配線基板
JP4070470B2 (ja) 半導体装置用多層回路基板及びその製造方法並びに半導体装置
JP2001068512A (ja) スティフナ付きtabテープおよびbgaパッケージ
US6819565B2 (en) Cavity-down ball grid array semiconductor package with heat spreader
JP2000138317A (ja) 半導体装置及びその製造方法
JPH11163024A (ja) 半導体装置とこれを組み立てるためのリードフレーム、及び半導体装置の製造方法
JP2001015629A (ja) 半導体装置及びその製造方法
JP2005109088A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP4084737B2 (ja) 半導体装置
JP2002057238A (ja) 集積回路パッケージ
JP2004128356A (ja) 半導体装置
JPH08330356A (ja) 導体層付異方性導電シートおよびこれを用いた配線基板
JP2003264257A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2003229514A (ja) 積層体および樹脂封止パッケージの製造方法
JPH11204565A (ja) 半導体装置
JP2000174168A (ja) 半導体装置
JP2008112878A (ja) 半導体装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Effective date: 20040210

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Effective date: 20040409

Free format text: JAPANESE INTERMEDIATE CODE: A523

A131 Notification of reasons for refusal

Effective date: 20040511

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Effective date: 20040702

Free format text: JAPANESE INTERMEDIATE CODE: A523

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040727

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040809

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080827

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 5

Free format text: PAYMENT UNTIL: 20090827

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 6

Free format text: PAYMENT UNTIL: 20100827

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100827

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110827

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 8

Free format text: PAYMENT UNTIL: 20120827

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120827

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130827

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees