JP2003243565A - パッケージ化半導体装置およびその製作方法 - Google Patents

パッケージ化半導体装置およびその製作方法

Info

Publication number
JP2003243565A
JP2003243565A JP2003030887A JP2003030887A JP2003243565A JP 2003243565 A JP2003243565 A JP 2003243565A JP 2003030887 A JP2003030887 A JP 2003030887A JP 2003030887 A JP2003030887 A JP 2003030887A JP 2003243565 A JP2003243565 A JP 2003243565A
Authority
JP
Japan
Prior art keywords
die
heat spreader
semiconductor device
heat
cavity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003030887A
Other languages
English (en)
Other versions
JP2003243565A5 (ja
JP4653383B2 (ja
Inventor
Mark A Gerber
エイ． ガーバー、マーク
Shawn M O'connor
エム． オコナー、ショーン
Trent A Thompson
エイ． トンプソン、トレント
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of JP2003243565A publication Critical patent/JP2003243565A/ja
Publication of JP2003243565A5 publication Critical patent/JP2003243565A5/ja
Application granted granted Critical
Publication of JP4653383B2 publication Critical patent/JP4653383B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】パッケージ化半導体装置において熱放散を改善
すること。 【解決手段】パッケージ化半導体装置（２０）は、能動
電気回路が実装された第１の集積回路ダイ（２８）を有
する。第１のダイ（２８）は第１のヒートスプレッダ
（２２）のキャビティ（２１）に据え付けられる。第１
のダイ（２８）の上部表面には、上部表面に電気回路が
実装された第２のダイ（３６）が接着される。ダイ（２
８，３６）は共に、第１のヒートスプレッダ（２２）上
に実装された基板（２４）に電気接続される。第２のダ
イ（３６）の上部表面に第２のヒートスプレッダ（４
０）が据え付けられる。第２のヒートスプレッダ（４
０）は、第２のダイ（３６）により生成された熱放散の
追加的な通路を提供する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は一般にパッケージ化
半導体装置に関し、より詳細にはパッケージ化半導体装
置を製作する方法に関する。
【０００２】
【従来の技術】集積回路をパッケージにする際には、パ
ッケージ内に多数の半導体ダイを許容するパッケージを
提供することが望ましい。１つのパッケージ内に多数の
ダイを含むことにはいくつかの利点がある。例えば、パ
ッケージ化のコストを低減することができると共に、印
刷回路基板上に必要とされるスペースの量を縮小するこ
とができる。パッケージ内に多数のダイを収容する方法
の１つは、ある１つのダイを別のダイの上に積み重ねる
ことである。しかしながら、そのようなダイを積み重ね
ることによる解決策に関する１つの問題に、積み重ねた
もの（スタック）の上部ダイの熱放散が、底部ダイを通
過するということがある。パッケージ化された高出力デ
バイスでは底部ダイによって放散できる熱の量は限られ
ている。したがって、熱消散が改善された積み重ねダイ
のためのパッケージ化半導体装置に対する要求が存在す
る。
【０００３】
【発明が解決しようとする課題】本発明の目的は、熱放
散が改善されたパッケージ化半導体装置とその製作方法
を提供することにある。
【０００４】
【課題を解決するための手段】上記問題点を解決するた
めに、請求項１に記載の発明は、半導体装置を製作する
方法であって、第１のヒートスプレッダと、第１のヒー
トスプレッダに重なるパッケージ基板と、パッケージ基
板を貫通して延び、第１のヒートスプレッダの中に延び
るキャビティとを有するパッケージ装置を提供する工
程；第１のヒートスプレッダに第１のダイをキャビティ
内で接着する工程；第１のダイに第２のヒートスプレッ
ダを接着する工程；第１のダイとパッケージ基板間に複
数の電気接続を形成する工程；および電気接続と、第１
のダイと、第２のヒートスプレッダの少なくとも一部分
とを封止することを要旨とする。
【０００５】請求項２に記載の発明は、半導体装置であ
って、第１のヒートスプレッダ；第１のヒートスプレッ
ダの中に延びるキャビティ；キャビティ内の第１の半導
体ダイ；および第１の半導体ダイに重なる第２のヒート
スプレッダ；を備えたことを要旨とする。
【０００６】請求項３に記載の発明は、半導体装置であ
って、第１の表面と第２の表面を有し、第１の表面内に
能動回路を備えた半導体ダイ；および半導体ダイの前記
第１の表面に接続されたヒートスプレッダ；を備えたこ
とを要旨とする。
【０００７】
【発明の実施の形態】本発明を、図面において、限定と
してではなくあくまで例として説明する。図面では、同
様な参照符号は同様な要素のことを示す。
【０００８】当業者には、図中の要素が簡単さと明瞭さ
のために例示されており、必ずしも正しい縮尺になって
いないことが理解されよう。例えば、本発明の様々な実
施態様についての理解を促すために、図中のいくつかの
要素の寸法が他の要素に対して誇張され得る。
【０００９】一般に、本発明は、上部ダイにヒートスプ
レッダを取り付けることにより熱放散を改良する積み重
ねられたダイのためのパッケージ化半導体装置を提供す
る。上部ダイに取り付けられたヒートスプレッダは、底
部ダイを支持するために使用されているヒートスプレッ
ダを補助する。装置の高さを減らすために、底部ヒート
スプレッダは積み重ねダイを支持するためのキャビテ
ィ、すなわち空間を有している。印刷回路基板（ＰＣ
Ｂ）にパッケージ化装置を取り付けたとき、上部ダイに
取り付けられたヒートスプレッダはＰＣＢと接触し、上
部ダイの操作によって生成された熱を放散するための直
接の熱通路を提供する。本発明は図面を見ることにより
一層深く理解される。
【００１０】図１は、本発明の実施態様による装置２０
を例証する。パッケージ化された装置２０は、空間すな
わちキャビティ２１を備えたヒートスプレッダ２２を有
している。例示した実施態様では、ヒートスプレッダ２
２は銅から形成される。銅から形成された場合、ヒート
スプレッダ２２は、クロム銀、ニッケル金またはその他
の同種のもののような別の金属でメッキすることが可能
である。他の実施態様では、ヒートスプレッダ２２が他
の伝熱性材料から形成されてもよい。ヒートスプレッダ
２２にはパッケージ基板２４が取り付けられる。パッケ
ージ基板２４はさらに、キャビティ２１の開口部に概ね
一致する開口部を有している。基板２４の上部には、１
または複数のワイヤボンドフィンガー３０と、１または
複数のはんだボールパッド３２とが備わっている。本発
明の１つの実施態様では、パッド３２が導電材料から形
成され、ＰＣＢとの装置２０の機械的および電気的接続
のために使用され得る。さらにパッド３２は、別個の複
数の装置を実装するために使用されてもよいし、試験目
的で試験プローブを受け取るために使用されてもよい
し、または導電相互接続（例えばはんだボール）を受け
取るために使用されてもよい。例示した実施態様では、
ダイをパッケージ基板に電気接続するためにワイヤボン
ドパッド３０を使用する。しかしながら、他の実施態様
では、ダイを基板に電気接続するために、他の技術を使
用してもよい。さらに、基板２４は、ワイヤボンドパッ
ド３０をはんだボールパッド３２に接続するトレース
（図示しない）のような電気伝導体を含む。電気回路を
有する半導体ダイ２８はキャビティ２１内に整列され、
ダイ接着材料２６を用いてヒートスプレッダ２２に接着
される。代わりに、ダイ接着テープを用いてヒートスプ
レッダ２２にダイ２８を接着してもよい。
【００１１】図２は、第２ダイ３６がダイ接着材料３４
を用いてダイ２８の上部表面に整列かつ接着されたパッ
ケージ化装置２０の１つの実施態様を例証している。一
般にダイ３６は、ダイ３６を接着するダイ２８の表面積
よりも小さな表面積を有する。
【００１２】図３は、第２のヒートスプレッダ４０がダ
イ３６の上部表面に接着されたパッケージ化装置２０の
１つの実施態様を例証している。ヒートスプレッダ４０
はダイ接着材料３８を用いてダイ３６の上部表面に接着
される。ダイ接着材料３８は、例えば、エポキシ樹脂ま
たはテープダイ接着材料のいずれか１つであってよい。
別の実施態様では、ヒートスプレッダ４０は、ヒートス
プレッダ４０をダイ３６上の適切なサイズの金属パッド
（図示しない）に対してはんだづけすることにより、ダ
イ３６に接着され得る。ヒートスプレッダ４０はウェハ
が個々のダイに１つずつ分割される前か分割された後の
いずれの時期に金属パッドにはんだづけされてもよい。
【００１３】１つの実施態様では、ヒートスプレッダ４
０は銅から鋳造される。銅から形成された場合、ヒート
スプレッダ４０は、クロム銀、ニッケル金またはその他
の同種のもののような別の金属でメッキすることが可能
である。他の実施態様では、ヒートスプレッダ４０は例
えばアルミニウムまたは金のような他の伝熱性材料を用
いて形成され、また、ヒートスプレッダ４０はスタンピ
ング（打ち抜き加工）、キャスティング（鋳造）、エッ
チング（食刻）、またはマシニング（機械加工）により
成形され得る。また、例証した実施形態では、ヒートス
プレッダ４０の底部表面の表面積がヒートスプレッダ４
０の上部表面の表面積より大きくなるように、ヒートス
プレッダ４０が参照符号４１で示すようなテーパ状また
は階段状の形状特徴または出っ張りを有するように形成
される。さらには、上から下に見た場合に、ヒートスプ
レッダ４０は円筒形であってもよいし、長方形であって
もよい。ヒートスプレッダ４０に円筒形が使用された場
合、ヒートスプレッダ４０は、一方のシリンダが他方の
シリンダよりも小さな直径を有する、それぞれの平坦な
表面によって互いに接続された２つのシリンダとして見
ることができる。ヒートスプレッダ４０に長方形が使用
された場合、ヒートスプレッダ４０は、１方の箱が他方
の箱とは異なる体積を有する２つの接続または接触され
た２つの箱として見ることができる。他の実施態様で
は、ヒートスプレッダ４０は異なる形を有してもよく、
多数の部分から形成することができる。
【００１４】図４は、ダイ２８，３６がワイヤボンド４
４，４６によってボンドフィンガー３０に電気接続され
ている装置２０の１つの実施態様を例証している。本発
明の代替実施態様は、いかなる数のワイヤボンド４４，
４６ならびにボンドフィンガー３０を使用してもよい。
また、任意選択のものとして図４に例示されているワイ
ヤボンド４８は、ヒートスプレッダ４０をダイ３６上の
位置に電気接続する。例えば、ワイヤボンド４８はヒー
トスプレッダ４０をダイ３６に電気的にアースするため
に使用され得る。ヒートスプレッダ４０の形状特徴４１
は、任意選択のワイヤボンドを取り付ける便利な場所と
して機能する。
【００１５】図５は、封止材料５０が積み重ねダイ３
６，２８、ヒートスプレッダ４０およびワイヤボンド４
４，４６，４８の上に配置された装置２０の１つの実施
態様を例証している。封止材料５０は、例えば成型プラ
スチックまたは液体が堆積したグロブ（塊）材料のよう
な、集積回路の任意の種類の適切な材料であってよいこ
とに留意する。さらに、封止材料５０の上部表面はヒー
トスプレッダ４０の上部表面と同一高さであり、ヒート
スプレッダ４０の上部表面を覆わないことに留意する。
さらに、形状特徴４１は、ダイ３６の上部にヒートスプ
レッダ４０を固定する機能を果たし、装置２０の熱サイ
クル反復後にヒートスプレッダ４０が封止材料５０から
押し出されることを防止する。さらに、例示した実施態
様では、封止材料５０はキャビティ２１の実質的に全部
を満たす。
【００１６】図６は、複数のはんだボール５２が複数の
はんだパッド３２上に形成された装置２０の１つの実施
態様を例証している。はんだボール５２は、はんだボー
ル５２を置く従来技術の１つを使用して形成される。
【００１７】図７は、ＰＣＢ５４に装置２０が接続され
た装置２０の１つの実施態様を例証している。例証した
実施態様では、ＰＣＢ５４に装置２０を取り付けるため
に、装置２０が裏返される（フリップ）すなわち回転さ
れることに留意する。しかしながら、代替実施態様で
は、装置２０をその製作中に任意の様式で方向づけるこ
とができる。ＰＣＢ５４は、はんだパッド３２と位置が
対応する複数のボンドパッド６０を備えている。はんだ
ボール５２は、スクリーン印刷はんだペーストやその同
等物が施されたパッド６０に電気接続を与えるために、
加熱され再度流動化されて符号５８となる。さらに、Ｐ
ＣＢ５４上のヒートスプレッダ４０と対応するパッド６
０間にも、はんだ接続５６が形成される。
【００１８】ヒートスプレッダ４０は、装置２０のため
の第２の熱放散通路を提供する。装置２０の操作中、熱
は少なくとも部分的に、ヒートスプレッダ４０を通じて
ダイ３６から放散される。ダイ２８がダイ３６により生
成された熱を放散する必要性が減り、より大きな放散能
を有する積み重ねダイ半導体装置が可能となる。
【００１９】選択的に基板２４の様々な部分を相互接続
するために、基板２４内にトレースおよびバイアス（図
示しない）が使用されることに留意する。ダイ接着材料
２６，３４，３８は、例えば接着テープや非固体の接着
剤（例えば糊やエポキシ樹脂）のような任意の種類の適
切な材料であってよいことにも留意する。ダイ２８，３
６は、いかなる種類の集積回路、半導体装置、または他
の種類の電気能動基板であってもよい。本発明の代替実
施態様は、パッケージ化半導体装置２０内にいかなる数
のダイ２８，３６をパッケージしてもよい。例えば、代
替実施態様は、パッケージ装置２０内に３つのダイをパ
ッケージし得る。ダイ２８，３６のサイズとアスペクト
比は変えてもよいことに留意する。例証した実施態様で
は、ダイ２８，３６がヒートスプレッダ２２のキャビテ
ィ２１内にあることに留意する。しかしながら、他の実
施態様では、ダイ２８，ダイ３６をキャビティ２１を持
たないヒートスプレッダ上に配置してもよい。さらに、
ヒートスプレッダ２２は、熱放散の改善のために表面積
を増加させるべく、キャビティ２１の反対側にパターン
形成してもよい。
【００２０】以上の明細書では、本発明を特定の実施態
様に関して説明したが、当業者には、請求項に述べられ
るような本発明の範囲を逸脱せずに、様々な修正および
変更を行なえることが理解される。例えば、パッケージ
装置２０の形成に当たっては、いかなる適切なダイ接着
プロセス、ワイヤボンドプロセス、はんだボール形成プ
ロセス、およびテーププロセスを使用してもよく、その
うち多くのものが当該技術分野ではよく知られている。
従って、明細書と図面は限定的な意味ではなく例証的な
意味とみなされるべきであり、そのようなすべての修正
は本発明の範囲に含まれるものとする。特定の実施態様
に関する利点、他の効果、および問題解決策について説
明したが、そのような利点、効果、問題解決策、ならび
にそのような利点、効果、問題解決策を生じさせたり顕
在化させたりし得るいかなる要素も、いかなる請求項の
重大な、必要な、または必須の特徴または要素としても
解釈されるべきではない。
【００２１】
【発明の効果】以上により、パッケージ化半導体装置に
おける熱放散が改善される。
【図面の簡単な説明】
【図１】本発明の実施態様に従って製作されるパッケー
ジ装置の一連の断面図。
【図２】本発明の実施態様に従って製作されるパッケー
ジ装置の一連の断面図。
【図３】本発明の実施態様に従って製作されるパッケー
ジ装置の一連の断面図。
【図４】本発明の実施態様に従って製作されるパッケー
ジ装置の一連の断面図。
【図５】本発明の実施態様に従って製作されるパッケー
ジ装置の一連の断面図。
【図６】本発明の実施態様に従って製作されるパッケー
ジ装置の一連の断面図。
【図７】本発明の実施態様に従って製作されるパッケー
ジ装置の一連の断面図。
【符号の説明】
２０…パッケージ装置、２１…キャビティ、２２…第１
のヒートスプレッダ、２４…パッケージ基板、２８…第
１のダイ、３６…半導体ダイ、４０…第２のヒートスプ
レッダ、４６…電気接続。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 25/18 (72)発明者 オコナー、ショーン エム. アメリカ合衆国 78748 テキサス州 オ ースティン アフトンシア ウェイ 2914 18−201 (72)発明者 トンプソン、トレント エイ. アメリカ合衆国 78729 テキサス州 オ ースティン パートリッジ ベンド 13005 Ｆターム(参考） 5F036 AA01 BA23 BB03 BB08 BC05 BE01

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】半導体装置（２０）を製作する方法であっ
    て、 第１のヒートスプレッダ（２２）と、第１のヒートスプ
    レッダ（２２）に重なるパッケージ基板（２４）と、パ
    ッケージ基板（２４）を貫通して延び、第１のヒートス
    プレッダ（２２）の中に延びるキャビティ（２１）とを
    有するパッケージ装置を提供する工程；第１のヒートス
    プレッダ（２２）に第１のダイ（２８）をキャビティ
    （２１）内で接着する工程；第１のダイ（２８）に第２
    のヒートスプレッダ（４０）を接着する工程；第１のダ
    イ（２８）とパッケージ基板（２４）間に複数の電気接
    続（４６）を形成する工程；および電気接続（４６）
    と、第１のダイ（２８）と、第２のヒートスプレッダ
    （４０）の少なくとも一部分とを封止する工程；から成
    る方法。
  2. 【請求項２】半導体装置（２０）であって、 第１のヒートスプレッダ（２２）；第１のヒートスプレ
    ッダ（２２）の中に延びるキャビティ（２１）；キャビ
    ティ（２１）内の第１の半導体ダイ（２８）；および第
    １の半導体ダイ（２８）に重なる第２のヒートスプレッ
    ダ（４０）；を備えた半導体装置（２０）。
  3. 【請求項３】半導体装置（２０）であって、 第１の表面と第２の表面を有し、第１の表面内に能動回
    路を備えた半導体ダイ（３６）；および半導体ダイ（３
    ６）の前記第１の表面に接続されたヒートスプレッダ
    （４０）；を備えた半導体装置（２０）。
JP2003030887A 2002-02-07 2003-02-07 パッケージ化半導体装置およびその製作方法 Expired - Fee Related JP4653383B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/072,167 US6858932B2 (en) 2002-02-07 2002-02-07 Packaged semiconductor device and method of formation
US10/072167 2002-02-07

Publications (3)

Publication Number Publication Date
JP2003243565A true JP2003243565A (ja) 2003-08-29
JP2003243565A5 JP2003243565A5 (ja) 2006-05-18
JP4653383B2 JP4653383B2 (ja) 2011-03-16

Family

ID=27610553

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003030887A Expired - Fee Related JP4653383B2 (ja) 2002-02-07 2003-02-07 パッケージ化半導体装置およびその製作方法

Country Status (5)

Country Link
US (1) US6858932B2 (ja)
EP (1) EP1335426A3 (ja)
JP (1) JP4653383B2 (ja)
KR (1) KR100995478B1 (ja)
CN (2) CN101150098B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013538012A (ja) * 2010-09-24 2013-10-07 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 熱管理を伴う積層半導体チップデバイス

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6853070B2 (en) * 2001-02-15 2005-02-08 Broadcom Corporation Die-down ball grid array package with die-attached heat spreader and method for making the same
US6794748B1 (en) * 2003-04-22 2004-09-21 Intel Corporation Substrate-less microelectronic package
US7190068B2 (en) * 2004-06-25 2007-03-13 Intel Corporation Bottom heat spreader
US7071556B2 (en) * 2004-09-10 2006-07-04 Jinghui Mu Tape ball grid array package with electromagnetic interference protection and method for fabricating the package
US7786591B2 (en) * 2004-09-29 2010-08-31 Broadcom Corporation Die down ball grid array package
KR100700936B1 (ko) * 2006-01-25 2007-03-28 삼성전자주식회사 냉각 장치 및 이를 갖는 메모리 모듈
US9713258B2 (en) * 2006-04-27 2017-07-18 International Business Machines Corporation Integrated circuit chip packaging
US20090039524A1 (en) * 2007-08-08 2009-02-12 Texas Instruments Incorporated Methods and apparatus to support an overhanging region of a stacked die
TWI446495B (zh) * 2011-01-19 2014-07-21 Subtron Technology Co Ltd 封裝載板及其製作方法
US9070657B2 (en) 2013-10-08 2015-06-30 Freescale Semiconductor, Inc. Heat conductive substrate for integrated circuit package
KR20170001238A (ko) * 2015-06-26 2017-01-04 에스케이하이닉스 주식회사 계단형 기판을 포함하는 반도체 패키지
US10741534B2 (en) * 2018-09-28 2020-08-11 Intel Corporation Multi-die microelectronic device with integral heat spreader

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0458539A (ja) * 1990-06-27 1992-02-25 Mitsubishi Electric Corp 混成集積回路装置
JPH08124967A (ja) * 1994-10-21 1996-05-17 Nec Corp 半導体装置
JPH08250652A (ja) * 1995-02-24 1996-09-27 At & T Corp マルチチップモジュールパッケージ
JPH0992748A (ja) * 1995-09-21 1997-04-04 Mitsubishi Materials Corp 半導体素子用パッケージ
JPH11274732A (ja) * 1998-03-25 1999-10-08 Ibiden Co Ltd 多層電子部品搭載用基板
JP2000077563A (ja) * 1998-08-31 2000-03-14 Sharp Corp 半導体装置およびその製造方法
JP2000174180A (ja) * 1998-12-02 2000-06-23 Shibafu Engineering Kk 半導体装置
JP2000323627A (ja) * 1999-05-07 2000-11-24 Nec Corp フィルムキャリア型半導体装置
JP2001068512A (ja) * 1999-08-27 2001-03-16 Hitachi Cable Ltd スティフナ付きｔａｂテープおよびｂｇａパッケージ
JP2001267476A (ja) * 2000-03-17 2001-09-28 Aronshiya:Kk 半導体パッケージ用ヒートスプレッダの製造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61232651A (ja) * 1985-04-09 1986-10-16 Seiko Epson Corp 半導体実装方法
JP2660732B2 (ja) * 1989-01-09 1997-10-08 株式会社日立製作所 半導体装置
US5216278A (en) * 1990-12-04 1993-06-01 Motorola, Inc. Semiconductor device having a pad array carrier package
US5468994A (en) 1992-12-10 1995-11-21 Hewlett-Packard Company High pin count package for semiconductor device
JP2636777B2 (ja) 1995-02-14 1997-07-30 日本電気株式会社 マイクロプロセッサ用半導体モジュール
JPH0917919A (ja) 1995-06-29 1997-01-17 Fujitsu Ltd 半導体装置
US5844168A (en) 1995-08-01 1998-12-01 Minnesota Mining And Manufacturing Company Multi-layer interconnect sutructure for ball grid arrays
KR19990067623A (ko) * 1995-11-28 1999-08-25 가나이 쓰도무 반도체장치와 그 제조방법 및 실장기판
US5843808A (en) 1996-01-11 1998-12-01 Asat, Limited Structure and method for automated assembly of a tab grid array package
US5696031A (en) 1996-11-20 1997-12-09 Micron Technology, Inc. Device and method for stacking wire-bonded integrated circuit dice on flip-chip bonded integrated circuit dice
KR100214549B1 (ko) * 1996-12-30 1999-08-02 구본준 버텀리드 반도체 패키지
US6008536A (en) * 1997-06-23 1999-12-28 Lsi Logic Corporation Grid array device package including advanced heat transfer mechanisms
US5919329A (en) 1997-10-14 1999-07-06 Gore Enterprise Holdings, Inc. Method for assembling an integrated circuit chip package having at least one semiconductor device
JPH11219984A (ja) 1997-11-06 1999-08-10 Sharp Corp 半導体装置パッケージおよびその製造方法ならびにそのための回路基板
JP3512657B2 (ja) 1998-12-22 2004-03-31 シャープ株式会社 半導体装置
JP2000332160A (ja) * 1999-05-24 2000-11-30 Sumitomo Metal Electronics Devices Inc キャビティダウン型半導体パッケージ
US6184580B1 (en) * 1999-09-10 2001-02-06 Siliconware Precision Industries Co., Ltd. Ball grid array package with conductive leads
TW429494B (en) * 1999-11-08 2001-04-11 Siliconware Precision Industries Co Ltd Quad flat non-leaded package
JP4253992B2 (ja) 2000-03-16 2009-04-15 株式会社デンソー 樹脂封止型半導体装置
TW466723B (en) * 2000-12-01 2001-12-01 Siliconware Precision Industries Co Ltd Super thin package having high heat-dissipation property

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0458539A (ja) * 1990-06-27 1992-02-25 Mitsubishi Electric Corp 混成集積回路装置
JPH08124967A (ja) * 1994-10-21 1996-05-17 Nec Corp 半導体装置
JPH08250652A (ja) * 1995-02-24 1996-09-27 At & T Corp マルチチップモジュールパッケージ
JPH0992748A (ja) * 1995-09-21 1997-04-04 Mitsubishi Materials Corp 半導体素子用パッケージ
JPH11274732A (ja) * 1998-03-25 1999-10-08 Ibiden Co Ltd 多層電子部品搭載用基板
JP2000077563A (ja) * 1998-08-31 2000-03-14 Sharp Corp 半導体装置およびその製造方法
JP2000174180A (ja) * 1998-12-02 2000-06-23 Shibafu Engineering Kk 半導体装置
JP2000323627A (ja) * 1999-05-07 2000-11-24 Nec Corp フィルムキャリア型半導体装置
JP2001068512A (ja) * 1999-08-27 2001-03-16 Hitachi Cable Ltd スティフナ付きｔａｂテープおよびｂｇａパッケージ
JP2001267476A (ja) * 2000-03-17 2001-09-28 Aronshiya:Kk 半導体パッケージ用ヒートスプレッダの製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013538012A (ja) * 2010-09-24 2013-10-07 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 熱管理を伴う積層半導体チップデバイス

Also Published As

Publication number Publication date
EP1335426A2 (en) 2003-08-13
US6858932B2 (en) 2005-02-22
CN1319138C (zh) 2007-05-30
CN101150098B (zh) 2011-11-23
CN1437233A (zh) 2003-08-20
KR100995478B1 (ko) 2010-11-22
CN101150098A (zh) 2008-03-26
JP4653383B2 (ja) 2011-03-16
US20030148554A1 (en) 2003-08-07
KR20030067542A (ko) 2003-08-14
EP1335426A3 (en) 2008-07-30

Similar Documents

Publication Publication Date Title
US5397921A (en) Tab grid array
US6603072B1 (en) Making leadframe semiconductor packages with stacked dies and interconnecting interposer
US7915077B2 (en) Methods of making metal core foldover package structures
KR101722264B1 (ko) 몸체-관통 전도성 비아를 갖는 집적 회로 장치, 반도체 장치 패키지 및 반도체 장치 제조 방법
KR0169820B1 (ko) 금속 회로 기판을 갖는 칩 스케일 패키지
US6236109B1 (en) Multi-chip chip scale package
US6060778A (en) Ball grid array package
US7528007B2 (en) Methods for assembling semiconductor devices and interposers
US7364944B2 (en) Method for fabricating thermally enhanced semiconductor package
US6239367B1 (en) Multi-chip chip scale package
US7432583B2 (en) Leadless leadframe package substitute and stack package
JP5227501B2 (ja) スタックダイパッケージ及びそれを製造する方法
WO2015184152A2 (en) Wire bond support structure and microelectronic package including wire bonds therefrom
JP2005535103A (ja) 半導体パッケージ装置ならびに製作および試験方法
US7101733B2 (en) Leadframe with a chip pad for two-sided stacking and method for manufacturing the same
JP2003243565A (ja) パッケージ化半導体装置およびその製作方法
JPH10189840A (ja) 半導体パッケージの構造及びパッケージ方法
US6168975B1 (en) Method of forming extended lead package
US7579680B2 (en) Packaging system for semiconductor devices
KR100487135B1 (ko) 볼그리드어레이패키지
JP2822990B2 (ja) Ｃｓｐ型半導体装置
JPH08172142A (ja) 半導体パッケージ及びその製造方法並びに半導体装置
JPH07326690A (ja) 半導体装置用パッケージおよび半導体装置
KR19980025868A (ko) 메탈 볼 그리드 어레이 패키지

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20040927

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060207

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060324

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080402

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080909

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090929

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101124

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101217

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131224

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees