JP2013538012A - 熱管理を伴う積層半導体チップデバイス - Google Patents

熱管理を伴う積層半導体チップデバイス Download PDF

Info

Publication number
JP2013538012A
JP2013538012A JP2013530242A JP2013530242A JP2013538012A JP 2013538012 A JP2013538012 A JP 2013538012A JP 2013530242 A JP2013530242 A JP 2013530242A JP 2013530242 A JP2013530242 A JP 2013530242A JP 2013538012 A JP2013538012 A JP 2013538012A
Authority
JP
Japan
Prior art keywords
semiconductor chip
circuit board
thermal management
management device
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013530242A
Other languages
English (en)
Other versions
JP2013538012A5 (ja
Inventor
リファイ・アハメド ガマル
ブラック ブライアン
ゼット． スー マイケル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ATI Technologies ULC
Advanced Micro Devices Inc
Original Assignee
ATI Technologies ULC
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ATI Technologies ULC, Advanced Micro Devices Inc filed Critical ATI Technologies ULC
Publication of JP2013538012A publication Critical patent/JP2013538012A/ja
Publication of JP2013538012A5 publication Critical patent/JP2013538012A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H01L2023/4037—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws characterised by thermal path or place of attachment of heatsink
    • H01L2023/4062—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws characterised by thermal path or place of attachment of heatsink heatsink to or through board or cabinet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1418—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/14181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1701—Structure
    • H01L2224/1703—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92222—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92225—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0652—Bump or bump-like direct electrical connections from substrate to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09072—Hole or recess under component or special relationship between hole and component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10416—Metallic blocks or heatsinks completely inserted in a PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10515—Stacked components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/1056—Metal over component, i.e. metal plate over component mounted on or embedded in PCB

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

熱管理デバイス（７５）を、半導体チップデバイス（１０）の第１の半導体チップ（３５）と熱接触するように配置するステップを含む、製造の方法が提供される。半導体チップデバイスは、第１の半導体チップに連結される第１の基板（６０）を含む。第１の基板は、第１の開口部（７０）を有する。第１の半導体チップおよび熱管理デバイスのうち少なくとも１つは、第１の開口部に少なくとも部分的に配置される。
【選択図】図１

Description

本発明は、概して半導体処理に関し、より具体的には、積層半導体チップ用の熱管理構造、およびその組み立ての方法に関する。
積層半導体チップデバイスは、科学者および技術者に対して、多くの設計および統合の課題を提起する。一般的な問題には、積層半導体チップの間や、個々のチップと、半導体チップが載置された、例えばマザーボードまたは半導体チップパッケージ基板等の何らかのタイプの回路基板との間に、適切な電気的界面を提供することを含む。積層半導体チップと関連する別の重要な設計の論点は、熱管理である。大部分の電気デバイスは抵抗損失の結果として熱を放散するが、抵抗損失を伝える半導体チップおよび回路基板も例外ではない。さらに、積層半導体チップと関連する別の技術的課題は、検査である。
むき出しの半導体ウェハをチップの一群に変形させ、その後それらのチップをパッケージまたは他のボード上に載置する処理フローは、多数の個々のステップを伴う。半導体チップの処理および載置が、概して直線的に進むため、すなわち、種々のステップが大抵特定の順で行われるため、できるだけフローの早期に欠陥部を特定することが可能であることが望ましい。このように、不要な追加処理を経ることがないよう、欠陥部が特定されてもよい。処理段階のできるだけ早期に欠陥部を特定するこの経済的動機は、積層半導体チップデバイスの設計および製造において確実に存在する。これは、積層半導体チップデバイスを製作するための典型的な処理フローが、複数の単一化された半導体チップの回路基板への連続的載置へと向かう、多数の製作ステップを含む事実から得られる。例えば、幾つかの他の半導体チップがキャリア基板上に積層された後に初めて、そこに載置された第１の半導体チップに欠陥があると明らかになった場合、材料処理ステップ、および後に載置されるチップと関連する材料の全てが無駄になるかもしれない。
積層配置の中の１つのまたは複数の半導体チップの熱管理は、１以上の半導体チップに必要とされる電気検査中の技術課題として残っている。積層配置（ある特定の積層における最初、中間、または最後にかかわらず）における所与の半導体チップは、積層の中の半導体チップの１つまたは全てが熱暴走に入るのを防止するために、あるいは積層の中の半導体チップの１つ以上が実運用又はそれに近い出力レベルおよび電力周波数で電気的に検査され得るために、積極的な熱管理が必要な程度まで熱を放散してもよい。
本発明は、上述した不利のうち１以上の不利を克服または減少させるものを提供することを目的とする。
本発明の実施形態の一態様に従い、第１の半導体チップを第１の基板に連結することを含む、製造の方法が提供される。第１の基板は、第１の開口部を含む。熱管理デバイスは、第１の開口部を経由して第１の半導体チップと熱接触するように配置される。
本発明の実施形態の別の態様に従い、熱管理デバイスを、半導体チップデバイスの第１の半導体チップと熱接触するように配置することを含む、製造方法が提供される。半導体チップデバイスは、第１の半導体チップに連結される第１の基板を含む。第１の基板は、第１の開口部を有する。熱接触は、第１の開口部を経由する。
本発明の実施形態の別の態様に従い、第１の基板に連結される第１の半導体チップを有する、半導体チップデバイスを含む装置が提供される。第１の基板は、第１の開口部を含む。熱管理デバイスは、第１の開口部を経由して第１の半導体チップと熱接触する。
本発明の上述した利点および他の利点は、以下の詳細な説明を読み、図面を参照することで明らかとなるであろう。
インターポーザの反対側に接続される半導体チップを含む、半導体チップデバイスの例示的実施形態の断面図である。 図１の部分拡大図である。 図１と同様の断面図であるが、インターポーザの反対側に接続される半導体チップを含み、代替の熱管理デバイスを有する、半導体チップデバイスの代替の例示的実施形態の断面図である。 熱管理デバイスが載置された回路基板からの分解組立図として表された、例示的半導体チップデバイスの断面図である。 組み立ての準備段階にある、例示的半導体チップデバイスの断面図である。 さらなる組み立てを表す、図５と同様の断面図である。 半導体チップデバイスへの例示的な熱管理デバイスの取り付けを表す、図６と同様の断面図である。 例示的な回路基板上への例示的半導体チップデバイスの載置を表す断面図である。 インターポーザの反対側に接続される半導体チップを含む半導体チップデバイスの代替の例示的な実施形態の断面図である。 図９に示されたインターポーザの透視図である。
種々の積層半導体チップの配置が開示される。開示する実施形態は、半導体チップおよび／または熱管理デバイスのうちの１つの少なくとも一部分を収容するように、基板または回路基板を、開口部と組み合わせる。熱管理デバイスは、チップの積層の中で最下の半導体チップから熱を放散するように操作可能である。開口部は、依然として熱管理を提供しながら、積層のフォームファクタを減少させる。さらなる詳細について記載する。
以下に記載する図面において、同一の要素が１より多い図の中に示される場合、参照符号は概して繰り返される。ここで図面、特に図１を参照すると、インターポーザ２０の側面１７に接続された半導体チップ１５、ならびにインターポーザ２０の反対側３７に接続された複数の半導体チップ２５，３０，３５を含む、半導体チップデバイス１０の例示的な実施形態の断面図が示されている。半導体チップデバイス１０の例示的な構造、および本明細書に開示するその代替物は、本明細書に開示する半導体チップ１５，２５，３０，３５と関連し、ある特定の電子機能性、あるいはある特定のタイプの半導体チップまたはインターポーザには依存しない。それゆえ、半導体チップ１５，２５，３０，３５は、例えば、マイクロプロセッサ、グラフィックプロセッサ、複合マイクロプロセッサ／グラフィックプロセッサ、特定用途向け集積回路、メモリデバイス、レーザ等の能動光学デバイス、受動光学デバイス、またはその他の電子機器で使用される無数の異なるタイプの回路デバイスのいずれであってもよく、単一または複数コアであるか、あるいはさらなるダイスで横方向に積層されていてもよい。さらに、半導体チップ１５，２５，３０，３５のうちの幾つかまたは全ては、幾つかの論理回路を伴い、またはそれらを伴わずに、インターポーザとして構成され得るものであり、インターポーザ２０は半導体チップであり得る。それゆえ、用語「チップ」はインターポーザを含み、逆の場合も同様である。半導体チップ１５，２５，３０，３５、ならびにインターポーザ２０は、シリコンまたはゲルマニウム等のバルク半導体、またはシリコンオンインシュレータ材料等の絶縁体材料上にある半導体、あるいは他のチップまたは絶縁材料からでも構築される場合がある。専用のインターポーザとして構築される場合、インターポーザ２０は、積層半導体チップの配置の中で使用するのに適する種々の材料からなってもよい。幾つかの望ましい特性には、例えば、半導体チップ１５，２５，３０，３５のＣＴＥのものに比較的近い熱膨張係数、製造の容易さ、および熱伝導性が含まれる。例示的な材料には、例えば、シリコン、ゲルマニウム、サファイア、ダイヤモンド、ポリマーマトリクスの中のカーボンナノチューブ、またはその他が含まれる。
半導体チップ１５は、複数の相互接続構造体４５を経由してインターポーザ２０に電気的に接続されてもよい。相互接続構造体４５は、導電柱、はんだ継ぎ手、または他のタイプの相互接続であってもよい。半導体チップ２５は同様に、導電柱、はんだ継ぎ手、または他のタイプの相互接続であってもよい複数の相互接続構造体５０を経由して、インターポーザ２０に接続されてもよい。
破線の楕円形５５は、インターポーザ２０の一部分、半導体チップ２５，３０，３５，ならびに他の構造体を囲んでいる。破線の楕円形５５によって囲まれた部分は、図２においてより拡大されて示される。しかしながら、図２を参照する前に、図１のさらなる詳細についてここに記載する。インターポーザ２０は、基板または回路基板６０に載置され、複数の相互接続構造体６５を経由して回路基板６０に電気的に接続されてもよい。相互接続構造体６５は、導電柱、はんだ継ぎ手、または他のタイプの相互接続であってもよい。本明細書に開示する半導体チップデバイス１０の例示的な構造は、ある特定の電子回路基板の機能性に依存しない。それゆえ、回路基板６０は、半導体チップパッケージ基板、マザーボード、回路カード、または実質的にいかなる他のタイプのプリント回路基板であってもよい。モノリシック構造が回路基板６０に対して使用され得るが、より典型的な構成には、ビルドアップ設計が利用されるであろう。この点において、回路基板６０は、１以上のビルドアップ層が上に形成され、かつ、さらなる１以上のビルドアップ層が下方に形成される中央コアからなってもよい。コア自体は、１以上の層の積層からなってもよい。半導体チップパッケージ基板として実装される場合、回路基板６０における層の数は、４つより少ない層が使用されてもよいが、４から１６以上と異なり得る。いわゆる「コアレス」設計が使用されてもよい。回路基板６０の層は、金属相互接続がちりばめられた、種々の良く知られたエポキシ等の絶縁材料からなってもよい。ビルドアップ以外の多層構成も使用され得る。随意で、回路基板２０は、良く知られたセラミック、あるいはパッケージ基板または他のプリント回路基板に適する他の材料からなってもよい。回路基板６０には、半導体チップ１５，２５，３０，３５、ならびにインターポーザ２０と、例えば、別の回路基板といった別のデバイスとの間に、電力、接地、および信号の移動を提供するための、いくつかの導体配線およびビア、ならびに他の構造体（図示省略）が設けられている。
半導体チップ２５，３０，３５等の１以上の半導体チップをインターポーザ２０の側面３７に載置することができることが望ましい一方、このような構造は、必然的に半導体チップデバイス１０全体の高さを増加させる。この高さの増加により、何らかの他の電子デバイスの中の半導体チップデバイス１０に対して、利用可能な空間に限りがある状況において、設計の複雑性が提起される場合がある。半導体チップをインターポーザ２０の両面３５，４０に接続させることに関連して起こり得る高さの増加を補正するために、回路基板６０には、半導体チップ２５，３０，３５のうち１以上が突出する場合がある開口部７０が設けられてもよい。開口部７０は、随意の熱管理デバイス７５を、少なくとも半導体チップ３０と熱接触するように配置することができるように、回路基板６０の厚さ方向に貫通するように設けられる。開口部７０に対する、半導体チップ２５，３０，３５、ならびに熱管理デバイス７５の位置は、半導体チップデバイス１０に何らかの望ましい高さを提供するように異なってもよい。例えば、半導体チップ２５，３０，３５のうち少なくとも１つは、開口部７０の中に部分的にまたは完全に配置され、および／あるいは熱管理デバイス７５の一部分が同様に配置され得る。いずれにしても、熱管理デバイス７５は、開口部７０を経由して半導体チップ３５と熱接触する。
熱管理デバイス７５は、図示する通りの熱フィン付きヒートスプレッダ配置、または実質的にいかなる他のタイプの伝熱デバイス設計等、無数の構成を有してもよい。所望の場合、熱管理デバイス７５は、ベーパチャンバおよび／またはソリッドステート熱電冷却器を含んでもよい。銅、ニッケル、アルミニウム、鋼、これらの組み合わせ等、伝熱デバイスに適する種々のタイプの材料が使用されてもよい。ダイヤモンドまたはサファイア等、何らかのより珍しい材料も、極端な熱環境に対して使用され得る。
随意のヒートスプレッダ８０は、半導体チップデバイス１０の上方の範囲に熱管理を提供するように、半導体チップ１５上に載置されてもよい。ヒートスプレッダ８０は、図示する通りのフィン付き設計、より従来の半導体チップパッケージの蓋、その２つの組み合わせ、または実質的にいかなる他のタイプの熱搬送デバイス等、無数の構成を有してもよい。また、例示的材料には、銅、ニッケル、アルミニウム、鋼、これらの組み合わせ等が含まれる。ダイヤモンドまたはサファイア等、何らかのより珍しい材料も、極端な熱環境に対して使用され得る。
半導体チップデバイス１０は、種々の異なるタイプの電子構造に載置されてもよい。この事例的実施形態では、半導体チップデバイス１０は、回路カード、マザーボード、または実質的にいかなるタイプの回路基板であってもよい回路基板８５に載置され、回路基板６０を回路基板８５に結合する複数の相互接続構造体９０を経由して、回路基板８５に接続される。この実施形態における相互接続構造体９０は、一連のはんだボールであってもよい。しかしながら、当業者は、ピングリッドアレイ、ランドグリッドアレイ、または他の相互接続構造体等、他のタイプの相互接続構造体も使用され得ると理解するであろう。この実施形態では、少なくとも半導体チップ３５と熱接触する熱管理デバイス７５は、回路基板８５の中へまたは回路基板８５を通ってのいずれか一方での突出を必要とするのに十分な大きさの厚さを有してもよい。この回路基板８５の中に熱管理デバイス７５を収容するために、回路基板８５には、熱管理デバイス７５を収容するのに適する開口部９５が設けられてもよい。熱管理デバイス７５がｚ軸に沿って十分な寸法を有する場合、ｘ‐ｙ平面に空気または他のガス流があれば、対流冷却が達成される場合がある。
熱管理デバイス７５と少なくとも半導体チップ３５との間で熱接触を促進するために、熱界面材料１００は、開口部７０の中に配置され、熱管理デバイス７５および少なくとも半導体チップ３５と熱接触してもよい。所望の場合、熱界面材料１００は、所望の通り開口部７０を完全に充填するのに十分な広範囲に及んでいてもよい。熱界面材料１００は、シリコーンゴム、シリコーングリース、アクリルポリマー等、熱管理に適する種々の異なるタイプの熱界面材料からなってもよい。インジウム、ガリウム、種々のはんだ等の金属材料までもが使用され得る。もちろん、金属材料が使用される場合、半導体チップ３５は、適する湿潤膜またはさらには積層で製作されなくてはならない場合がある。このような積層は、半導体チップ３５上に形成されるアルミニウム膜、アルミニウム膜上に形成されるチタン膜、チタン膜上に形成されるニッケル‐バナジウム膜、およびニッケル‐バナジウム膜上に形成される金膜を含む場合がある。アルミニウム膜は、シリコンとの有利な接着を提供する。チタン膜は、金およびインジウムが半導体チップ３５の中に移動するのを防止し、ニッケル‐バナジウム膜との接着を促進するように障壁層を提供し、ニッケル‐バナジウム膜は、チタン層の中への拡散を阻害するように、金および障壁との所望の接着を提供する。金膜は、インジウムに所望の湿潤面を提供する。
より拡大して示された破線の楕円形５５によって囲まれた図１の一部分を示す、上述した図２を参照する。図において、インターポーザ２０、半導体チップ２５，３０，３５、回路基板６０、および熱界面材料１００のごく一部分を見ることができる。さらに、熱管理デバイス７５のごく一部分も見ることができる。インターポーザ２０は、黒線１０５によって概略的に表された配線構造等、数々の内部配線構造を提供されてもよい。半導体チップ２５，３０，３５には、同様に、黒線１１０，１１５，１２０のそれぞれによって概略的に表される複数の内部配線構造が設けられてもよい。当業者は、配線構造体１０５，１１０，１１５，１２０は、導電ビアまたは所望通りの他のタイプの構造体によって相互接続される単配線または複数の導体層であってもよいことを理解するであろう。インターポーザ２０は、複数の相互接続構造体５０を経由して上記の通り半導体チップ２５に電気的に接続されてもよい。相互接続構造体５０は、マイクロバンプ、導電柱等であってもよい。相互接続構造体５０は、インターポーザ２０および半導体チップ２５のそれぞれの導体構造体またはパッド１２５および１３０に電気的に接続されてもよい。半導体チップ２５，３０は、導体構造体１３５によって電気的に接続されてもよく、半導体チップ３０，３５は、導体構造体１４０によって電気的に接続されてもよい。導体構造体１３５，１４０は、マイクロバンプ、導電柱等であってもよい。導体構造体１３５は、半導体チップ２５，３０のそれぞれの導体構造体またはパッド１４５，１４６に電気的に接続されてもよく、導体構造体は、半導体チップ３０，３５のそれぞれの導体構造体またはパッド１４７，１４８に電気的に接続されてもよい。
はんだからなることが可能であると本明細書に開示されたいかなる導体構造体は、無鉛または鉛ベースのはんだ等、種々のタイプのはんだからなってもよい。好適な無鉛はんだの例には、錫−銀（Ｓｎ約９７．３％、Ａｇ約２．７％）、錫−銅（Ｓｎ約９９％、Ｃｕ約１％）、錫−銀−銅（Ｓｎ約９６．５％、Ａｇ約３％、Ｃｕ約０．５％）等が含まれる。鉛ベースのはんだの例には、共晶割合またはそれに近い錫‐鉛等が含まれる。
種々のパッド１２５，１３０，１４５，１４６，１４７，１４８、または上述した導電柱は、銅、アルミニウム、銀、金、プラチナ、チタン、耐火金属、耐火金属化合物、これらの合金等からなってもよい。所望の場合、パッド１２５，１３０，１４５，１４６，１４７，１４８は、はんだ注入を阻害するように障壁の機能性を提供するアンダーバンプメタライゼーション構造体からなってもよい。例えば、複数の金属層の積層板は、チタン層、続いてニッケル−バナジウム層、続いて銅層等である。別の実施形態では、チタン層は、銅層で覆われ、続いてニッケルのトップコーティングがなされてもよい。しかしながら、当業者は、非常に種々の導電性材料が導体に対して使用されてもよいと理解するであろう。めっき、物理的気相蒸着、化学気相蒸着等、金属材料に適用するための種々の良く知られた技術が使用されてもよい。
上述したように、熱界面材料１００は、図２に示したように、開口部１７０と部分的に同一の広がりを有してもよいし、または完全に同一の広がりを有してもよい。実際、熱界面材料１００は、半導体チップ２５，３０，３５の全てが熱界面材料１００と接触するような量で設けられ得る。
代替の例示的な実施形態の半導体チップデバイス１０′は、図１と同様の断面図である図３を参照することによって理解することができる。図中、半導体チップデバイス１０′は、幾つかの注目すべき例外を除いて、半導体チップデバイス１０と実質的に同じ様に構成されてもよい。それゆえ、半導体チップ１５，２５，３０，３５は、インターポーザ２０の反対側に接続されてもよい。ヒートシンクスプレッダ７５′は、少なくとも半導体チップ３５と熱接触するように配置されてもよく、チップ２５，３０，３５は、回路基板６０における開口部７０の中に、部分的にまたは完全に配置されてもよい。しかしながら、本実施形態における熱管理デバイス７５′は、図１に示す熱管理デバイス７５より小さい高さを有する。それゆえ、熱管理デバイス７５′を収容するために、回路基板８５′に開口部を設ける必要はない。代替の熱管理デバイス７５′を収容するように、十分な空隙Ｚ１が設けられることが、必要とされる全てである。
前述の実施形態では、熱管理デバイス７５，７５′は、大体は熱界面材料１００の本来の厚さによって、半導体チップデバイス１０に固定される。しかしながら、当業者は、種々の機構が、半導体チップデバイスの開示するいかなる実施形態の半導体チップに対して、熱管理デバイスを配置するように使用されてもよいことを理解するであろう。この点において、回路基板８５′′の代替の例示的な実施形態からの分解組立図として表された、半導体チップデバイス１０を示す断面図である図４を参照する。図中、熱管理デバイス７５′′は、回路基板８５′′に固定され、１つ以上のブラケット１５０，１５５を経由して、回路基板８５′′の中の開口部９５を通って下方に突出してもよい。ブラケット１５０，１５５は、ねじ、はんだ、接着剤等、無数の既知の締付技術のうちのいずれによってでも、回路基板８５′′に固定されてもよい。熱管理デバイス７５′′は、図示されたねじ１６０，１６５を経由して、あるいは接着剤、クリップ、さらにはんだ、または種々の良く知られた締付技術のうちのいずれによってでも、ブラケット１５０，１５５に固定されてもよい。それゆえ、熱管理デバイス７５′′は、まず回路基板８５′′に固定されてもよく、その後、半導体チップデバイス１０は、熱界面材料１００と半導体チップデバイス１０の少なくとも半導体チップ３５との間に熱接触が確立されるように、回路基板８５′′に載置されてもよい。その後、相互接続構造体９０および回路基板８５′′と関連する金属結合を確立するために、必要に応じて適するリフロー処理が行われてもよい。
図１および２に示す半導体チップデバイス１０を組み立てるための例示的な処理フローは、ここで図５，６，７、ならびに最初に図５を参照することによって理解することができる。図５は、図１および２に示す半導体チップ２５，３０，３５を載置する前の、半導体チップデバイス１０の断面図である。図中、半導体チップ１５は、半導体ウェハまたは他のワークピースの一部として一斉に生産される場合、第１に単一化され、その後インターポーザ２０に載置され、相互接続構造体４５によってインターポーザ２０に電気的に接続されてもよい。インターポーザ２０は、半導体チップ１５をインターポーザ２０に載置する前または後に、同様に一斉に製作され単一化されてもよい。いずれにしても、相互接続構造体４５は、それらの組成によって、必要に応じてはんだリフロー処理に従ってもよい。さらに、相互接続構造体６５は、製作され、インターポーザ２０を回路基板６０に載置する前に、インターポーザ２０に接続されてもよい。または、相互接続構造体６５は、２つのはんだバンプ、または柱およびバンプ等の２つの構造体の間の合併を構成する場合には、インターポーザ２０および回路基板６０のそれぞれの半分として別々に形成され、その後、載置／リフロー処理において共に結合されてもよい。いずれにしても、図１および２に示す半導体チップ２５と電気的に相互作用し結合するように設計された相互接続構造体５０は、この時点で、または所望の場合には後の段階で、インターポーザ２０上に配置されてもよい。
開口部７０は、種々の手段で回路基板６０の中に確立されてもよい。一実施形態では、回路基板６０は十分に形成されてもよく、その後、好適な材料除去処理が、開口部を確立するために行われてもよい。これにより、例えば、好適なエッチング処理、レーザ切断、または何らかの他の材料除去処理を構成してもよい。任意に、回路基板６０は、開口部７０が単にパターニングされる連続ビルドアップ処理の中で形成され、それゆえ、ビルドアップ処理の一部として形成されてもよい。さらに、相互接続構造体９０は、この段階で回路基板６０に取り付けられてもよいか、またはこのような構造体は、実際には、例えば、回路基板８５上に配置され、その後回路基板６０に接続されてもよい。また、相互接続構造体９０を確立するための実際の処理は、相互接続構造体９０が、バンプ等の２つのはんだ構造体の嵌め合わせによって形成される、はんだ継ぎ手からなる場合にも当てはまるように、それらの組成に依存するであろう。
この段階で、半導体チップ１５およびインターポーザ２０は、ともに回路基板６０と電気的に接触している。それゆえ、チップ１５、インターポーザ２０、および回路基板６０からなる半導体チップデバイスの全体は、それら３つの主要構成要素の完全性を検証するために、電気検査の対象となる場合がある。これは、図１および２に示す半導体チップ２５，３０，３５が載置された後にこのような検査の実施に関連する時間、支出、および可能性のある材料費を使い込む必要なく、それら主要構成要素のうちのいずれもの不具合が、この段階で検出されるかもしれないため有利である。
図６に示す通り、半導体チップ２５，３０，３５は、それぞれの相互接続構造体（図２に示す１３５，１４０）を確立することによって、インターポーザ２０に載置されてもよい。これには、例えば、好適な１つまたは複数のリフロー処理を伴ってもよい。半導体チップ２５，３０，３５が定位置にある場合には、半導体チップデバイス１０は、半導体チップ２５，３０，３５の機能性だけでなく、全体の半導体チップデバイス１０の種々の複合的な電気機能性をも検証するために、再び電気検査を経てもよい。
次に、図７に示す通り、熱管理デバイス７５は、多量の熱界面材料１００と共に供給され、その後、半導体チップデバイス１０の少なくとも半導体チップ３５と接触するようにしてもよい。開口部７０により、インターポーザ２０が回路基板６０に載置された後、半導体チップ２５，３０，３５を、インターポーザ２０と係合するように容易に移動させることを可能にすることに留意されたい。任意に、熱界面材料１００の一部分または全ては、半導体チップ３５、ならびに所望に応じて他の半導体チップ３０，２５に適用されてもよく、その後、熱管理デバイス７５は、必須の熱接触を確立するために、それらと接触させてもよい。
次に、図８に示す通り、熱管理デバイス７５を含む半導体チップデバイス１０は、熱管理デバイス７５が、開口部９５を少なくとも部分的に通って、および可能であれば全部を通り抜けて突出し、相互接続構造体９０を経由して回路基板８５を結合するために、必要な場合にはリフローを行うように、回路基板８５上に配置されてもよい。
前述の実施形態では、１以上の半導体チップがインターポーザの裏面上に積層され、回路基板の中の単一の開口部の中で、または当該開口部を通って下方に突出してもよい。しかしながら、当業者は、他の配置も可能であることを理解するであろう。この点において、図１と同様の断面図であるが、インターポーザ２０上に載置された半導体チップ１５等、他の実施形態の特徴のうちの多くを共有する半導体チップデバイス１０′′の代替の例示的な実施形態のうちの１つである図９を参照する。しかしながら、図中、半導体チップの複数の積層１７０，１７５は、インターポーザ２０に載置されてもよく、複数の開口部１８０，１８５が設けられるという条件で、図１および２に示す回路基板６０と同様に構成され得る回路基板１９０のそれぞれの開口部１８０，１８５を通って、または完全に通り抜けて下方に突出してもよい。熱管理を提供するために、熱管理デバイス７５は、開口部１８０，１８５に配置される熱界面材料部分２００，２０５と熱接触してもよい。任意に、複数の熱管理デバイス７５、すなわち積層１７０，１７５の各々に対するデバイスは、所望通りそこと熱接触するように配置され得る。また、回路基板８５には、熱管理デバイス７５を収容するように、開口部９５が設けられてもよい。確実に、図３に示す熱管理デバイス７５′も、本実施形態で使用され得る。当業者は、開口部１８０，１８５の数ならびに空間的定位が、設計の際の裁量次第であることを理解するであろう。
当業者は、回路基板に１以上の開口部を設けることによって、導体経路の指定に関する課題が提起されるであろうことは理解するであろう。例えば、図９に示す回路基板１９５の透視図である図１０に示す通り、配線および導体ビア等の種々の電気経路指定の構造は、開口部１８０，１８５の周りに経路を指定する必要があるであろう。図９に示すインターポーザ２０と、図１０に示す回路基板１９５との間に、電気的相互接続を確立するように設計される幾つかの相互接続構造体が示され、２１０，２１５，２２０と番号が付いていることに留意されたい。加えて、図９に示す回路基板１９５を回路基板８５に電気的に接続するように設計される、幾つかの相互接続構造体を見ることができ、２２５，２３０と番号が付いている。相互接続構造体２１０は、表面の配線２３５および透視して示す導体ビア２４０を経由して、相互接続構造体２２５に直接電気的に接続されることが本図の目的であると想定されたい。それゆえ、相互接続構造体２１０と相互接続構造体２２５との間の電気経路は、開口部１８０および必要に応じて開口部１８５の周りでも指定されねばならない。相互接続構造体２１３と相互接続構造体２３０との間の破線２４５によって概略的に表される電気経路についても同じである。また、相互接続構造体２１５および相互接続構造体２２０を接続する表面の配線２５０についても同じである。また、図１０における種々の電気配線構造の概略的描写のポイントは、図９に示す積層１７０，１７５を収容する開口部１８０，１８５を設けることによって、それら開口部１８０，１８５の周りのいかなる内部または外部電気配線構造の経路をも指定することが必要となるであろうことをただ説明することである。
本明細書に開示するいかなる例示的実施形態も、例えば、半導体、磁気ディスク、光ディスク、または他の記憶媒体といったコンピュータで読み取り可能な媒体の中に配置された命令で、またはコンピュータデータ信号として具体化されてもよい。命令またはソフトウェアは、本明細書に開示する回路構造を合成および／またはシミュレートすることができてもよい。例示的実施形態では、Ｃａｄｅｎｃｅ ＡＰＤ、Ｅｎｃｏｒｅ等の電子設計自動化プログラムが、開示する回路構造を合成するために使用されてもよい。その結果生じたコードが、開示する回路構造を製作するために使用されてもよい。
本発明は、種々の修正および代替形態を受け入れる余地があるが、特定の実施形態が図面において例として示され、本明細書の中で詳細に記載された。しかしながら、本発明が開示したある特定の形態に限定されることを意図するものではないことが理解されるべきである。むしろ、本発明は、続く添付の請求項によって定義する通り、本発明の精神および範囲内に該当する、全ての修正物、均等物、および代替物を対象とするものである。

Claims (25)

  1. 第１の半導体チップ（３５）を、第１の開口部（７０）を含む第１の基板（６０）に連結するステップと、
    熱管理デバイス（７５，７５′，７５′′）を、前記第１の開口部を経由して前記第１の半導体チップと熱接触するように配置するステップと、を含む、
    製造方法。
  2. 前記熱管理デバイスは、ヒートスプレッダ、ベーパチャンバ、または熱電冷却器のうち１つを備える、請求項１の方法。
  3. 前記第１の半導体チップおよび前記熱管理デバイスのうち少なくとも１つは、前記第１の開口部に少なくとも部分的に配置される、請求項１の方法。
  4. 複数の半導体チップ（２５，３０，３５）を前記第１の基板に連結するステップを含む、請求項１の方法。
  5. 前記複数の半導体チップのうち１つは、インターポーザ（２０）を備える、請求項４の方法。
  6. 前記第１の基板は回路基板を備え、前記方法は、前記第１の回路基板を第２の回路基板（８５）に連結するステップを含む、請求項１の方法。
  7. 前記第２の回路基板は第２の開口部（９５）を備え、前記熱管理デバイスは、前記第２の開口部に少なくとも部分的に配置される、請求項６の方法。
  8. 前記熱管理デバイスは、前記第２の回路基板に連結される、請求項７の方法。
  9. 熱管理デバイスを、半導体チップデバイス（１０）の第１の半導体チップと熱接触するように配置するステップを含む製造方法であって、
    前記半導体チップデバイスは、前記第１の半導体チップ（６０）に連結される第１の基板を含み、前記第１の基板は、第１の開口部（７０）を含み、前記熱接触は、前記第１の開口部を経由する、方法。
  10. 前記熱管理デバイスは、ヒートスプレッダ、ベーパチャンバ、または熱電冷却器のうち１つを備える、請求項９の方法。
  11. 前記第１の半導体チップおよび前記熱管理デバイスのうち少なくとも１つは、前記第１の開口部に少なくとも部分的に配置される、請求項９の方法。
  12. 前記半導体チップデバイスは、前記第１の基板に連結される複数の半導体チップ（２５，３０，３５）を備える、請求項９の方法。
  13. 前記複数の半導体チップのうち１つは、インターポーザ（２０）を備える、請求項１２の方法。
  14. 前記第１の基板は回路基板を備え、前記方法は、前記第１の回路基板を第２の回路基板（８５）に連結するステップを含む、請求項９の方法。
  15. 前記第２の回路基板は第２の開口部（９５）を備え、前記熱管理デバイスは、前記第２の開口部に少なくとも部分的に配置される、請求項１４の方法。
  16. 前記熱管理デバイス（７５′′）は、前記第２の回路基板に連結される、請求項１５の方法。
  17. 第１の基板に連結される第１の半導体チップ（３５）を含む半導体チップデバイス（１０）であって、前記第１の基板は第１の開口部（７０）を含む半導体チップデバイスと、
    前記第１の開口部を経由して前記第１の半導体チップと熱接触する熱管理デバイス（７０）と、を備える、
    装置。
  18. 前記熱管理デバイスは、ヒートスプレッダ、ベーパチャンバ、または熱電冷却器のうち１つを備える、請求項１７の装置。
  19. 前記第１の半導体チップおよび前記熱管理デバイスのうち少なくとも１つは、前記第１の開口部に少なくとも部分的に配置される、請求項１７の装置。
  20. 前記第１の半導体チップおよび前記熱管理デバイスの両方は、前記第１の開口部に少なくとも部分的に配置される、請求項１７の装置。
  21. 前記第１の基板に連結される複数の半導体チップを備える、請求項１７の装置。
  22. 前記複数の半導体チップのうち１つは、インターポーザ（２０）を備える、請求項２１の装置。
  23. 前記第１の基板は、第２の回路基板に連結される回路基板（８５）を備える、請求項１７の装置。
  24. 前記第２の回路基板は第２の開口部（９５）を備え、前記熱管理デバイスは、前記第２の開口部に少なくとも部分的に配置される、請求項２３の装置。
  25. 前記熱管理デバイスは前記第２の回路基板に連結される、請求項２４の装置。
JP2013530242A 2010-09-24 2011-09-21 熱管理を伴う積層半導体チップデバイス Pending JP2013538012A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/889,590 2010-09-24
US12/889,590 US8472190B2 (en) 2010-09-24 2010-09-24 Stacked semiconductor chip device with thermal management
PCT/US2011/052466 WO2012040271A1 (en) 2010-09-24 2011-09-21 Stacked semiconductor chip device with thermal management

Publications (2)

Publication Number Publication Date
JP2013538012A true JP2013538012A (ja) 2013-10-07
JP2013538012A5 JP2013538012A5 (ja) 2014-11-06

Family

ID=44741715

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013530242A Pending JP2013538012A (ja) 2010-09-24 2011-09-21 熱管理を伴う積層半導体チップデバイス

Country Status (6)

Country Link
US (1) US8472190B2 (ja)
EP (1) EP2619795A1 (ja)
JP (1) JP2013538012A (ja)
KR (1) KR20130102052A (ja)
CN (1) CN103098207A (ja)
WO (1) WO2012040271A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017510076A (ja) * 2014-03-31 2017-04-06 マイクロン テクノロジー， インク． 改良された熱性能を有する積層半導体ダイアセンブリならびに関連するシステムおよび方法
US11191150B2 (en) 2019-08-09 2021-11-30 Samsung Electro-Mechanics Co., Ltd. Electronic component module and method for manufacturing the same

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006116767A1 (en) 2005-04-27 2006-11-02 Aehr Test Systems Apparatus for testing electronic devices
US7800382B2 (en) 2007-12-19 2010-09-21 AEHR Test Ststems System for testing an integrated circuit of a device and its method of use
US8030957B2 (en) 2009-03-25 2011-10-04 Aehr Test Systems System for testing an integrated circuit of a device and its method of use
CN202276549U (zh) * 2011-09-26 2012-06-13 番禺得意精密电子工业有限公司 电连接组件
JP5167516B1 (ja) * 2011-11-30 2013-03-21 株式会社フジクラ 部品内蔵基板及びその製造方法並びに部品内蔵基板実装体
US20130181359A1 (en) 2012-01-13 2013-07-18 TW Semiconductor Manufacturing Company, Ltd. Methods and Apparatus for Thinner Package on Package Structures
TWI508249B (zh) 2012-04-02 2015-11-11 矽品精密工業股份有限公司 封裝件、半導體封裝結構及其製法
US20130308274A1 (en) * 2012-05-21 2013-11-21 Triquint Semiconductor, Inc. Thermal spreader having graduated thermal expansion parameters
US9209106B2 (en) 2012-06-21 2015-12-08 Ati Technologies Ulc Thermal management circuit board for stacked semiconductor chip device
US9006908B2 (en) * 2012-08-01 2015-04-14 Marvell Israel (M.I.S.L) Ltd. Integrated circuit interposer and method of manufacturing the same
US9196575B1 (en) * 2013-02-04 2015-11-24 Altera Corporation Integrated circuit package with cavity in substrate
US9318464B2 (en) * 2013-05-21 2016-04-19 Advanced Micro Devices, Inc. Variable temperature solders for multi-chip module packaging and repackaging
US9653443B2 (en) * 2014-02-14 2017-05-16 Taiwan Semiconductor Manufacturing Company, Ltd. Thermal performance structure for semiconductor packages and method of forming same
US9391029B2 (en) * 2014-06-12 2016-07-12 Kabushiki Kaisha Toshiba Electronic device
US10192846B2 (en) 2014-11-05 2019-01-29 Infineon Technologies Austria Ag Method of inserting an electronic component into a slot in a circuit board
US10064287B2 (en) * 2014-11-05 2018-08-28 Infineon Technologies Austria Ag System and method of providing a semiconductor carrier and redistribution structure
US10553557B2 (en) 2014-11-05 2020-02-04 Infineon Technologies Austria Ag Electronic component, system and method
KR101640341B1 (ko) * 2015-02-04 2016-07-15 앰코 테크놀로지 코리아 주식회사 반도체 패키지
US9996120B1 (en) * 2015-05-22 2018-06-12 EMC IP Holding Company LLC PCB module for increased connectivity
US9589920B2 (en) * 2015-07-01 2017-03-07 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Chip package
US9779940B2 (en) * 2015-07-01 2017-10-03 Zhuahai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Chip package
DE102015220676A1 (de) * 2015-10-22 2017-04-27 Zf Friedrichshafen Ag Leiterplatte und Anordnung mit einer Leiterplatte
US10854590B2 (en) * 2015-12-23 2020-12-01 Intel IP Corporation Semiconductor die package with more than one hanging die
JP7045995B2 (ja) 2016-01-08 2022-04-01 エイアー テスト システムズ 電子試験装置における装置の熱制御のための方法及びシステム
FR3050073B1 (fr) * 2016-04-12 2018-05-04 Mbda France Systeme electronique pourvu d'une pluralite de fonctions electroniques interconnectees
US10121766B2 (en) * 2016-06-30 2018-11-06 Micron Technology, Inc. Package-on-package semiconductor device assemblies including one or more windows and related methods and packages
JP6528145B2 (ja) * 2016-08-31 2019-06-12 株式会社村田製作所 回路モジュールおよびその製造方法
US10797039B2 (en) * 2016-12-07 2020-10-06 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming a 3D interposer system-in-package module
US10062634B2 (en) * 2016-12-21 2018-08-28 Micron Technology, Inc. Semiconductor die assembly having heat spreader that extends through underlying interposer and related technology
WO2018157314A1 (zh) * 2017-02-28 2018-09-07 华为技术有限公司 光电混合封装组件
EP4290243A3 (en) * 2017-03-03 2024-02-28 AEHR Test Systems Electronics tester
US9899305B1 (en) * 2017-04-28 2018-02-20 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor package structure
US10269678B1 (en) 2017-12-05 2019-04-23 Nxp Usa, Inc. Microelectronic components having integrated heat dissipation posts, systems including the same, and methods for the fabrication thereof
US11101145B2 (en) * 2018-08-14 2021-08-24 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with dummy micro bumps between stacking dies to improve flowability of underfill material
US11152333B2 (en) * 2018-10-19 2021-10-19 Micron Technology, Inc. Semiconductor device packages with enhanced heat management and related systems
US10973114B2 (en) 2018-10-29 2021-04-06 L3 Technologies, Inc. Indium-based interface structures, apparatus, and methods for forming the same
US11553616B2 (en) * 2018-12-07 2023-01-10 Delta Electronics, Inc. Module with power device
CN111295045B (zh) * 2018-12-07 2023-08-04 台达电子工业股份有限公司 电源模块
US10943880B2 (en) 2019-05-16 2021-03-09 Advanced Micro Devices, Inc. Semiconductor chip with reduced pitch conductive pillars
CN114009153A (zh) * 2020-04-23 2022-02-01 鸿富锦精密工业(武汉)有限公司 堆叠式电路板
US20210391301A1 (en) * 2020-06-10 2021-12-16 Intel Corporation High speed memory system integration
US11769752B2 (en) * 2020-07-24 2023-09-26 Micron Technology, Inc. Stacked semiconductor die assemblies with substrate heat sinks and associated systems and methods
JP7510817B2 (ja) * 2020-08-25 2024-07-04 新光電気工業株式会社 半導体装置及びその製造方法
US11625079B2 (en) * 2020-12-23 2023-04-11 Quanta Computer Inc. Staggered arrangement graphite heat sink for liquid cooling cold plate
US20220330414A1 (en) * 2021-04-08 2022-10-13 International Business Machines Corporation Heat sinks with beyond-board fins

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07240496A (ja) * 1994-02-28 1995-09-12 Mitsubishi Electric Corp 半導体装置、その製造方法、半導体素子のテスト方法、そのテスト基板およびそのテスト基板の製造方法
US5567654A (en) * 1994-09-28 1996-10-22 International Business Machines Corporation Method and workpiece for connecting a thin layer to a monolithic electronic module's surface and associated module packaging
US6580611B1 (en) * 2001-12-21 2003-06-17 Intel Corporation Dual-sided heat removal system
JP2003243565A (ja) * 2002-02-07 2003-08-29 Motorola Inc パッケージ化半導体装置およびその製作方法
JP2006054274A (ja) * 2004-08-11 2006-02-23 Sony Corp 電子回路装置
JP2007123457A (ja) * 2005-10-27 2007-05-17 Nec Electronics Corp 半導体モジュール
US20070297155A1 (en) * 2006-06-27 2007-12-27 Lenovo (Singapore) Pte. Ltd. Integrated circuit chip thermal solution
US20080150125A1 (en) * 2006-12-20 2008-06-26 Henning Braunisch Thermal management of dies on a secondary side of a package

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5856911A (en) * 1996-11-12 1999-01-05 National Semiconductor Corporation Attachment assembly for integrated circuits
US6060777A (en) * 1998-07-21 2000-05-09 Intel Corporation Underside heat slug for ball grid array packages
US6853070B2 (en) * 2001-02-15 2005-02-08 Broadcom Corporation Die-down ball grid array package with die-attached heat spreader and method for making the same
TW502417B (en) 2001-06-26 2002-09-11 Siliconware Precision Industries Co Ltd Chip-embedded-type semiconductor package with high heat dissipation
TW502406B (en) * 2001-08-01 2002-09-11 Siliconware Precision Industries Co Ltd Ultra-thin package having stacked die
US6712621B2 (en) * 2002-01-23 2004-03-30 High Connection Density, Inc. Thermally enhanced interposer and method
US6861750B2 (en) * 2002-02-01 2005-03-01 Broadcom Corporation Ball grid array package with multiple interposers
US6906415B2 (en) 2002-06-27 2005-06-14 Micron Technology, Inc. Semiconductor device assemblies and packages including multiple semiconductor devices and methods
JP3967263B2 (ja) * 2002-12-26 2007-08-29 セイコーインスツル株式会社 半導体装置及び表示装置
TWI225299B (en) 2003-05-02 2004-12-11 Advanced Semiconductor Eng Stacked flip chip package
US7122906B2 (en) 2004-01-29 2006-10-17 Micron Technology, Inc. Die-wafer package and method of fabricating same
US20100181594A1 (en) * 2008-03-25 2010-07-22 Lin Charles W C Semiconductor chip assembly with post/base heat spreader and cavity over post

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07240496A (ja) * 1994-02-28 1995-09-12 Mitsubishi Electric Corp 半導体装置、その製造方法、半導体素子のテスト方法、そのテスト基板およびそのテスト基板の製造方法
US5567654A (en) * 1994-09-28 1996-10-22 International Business Machines Corporation Method and workpiece for connecting a thin layer to a monolithic electronic module's surface and associated module packaging
US6580611B1 (en) * 2001-12-21 2003-06-17 Intel Corporation Dual-sided heat removal system
JP2003243565A (ja) * 2002-02-07 2003-08-29 Motorola Inc パッケージ化半導体装置およびその製作方法
JP2006054274A (ja) * 2004-08-11 2006-02-23 Sony Corp 電子回路装置
JP2007123457A (ja) * 2005-10-27 2007-05-17 Nec Electronics Corp 半導体モジュール
US20070297155A1 (en) * 2006-06-27 2007-12-27 Lenovo (Singapore) Pte. Ltd. Integrated circuit chip thermal solution
US20080150125A1 (en) * 2006-12-20 2008-06-26 Henning Braunisch Thermal management of dies on a secondary side of a package

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017510076A (ja) * 2014-03-31 2017-04-06 マイクロン テクノロジー， インク． 改良された熱性能を有する積層半導体ダイアセンブリならびに関連するシステムおよび方法
US10461059B2 (en) 2014-03-31 2019-10-29 Micron Technology, Inc. Stacked semiconductor die assemblies with improved thermal performance and associated systems and methods
US11191150B2 (en) 2019-08-09 2021-11-30 Samsung Electro-Mechanics Co., Ltd. Electronic component module and method for manufacturing the same

Also Published As

Publication number Publication date
US8472190B2 (en) 2013-06-25
WO2012040271A1 (en) 2012-03-29
KR20130102052A (ko) 2013-09-16
EP2619795A1 (en) 2013-07-31
US20120075807A1 (en) 2012-03-29
CN103098207A (zh) 2013-05-08

Similar Documents

Publication Publication Date Title
JP2013538012A (ja) 熱管理を伴う積層半導体チップデバイス
US6864165B1 (en) Method of fabricating integrated electronic chip with an interconnect device
JP6679748B2 (ja) バックサイドドリリング埋込みダイ基板
TWI614865B (zh) 用以與上ｉｃ封裝體耦合以形成封裝體疊加（ｐｏｐ）總成的下ｉｃ封裝體結構，以及包含如是下ｉｃ封裝體結構的封裝體疊加（ｐｏｐ）總成
JP5639368B2 (ja) スタック式ダイ埋め込み型チップビルドアップのためのシステム及び方法
US9437561B2 (en) Semiconductor chip with redundant thru-silicon-vias
US7173330B2 (en) Multiple chip semiconductor package
US10211160B2 (en) Microelectronic assembly with redistribution structure formed on carrier
JP5654067B2 (ja) アンダーバンプ配線層の方法および装置
US8704353B2 (en) Thermal management of stacked semiconductor chips with electrically non-functional interconnects
TW201701432A (zh) 具有高佈線密度補片的半導體封裝
TW201701404A (zh) 封裝結構及封裝方法
JP2013538460A5 (ja)
TW201533882A (zh) 覆晶堆疊封裝
US11967587B2 (en) IC package with top-side memory module
US8546187B2 (en) Electronic part and method of manufacturing the same
JP2003069181A (ja) 電子機器装置及びその製造方法
US20240096838A1 (en) Component-embedded packaging structure
JP2011014565A (ja) マルチチップモジュールおよびプリント基板ユニット並びに電子機器
JP2000311965A (ja) 半導体装置及びその製造方法
JP2010050266A (ja) 半導体装置及び電子装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140919

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140919

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20140919

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20141014

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141021

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150120

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150217