JP2010050266A - 半導体装置及び電子装置 - Google Patents

Abstract

【課題】バンプにかかる応力を分散することにより、バンプ周辺でのクラックや剥離、ひいては回路の断線や短絡を防止し、実装基板に実装した際の接続信頼性を向上させることができるとともに、製造プロセスが簡単で、材料の選択性が広い半導体装置を提供する。
【解決手段】本発明に係る半導体装置１は、一面に電極２が形成された半導体基板１０と、前記電極と電気的に接続するように前記半導体基板の一面側に配された第一導電層１１と、前記第一導電層を覆うように配された第一絶縁樹脂層１２と、前記第一導電層の少なくとも一部を露出するように、前記第一絶縁樹脂層に配された貫通孔１３と、一端部が前記貫通孔を通じて前記第一導電層と電気的に接続され、他端部が前記第一絶縁樹脂層上に延設された第二導電層１４と、を少なくとも備えたことを特徴とする。
【選択図】図１

Description

本発明は、ウエハレベルＣＳＰにおいて、接続信頼性を向上させた半導体装置及びこの半導体装置を具備する電子機器に関する。

近年広く普及している半導体パッケージ構造にＢＧＡ（ボールグリッドアレイ）がある。これは、パッケージの平坦な表面にはんだバンプと呼ばれる電極を二次元的に配置した構造を有しているため、従来のＤＩＰ（Dual inline Package）やＱＦＰ（Quad Flat Package）に比べて高密度な実装が可能となる。このため、ＢＧＡはコンピュータのＣＰＵやメモリなどのパッケージとして使われている。従来のＢＧＡタイプの半導体パッケージは、パッケージサイズがチップサイズよりも大きいが、なかでもパッケージをほとんどチップサイズに近い大きさにまで小型化したパッケージはＣＳＰ（チップサイズパッケージ）と呼ばれ、電子機器の小型軽量化に大きく貢献している。

これらＢＧＡタイプのパッケージは、回路を形成したシリコンウエハを切断し、その半導体チップをインターポーザと呼ばれる実装基板に搭載してパッケージを完成させるものであり、パターニングされたインターポーザが必要である上に、個々に半導体チップを個別にインターポーザに実装する工程が必要である。このため、専用の材料や製造装置を用いなければならず、コストが高くなるという欠点があった。

これに対し、一般的に「ウエハレベルＣＳＰ」と呼ばれる製法においては、例えば図５に示すように、このシリコンウエハ１０１上に、絶縁層１０２、再配線層１０３、封止層１０４、はんだバンプ１０５等を形成し、最終工程においてウエハを所定のチップ寸法に切断することでパッケージ構造を具備した半導体チップ１００を得ることができる。パッケージ構造をウエハ上に一括形成するため、従来のようにインターポーザを必要とせず、またウエハ状態で加工するので専用の装置を必要としない。このため製造効率が高く、コスト面の不利は低減している。しかもウエハ全面にパッケージ加工を施した後にダイシングして個片化することから、個片化したチップそのものの大きさが、パッケージの施された半導体チップとなり、実装基板に対して最小投影面積を有する半導体チップを得ることが可能となる。また配線距離が従来のパッケージよりも短く、配線の寄生容量も小さい。これら優れた特徴は、現在急速に進んでいる実装の高密度化や情報処理速度の高速化が実現できるという点において非常に優位である（非参考文献１参照）。

しかしながら、実装基板に実装した半導体パッケージは、衝撃、振動など外部から機械的な歪みによる応力を受けるだけでなく、半導体パッケージと実装基板との熱膨張率の違いによって発生する熱応力を受ける。ウエハレベルＣＳＰなど、はんだバンプを介して実装基板と半導体チップとを電気的・機械的に接続する半導体パッケージでは、このはんだバンプの接合部に応力が最も集中しやすい。このため、このはんだバンプやその周辺ではクラックや剥離などの問題が発生し易く、最終的には回路の断線や短絡にいたって、デバイスが動作しなくなってしまうという問題が起こる。

このような問題を防ぐため、下記に挙げた手法によってバンプに加わる応力を分散することが試みられている。
・バンプと半導体チップとの間に銅ポストを有する構造（例えば、特許文献１参照）
・ポストの内部に樹脂コアを有する構造（例えば、特許文献２参照）
・厚い樹脂層を有する構造（例えば、特許文献３、４参照）

しかしながら、これらの構造を実現するためには多くのプロセスが必要であり、製造コストがかかるとともに、使用できる材料も限定されてしまう。また、いずれの構造もパッケージが厚くなるため、パッケージの薄型化に対して不利である。
特開２０００−２００８００号公報 国際公開第２０００／０７７８４４号パンフレット 国際公開第１９９８／０２５２９７号パンフレット 特開２００１−２２３２９２号公報 日経マイクロデバイス ２０００年２月号ｐ４２、２０００年３月号ｐ１２１、２０００年４月号ｐ１１４）

本発明は、このような従来の実情に鑑みて考案されたものであり、バンプにかかる応力を分散することにより、バンプ周辺でのクラックや剥離、ひいては回路の断線や短絡を防止し、実装基板に実装した際の接続信頼性を向上させることができるとともに、製造プロセスが簡単で、材料の選択性が広い半導体装置を提供することを目的とする。
また、本発明は、実装基板に実装された半導体装置の接続信頼性に優れた電子装置を提供することを第二の目的とする。

本発明の請求項１に記載の半導体装置は、一面に電極が形成された半導体基板と、前記電極と電気的に接続するように前記半導体基板の一面側に配された第一導電層と、前記第一導電層を覆うように配された第一絶縁樹脂層と、前記第一導電層の少なくとも一部を露出するように、前記第一絶縁樹脂層に配された貫通孔と、一端部が前記貫通孔を通じて前記第一導電層と電気的に接続され、他端部が前記第一絶縁樹脂層上に延設された第二導電層と、を少なくとも備えたことを特徴とする。
本発明の請求項２に記載の半導体装置は、請求項１において、前記第二導電層のうち前記第一絶縁樹脂層上に延在して配された部位を覆うように配されたバンプを、さらに備えたことを特徴とする。
本発明の請求項３に記載の半導体装置は、請求項１又は２において、前記半導体基板上に配され、前記電極の少なくとも一部を露出する開口部を有する第二絶縁樹脂層をさらに備え、前記第一導電層は、前記第二絶縁樹脂層上に配されていることを特徴とする。
本発明の請求項４に記載の半導体装置は、請求項１乃至３のいずれかにおいて、前記第二導電層は、前記貫通孔の内壁面を少なくとも覆うように配されていることを特徴とする。
本発明の請求項５に記載の半導体装置は、請求項１乃至４のいずれかにおいて、前記第二導電層は、前記第一絶縁樹脂層上に延在して配された部位において、前記第一絶縁樹脂層に向かって凸状に形成された凸部を有することを特徴とする。
本発明の請求項６に記載の電子装置は、前記請求項１乃至５のいずれかに記載の半導体装置を備えたことを特徴とする。

本発明では、第二導電層の一端部が貫通孔を通じて第一導電層と電気的に接続され、他端部が第一絶縁樹脂層上に延設して配されているので、貫通孔内に形成された第二導電層に応力を集中させることができる。これにより、バンプにかかる応力を分散することができ、はんだバンプ周辺でのクラックや剥離、ひいては回路の断線や短絡を防止することができる。その結果、本発明では、実装基板に実装したときの接続信頼性を向上させることができるとともに、製造プロセスが簡単で、材料の選択性が広い半導体装置を提供することができる。
また、本発明では、回路の断線や短絡を防止することができ、実装基板に実装したときの接続信頼性に優れた半導体装置を備えているので、信頼性に優れた電子装置を提供することができる。

以下、本発明に係る半導体装置の一実施形態を図面に基づいて説明する。

図１は、本発明に係る半導体装置の一構成例を模式的に示す断面図である。
この半導体装置１Ａ（１）は、一面１０ａに電極２が形成された半導体基板１０と、前記電極２と電気的に接続するように前記半導体基板１０の一面１０ａ側に配された第一導電層１１と、前記第一導電層１１を覆うように配された第一絶縁樹脂層１２と、前記第一導電層１１の少なくとも一部を露出するように、前記第一絶縁樹脂層１２に配された貫通孔１３と、一端部が前記貫通孔１３を通じて前記第一導電層１１と電気的に接続され、他端部が前記第一絶縁樹脂層１２上に延設して配された第二導電層１４と、前記第二導電層１４のうち前記第一絶縁樹脂層１２上に延在して配された部位を覆うように配されたバンプ１５とを、を備える。

本発明では、第二導電層１４の一端部が貫通孔１３を通じて第一導電層１１と電気的に接続され、他端部が前記第一絶縁樹脂層１２上に延設して配されているので、貫通孔１３内に形成された第二導電層１４に応力を集中させることができる。これにより、バンプ１５にかかる応力を分散することができ、バンプ１５周辺でのクラックや剥離、ひいては回路の断線や短絡を防止することができる。その結果、本発明では、基板に実装したときの接続信頼性を向上させることができるとともに、製造プロセスが簡単で、材料の選択性が広い半導体装置を提供することができる。

半導体基板１０は、例えばシリコンやガリウム砒素等からなり、少なくとも表層が絶縁部（図示略）をなす基材の一面１０ａ上に、例えば電極２としてＡｌパッドが設けられている。

第一導電層１１は、電極２とバンプ１５とを電気的に接続する再導電層（アンダーパス）である。第一導電層１１の一端部は、半導体基板１０の一面１０ａ側に配され、電極２と電気的に接続されている。また、第一導電層１１の他端部は、第一絶縁樹脂層１２の開口部と整合する位置まで延びている。また、第一導電層１１はバンプ１５と接続していないため薄くすることができる。このため配線の微細化が容易である。

第一導電層１１の形成手法には、アディティブ法、セミアディティブ法、サブトラクティブ法、リフトオフ法などがあるが、なかでも微細配線が容易に形成できるセミアディティブ法がより好ましい。
セミアディティブ法の場合、第一導電層１１は密着層と導電層からなる。

密着層は、第一導電層１１と半導体基板１０との密着性を確保し、かつ第一導電層１１を容易に形成するために形成される。さらには半導体基板１０の電極２と第一導電層１１の間のマイグレーションを抑制する役割も担っている。
密着層は蒸着、スパッタ、ＣＶＤなどにより半導体基板１０の一面１０ａ上に形成する。その材料は、クロム、チタン、タングステン、チタン−タングステン、銅、ニッケルなどの金属が好ましく、これらの積層構造がより好ましい。

次に、密着層の上にパターニングされたレジスト層を形成する。レジスト層はドライフィルムをラミネートするか、あるいはワニスをスピンコート法やスクリーン印刷法を用いて塗布した後、フォトリソグラフィにてパターニングする。
次に第一導電層１１を電解めっき法にて形成する。その材料は、電気導電性に優れ、耐熱性の高い金属がよく、例えば銅や銀、金、ニッケルなどが好ましい。あるいはこれらを主成分とした合金、あるいはこれらの積層構造でもかまわない。その中でも、電気抵抗率が低く、比較的安価な銅が最も好ましい。第一導電層１１の厚さは１〜１０μｍが好ましい。レジスト層を除去し、密着層の不要部分をウェットエッチングやドライエッチングなどで除去する。

第一絶縁樹脂層１２は、前記第一導電層１１を覆うように配され、半導体基板１０の表面に沿う位置が電極２とは異なる位置に開口した貫通孔１３を有する。この貫通孔１３は、第二導電層１４の一端部に整合する位置に形成されている。
第一絶縁樹脂層１２は、絶縁性が高く、耐熱性・耐薬品性に優れ、機械的強度が強いものがよく、加えてヤング率が０．１〜５ＧＰａのものが好ましく、具体的には、例えばポリイミド樹脂、エポキシ樹脂、フェノール樹脂、シリコーン樹脂、ＡＢＳ樹脂、ＰＢＯ樹脂などが挙げられる。

第一絶縁樹脂層１２は感光性樹脂を用い、ドライフィルムをラミネートするか、あるいはワニスをスピンコート法やスプレーコート法、スクリーン印刷法を用いて塗布することにより形成される。また、貫通孔１３は、例えばフォトリソグラフィ技術を利用したパターニング、または、レーザーやＲＩＥでパターニングすることなどにより形成することができる。一方、第一絶縁樹脂層１２に非感光性樹脂を用いた場合、貫通孔１３はレーザーやＲＩＥでパターニングする。

この半導体装置１Ａ（１）では、絶縁樹脂層が１層だけのため、製造プロセスが従来よりも簡単になる。また、絶縁樹脂層のパターニング精度が従来より低くてよいため、材料の選択性を広げることができる。

貫通孔１３は、第一導電層１１の少なくとも一部を露出するように、第一絶縁樹脂層１２に配されている。
第一絶縁樹脂層１２のパターニングにおいて、バンプ１５の配置される位置に貫通孔１３を形成するが、ここには後に、第二導電層１４を形成するために蒸着やスパッタ、ＣＶＤを用いて薄膜を形成する。このとき、貫通孔１３の内壁面にも薄膜を十分な厚さで形成するため、開口寸法（開口径）が第二導電層１４側で大きく、第一導電層１１に近づくほど小さくなるように、貫通孔１３の内壁面には傾斜を設けることが好ましい。第一導電層１１と、貫通孔１３の内壁面とが成す角度θは、４５°〜８５°の範囲であるのが好ましい。

また、貫通孔１３の寸法（開口径）は、バンプ１５の直径の１〜５０％であることが好ましい。また、第二導電層１４側（図中上側）における開口径ｄ１と、第一導電層１１側（図中下側）における開口径ｄ２との比（ｄ１／ｄ２）は、１．１〜２．０であることが好ましい。

第二導電層１４は、一端部が前記貫通孔１３を通じて前記第一導電層１１と電気的に接続され、他端部が前記第一絶縁樹脂層１２上に延設して配される。
この半導体装置１では、導電層を２層備え、それぞれがバンプ１５の直下で接続されている。すなわち、第一導電層１１が再配線を構成し、第二導電層１４がＵＢＭ(Under Bump Metal)の役割を担っている。

第二導電層１４の形成は第一導電層１１と同様にして形成することができるが、その厚さは５〜２０μｍとするのが好ましい。また銅がバンプ１５ヘ固溶するのを防ぐため、さらにその上に電解めっき法あるいは無電解めっき法を用いてニッケル、金、パラジウムのうち少なくとも１つの元素を含む層を形成するのが好ましい。なお、第二導電層１４の上面は、作製上、第一絶縁樹脂層１２と接続している部分が凹んでいる。

バンプ１５は、はんだからなり、第二導電層１４のうち第一絶縁樹脂層１２上に延在して配された部位を覆うように配される。これにより、バンプ１５と第二導電層１４との間に亀裂を生じさせ難くすることができる。
はんだは鉛を含む組成であっても、含まない組成であってもかまわない。鉛を含まない組成としては、錫を主成分として、銀、銅、インジウム、亜鉛、ビスマスの元素のうち少なくともひとつを含む組成が好ましい。

バンプ１５は、はんだボール搭載法、電解はんだめっき法、はんだペースト印刷法、はんだペーストディスペンス法、はんだ蒸着法等により形成することができる。はんだバンプ１５の中心と、貫通孔１３の中心とはずれていても構わない。

このように、本発明の半導体装置１Ａ（１）では、第二導電層１４の一端部が貫通孔１３を通じて第一導電層１１と電気的に接続され、他端部が前記第一絶縁樹脂層１２上に延設して配されているので、貫通孔１３内に形成された第二導電層１４に応力を集中させることができる。これにより、バンプ１５にかかる応力を分散することができ、バンプ１５周辺でのクラックや剥離、ひいては回路の断線や短絡を防止することができる。その結果、基板に実装したときの接続信頼性を向上させることができる。

また、本発明の半導体装置１Ａ（１）では、絶縁樹脂層が１層だけのため、製造プロセスが従来よりも簡単になる。また、絶縁樹脂層のパターニング精度が従来より低くてよいため、材料の選択性を広げることができる。さらに、樹脂ポストや厚膜の絶縁樹脂層がないので、パッケージの薄型化が可能である。また、配線の微細化が容易で、バンプ１５の狭ピッチ化に対応することができる。

＜第二実施形態＞
図２は、本発明に係る半導体装置の第二実施形態を示す断面図である。
なお、図２において、図１と同じ構成要素については同じ符号を付し、共通部分の詳細な説明を省略する。
この半導体装置１Ｂ（１）は、前記半導体基板１０上に配され、前記電極２の少なくとも一部を露出する開口部１７を有する第二絶縁樹脂層１６をさらに備え、前記第一導電層１１は、前記第二絶縁樹脂層１６上に配されていることを特徴とする。

半導体基板１０はシリコンなど熱膨張率が小さい材料からなる一方で、第一導電層１１は銅などの熱膨張係数が大きい材料からなる。このため、熱サイクル環境下では熱膨張率の差に起因する応力が発生し、半導体基板１０と第一導電層１１とが剥離、あるいはクラックが入るなどの問題が発生し、これが信頼性に大きく影響を及ぼす。

そこで、この問題を回避するために、半導体基板１０と第一導電層１１との間に第二絶縁樹脂層１６を配した。これにより半導体基板１０と第一導電層１１との熱膨張率の差に起因する応力を緩和することができる。
第二絶縁樹脂層１６は、上述した第一絶縁樹脂層１２と同様にして形成することができるが、その厚さは０．５〜１０μｍとするのが好ましい。

＜第三実施形態＞
図３は、本発明に係る半導体装置の第三実施形態を示す断面図である。
なお、図３において、図１と同じ構成要素については同じ符号を付し、共通部分の詳細な説明を省略する。
この半導体装置１Ｃ（１）は、前記第二導電層１４は、前記貫通孔１３の内壁面を少なくとも覆うように配されていることを特徴とする。すなわち、第二導電層１４は、前記貫通孔１３の内壁面に沿って配され、さらに、その内側にはんだが充填されている。

第一導電層１１と第二導電層１４とを電気的に接続するための、第一絶縁樹脂層１２に設けられた貫通孔１３は、開口径が小さいほど横方向の変形が容易になり応力を効率よく緩和できる一方で、第一導電層１１と第二導電層１４との接続面積が小さくなり、導通不良が発生しやすい。

そこでこの問題を回避するために、上述した第一実施形態の場合よりも貫通孔１３の開口面積を大きくすることで、第一導電層１１と第二導電層１４との接続面積を確保して導通不良を回避することができる。また、貫通孔１３の中心部には、銅よりもヤング率が１桁小さいはんだを充填することで、応力緩和性能の低下を防ぐことができる。

また、第二導電層１４の形成が終わったときに、この開口部分はアスペクト比が大きいため、はんだバンプ１５の形成時にはんだが内部まで入りきらず、ボイドが発生する可能性がある。そこで、第二導電層１４の表面に無電界スズめっきを施してはんだとの濡れ性を向上させ、また活性力の高いフラックスを使用する。または真空リフロー炉を使用することで、ボイドの発生を低減させることができた。

＜第四実施形態＞
図４は、本発明に係る半導体装置の第四実施形態を示す断面図である。
なお、図４において、図１と同じ構成要素については同じ符号を付し、共通部分の詳細な説明を省略する。
この半導体装置１Ｄ（１）は、前記第二導電層１４は、前記第一絶縁樹脂層１２上に延在して配された部位において、前記第一絶縁樹脂層１２に向かって凸状に形成された凸部１８を有することを特徴とする。

従来の構造では、バンプ１５と接続する導電層の外周領域は絶縁樹脂層で覆われていたが、本発明では覆われていない。このため、半導体装置１を基板に実装した状態では第二導電層１４と第一絶縁樹脂層１２との界面に応力が集中しやすくなり、ここから剥離が生じる可能性がある。

そこで、第二導電層１４に、第一絶縁樹脂層１２に向かって凸状に形成された凸部１８を設けることで、第一絶縁樹脂層１２と第二導電層１４との接合面積が増えることにより第一絶縁樹脂層１２と第二導電層１４との密着力が向上する。また、第二導電層１４の下に凸な形状（凸状）を有することで横方向への変形が従来より容易となるため、応力を緩和することができる。これにより第一絶縁樹脂層１２と第二導電層１４との剥離をより確実に抑えることができる。

このような凸部１８は、第一絶縁樹脂層１２を形成した後に、第二導電層１４が形成される部分に微小な凹みを設ける。その後、その上に第二導電層１４を形成した際に、前記凹みに対応する部分は第一絶縁樹脂層１２に向かって凸状に形成された凸部１８となる。凹みの加工はレーザーで行うのが好ましい。
この凸部１８は、直径は５〜５０μｍ、高さは１〜１０μｍとすることが好ましい。

本発明は、上述したような半導体装置を用いた電子装置にも適用することができる。
本発明は、たとえば携帯電話やデジタルカメラ、ノートパソコンなど、小型で高密度な電子部品を必要とする電子装置に適用できる。また、ウエハレベルＣＳＰに限らず、バンプを介して接続されるＢＧＡパッケージ全般、あるいはフリップチップにも適用できる。

以上、本発明の半導体装置及び電子装置について説明してきたが、本発明はこれに限定されるものではなく、発明の趣旨を逸脱しない範囲で、適宜変更が可能である。

本発明は、半導体装置及び電子機器に広く適用可能である。

本発明に係る半導体装置の一例を示す断面図。 本発明に係る半導体装置の他の一例を示す断面図。 本発明に係る半導体装置の他の一例を示す断面図。 本発明に係る半導体装置の他の一例を示す断面図。 従来の半導体装置の一例を示す断面図。

符号の説明

１（１Ａ〜１Ｄ） 半導体装置、２ 電極、１０ 半導体基板、１１ 第一導電層、１２ 第一絶縁樹脂層、１３ 貫通孔、１４ 第二導電層、１５ バンプ、１６ 第二絶縁樹脂層、１７ 開口部、１８ 凸部。

Claims (6)

1. 一面に電極が形成された半導体基板と、
   前記電極と電気的に接続するように前記半導体基板の一面側に配された第一導電層と、
   前記第一導電層を覆うように配された第一絶縁樹脂層と、
   前記第一導電層の少なくとも一部を露出するように、前記第一絶縁樹脂層に配された貫通孔と、
   一端部が前記貫通孔を通じて前記第一導電層と電気的に接続され、他端部が前記第一絶縁樹脂層上に延設された第二導電層と、を少なくとも備えたことを特徴とする半導体装置。
2. 前記第二導電層のうち前記第一絶縁樹脂層上に延在して配された部位を覆うように配されたバンプを、さらに備えたことを特徴とする請求項１に記載の半導体装置。
3. 前記半導体基板上に配され、前記電極の少なくとも一部を露出する開口部を有する第二絶縁樹脂層をさらに備え、
   前記第一導電層は、前記第二絶縁樹脂層上に配されていることを特徴とする請求項１又は２に記載の半導体装置。
4. 前記第二導電層は、前記貫通孔の内壁面を少なくとも覆うように配されていることを特徴とする請求項１乃至３のいずれかに記載の半導体装置。
5. 前記第二導電層は、前記第一絶縁樹脂層上に延在して配された部位において、前記第一絶縁樹脂層に向かって凸状に形成された凸部を有することを特徴とする請求項１乃至４のいずれかに記載の半導体装置。
6. 前記請求項１乃至５のいずれかに記載の半導体装置を備えたことを特徴とする電子装置。

Images