CN114009153A - 堆叠式电路板 - Google Patents

堆叠式电路板 Download PDF

Info

Publication number
CN114009153A
CN114009153A CN202080000833.1A CN202080000833A CN114009153A CN 114009153 A CN114009153 A CN 114009153A CN 202080000833 A CN202080000833 A CN 202080000833A CN 114009153 A CN114009153 A CN 114009153A
Authority
CN
China
Prior art keywords
circuit board
sub
main circuit
disposed
main
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080000833.1A
Other languages
English (en)
Inventor
周厚原
吴易炽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hongfujin Precision Industry Wuhan Co Ltd
Original Assignee
Hongfujin Precision Industry Wuhan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hongfujin Precision Industry Wuhan Co Ltd filed Critical Hongfujin Precision Industry Wuhan Co Ltd
Publication of CN114009153A publication Critical patent/CN114009153A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/368—Assembling printed circuits with other printed circuits parallel to each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09063—Holes or slots in insulating substrate not used for electrical connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09072—Hole or recess under component or special relationship between hole and component

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

提供一种具有堆叠的电路板的装置，所述装置包括主电路板(101)和设置在所述主电路板上的子电路板(102)。设置在所述子电路板(102)的底面上的多个子组件穿过所述主电路板(101)并向所述主电路板(101)的底面延伸。

Description

堆叠式电路板
技术领域
本公开总体上涉及一种堆叠式电路板，并且更具体地涉及一种堆叠的电路板，其子电路板堆叠在主电路板上以减小平面足迹。
背景技术
小型行动装置由于其紧凑性和便携性而越来越受欢迎。人们对行动装置能够具有可比拟固定式装置般的效能的期望也增加了。为此，行动装置通常需要既增加能力(或功能部件)又减小这种行动装置的整体尺寸。
发明内容
有鉴于此，有必要提供一种堆叠的电路板，以解决上述技术问题。
一种装置，包括：具有顶面及相对于所述顶面的底面的主电路板，其中所述主电路板定义有开口；具有顶面及相对于所述顶面的底面的子电路板，所述子电路板固定且围设于所述主电路板的所述开口的边缘区域；以及多个子组件，其设置在所述子电路板的所述顶面及所述底面；其中设置在所述子电路板的所述底面的所述多个子组件从所述主电路板的所述底面通过所述开口向外延伸。
附图说明
为了详细理解本公开的上述描述的特征的方式，可以通过参考实施例对以上简要概述的本公开进行更具体的描述，其中一些实施例在附图中示出。然而，应当注意的是，附图仅示出了本公开的典型实施例，因此不应被认为是对其范围的限制，本公开可以允许其他同样有效的实施例。
图1示出了根据本公开的一些实施例的堆叠封装的3D示意图；
图2示出了根据本公开的一些实施例的堆叠封装的剖面图；
图3示出了根据本公开的一些实施例的堆叠封装的剖面图；
图4示出了根据本公开的一些实施例的堆叠封装的剖面图；
图5示出了根据本公开的一些实施例的堆叠封装的剖面图；
图6示出了根据本公开的一些实施例的堆叠封装的3D示意图；
图7示出了根据本公开的一些实施例的堆叠封装的剖面图；
图8示出了根据本公开的一些实施例的堆叠封装的剖面图；
图9A-9D示出了根据本公开的一些实施例的主电路板及子电路板的连接的示意图。
具体实施方式
以下描述将参考附图以更全面地描述本发明。附图中所示为本公开的示例性实施例。然而，本发明可以以许多不同的形式来实施，并且不应该被解释为限于在此阐述的示例性实施例。提供这些示例性实施例是为了使本公开透彻和完整，并且将本发明的范围充分地传达给本领域技术人员。类似的附图标记表示相同或类似的组件。
本文使用的术语仅用于描述特定示例性实施例的目的，而不意图限制本发明。如本文所使用的，除非上下文另外清楚地指出，否则单数形式“一”，“一个”和“该”旨在也包括复数形式。此外，当在本文中使用时，“包括”和/或“包含”或“包括”和/或“包括”或“具有”和/或“具有”，整数，步骤，操作，组件和/或组件，但不排除存在或添加一个或多个其它特征，区域，整数，步骤，操作，组件，组件和/或其群组。
除非另外定义，否则本文使用的所有术语(包括技术和科学术语)具有与本公开所属领域的普通技术人员通常理解的相同的含义。此外，除非文中明确定义，诸如在通用字典中定义的那些术语应该被解释为具有与其在相关技术和本公开内容中的含义一致的含义，并且将不被解释为理想化或过于正式的含义。以下内容将结合附图对示例性实施例进行描述。须注意的是，参考附图中所描绘的组件不一定按比例显示；而相同或类似的组件将被赋予相同或相似的附图标记表示或类似的技术用语。
图1示出了根据本公开的一些实施例的堆叠封装的3D示意图。所述堆叠封装包括主电路板101及设置在所述主电路板101的子电路板102。多个电子组件(为便于参考而称为主组件)1设置在所述主电路板101的顶面。多个主组件1中的每一个可以具有彼此不同的功能、高度和形状。多个电子组件(为方便参考而通称为子组件)10及20设置在所述子电路板102的顶面及底面。在一些实施例中，所述多个子组件10彼此具有相同的结构外观。在一些实施例中，所述多个子组件10执行相同或相似的电子功能。在一些实施例中，所述多个子组件20具有彼此不同的结构和功能。在一些实施例中，所述多个子组件20具有与所述多个子组件10不同的结构。
在一些实施例中，在主电路板101的中央区域形成有开口。开口的面积小于子电路板102的平面面积。在图示的实施例中，在所述主电路板101的所述顶面上布置有多个焊垫101-1。多个焊垫101-1用于在子电路板102和主电路板101之间建立电耦合。示例性的多个焊垫101-1以围绕所述开口的方式设置。在一些实施例中，多个焊垫101-1是LGA(Land Gr id Array，平面网格)、BGA(Ba l l Gr i d Array)、PGA(P i n Gr i d Array，插针网格)或SGA(So l der Gr i dArray，球脚格点阵列)设计。在图示的实施例中，设置在所述子电路板102底面的所述多个子组件10及20将穿透所述主电路板101的所述开口(例如，延伸并到达主板的另一面)。
图2示出了根据本公开的一些实施例的堆叠封装的剖面图(例如，沿图1所示的切割线A-A')。所述堆叠封装包括主电路板101、设置在主电路板101上的子电路板102、设置以热接触所述子电路板102的封装的导热层300、以及耦接至所述导热层300的外壳200。在一些实施例中，多个主组件1设置在所述主电路板101的顶面上。在一些实施例中，在主电路板101的底面上没有布置任何组件。相反，多个子组件10及20设置在所述子电路板102的顶面和底面上。在一些实施例中，所述多个子组件10具有彼此相同的结构特征(例如，物理形状/尺寸)。在一些实施例中，多个子组件10具有相同的功能。
当子电路板102设置在所述主电路板101上时，所述主电路板101的所述焊接垫101-1可以通过焊料103与所述子电路板102的所述焊垫102-1建立物理和电性连接。设置在所述子电路板102的所述底面的所述多个子组件10及20会穿透主电路板101。在一些实施例中，背面对所述子电路板102的所述底面的所述多个子组件10的顶表面与所述主电路板101的所述底面基本平面。
在一些实施例中，所述多个子组件10是在操作过程中可能产生热量的电子组件。所述导热层300设置在所述子电路板102底面的多个子组件10的上方(例如，如图2所示的方向所示，其向下的表面)。在图示的实施例中，物理性地接触多个子组件10的导热层300的顶表面(即，如图所示的朝上的表面)与主电路板101的底面基本共面。所述导热层300的底表面与外壳200物理接触。藉此，由所述多个子组件10产生的热量可以通过导热层300传递到外壳200。
图3示出了根据本公开的一些实施例的堆叠封装的剖面图。所述堆叠封装包括主电路板101、设置在所述主电路板101的子电路板102、设置在所述子电路板102的导热层300、以及耦接至所述导热层300的外壳200。多个主组件1设置在所述主电路板101的顶面上。多个主组件2设置在所述主电路板101的底面。多个子组件10’及20’设置在所述子电路板102的顶面及底面。在一些实施例中，所述多个子组件10’具有相同的结构。在一些实施例中，所述多个子组件10’具有相同的功能。
当子电路板102设置在主电路板101上时，所述主电路板101的所述焊垫101-1得以通过焊料103耦合至所述子电路板102的所述焊垫102-1。为了实现减小总体封装轮廓，本案实施例将设置在所述子电路板102的所述底面的所述多个子组件10’及20’(根据示例性图的图示取向)以穿透所述主电路板101的方式设置。在一些实施例中，背离所述子电路板102底面的所述多个子组件10’顶表面(例如，最下面的表面)与多个主组件2顶表面(例如，最下面的表面)之间具有距离D1。举例来说，当所述多个主组件2具有不同的高度时，所述间隙距离D1由所述子组件10’顶表面(在所述子电路板102的所述底面)以及最高主组件2的顶表面(在所述主电路板101的所述底面)之间的高度差所定义。在一些实施例中，所述距离D1基本上为零。在一些实施例中，所述距离D1大于零。在一些实施例中，所述距离D1小于零。
在一些实施例中，所述多个子组件10’包括在操作过程中会发热的电子组件。所述导热层300与设置在所述子电路板102底面的多个子组件10’的顶表面热接触。在该示例性实施例中，与所述多个子组件10’物理接触的所述导热层300的所述顶表面基本上在所述主电路板101的所述底面之下(根据图示的方向)。而且，导热层300的底表面与所述外壳200物理接触。因此，由所述多个子组件10’产生的热量可以通过所述导热层300传递到所述外壳200。
图4示出了根据本公开的一些实施例的堆叠封装的剖面图。所述堆叠封装包括主电路板101、设置在所述主电路板101的子电路板102、设置在所述子电路板102的导热层300、以及耦接至所述导热层300的外壳200。多个主组件1设置在所述主电路板101的顶面上。另外，多个主组件2设置在主电路板101的底面上。多个子组件10及20设置在所述子电路板102的顶面及底面。在一些实施例中，所述多个子组件10具有相同的结构。在一些实施例中，所述多个子组件10具有相同的功能。
当子电路板102设置在主电路板101上时，所述主电路板101的所述焊垫101-1通过焊料103耦合至所述子电路板102的所述焊垫102-1。设置在所述子电路板102底面的所述多个子组件10及20将穿透所述主电路板101。在一些实施例中，背离所述子电路板102底面的所述多个子组件10的顶表面与所述主电路板101的所述底面基本共面。
在一些实施例中，所述多个子组件10包括在操作过程中会发热的电子组件。所述导热层300设置在所述子电路板102底面上的所述多个子组件10的所述顶表面。在图示的实施例中，物理接触所述多个子组件10的所述导热层300的所述顶表面与所述主电路板101的所述底面基本共面。在一些实施例中，所述导热层300的厚度大于多个主组件2的高度。所述导热层300的底表面与外壳200热接触。因此，由所述多个子组件10产生的热量可以通过所述导热层300传递到所述外壳200。
图5示出了根据本公开的一些实施例的堆叠封装的剖面图。所述堆叠封装包括主电路板101、设置在所述主电路板101的子电路板102、设置在所述子电路板102的导热层300、以及耦接至所述导热层300的外壳200。多个主组件1设置在所述主电路板101的顶面上。多个主组件2设置在主电路板101的底面上。多个子组件11、10”及20”设置在所述子电路板102的顶面及底面。在一些实施例中，所述多个子组件10”具有相同的结构。在一些实施例中，所述多个子组件10”具有相同的功能。
当子电路板102设置在主电路板101上时，所述主电路板101的所述焊垫101-1通过焊料103耦合至所述子电路板102的所述焊垫102-1。此外，设置在所述子电路板102底面的多个子组件10”及20”穿透所述主电路板101。
在一些实施例中，所述多个子组件10”包括在操作过程中会发热的电子组件。所述导热层300设置于所述子电路板102底面的多个子组件10”顶表面。导热层300的底表面与所述外壳200物理接触。藉此，由所述多个子组件10”产生的热量可以通过所述导热层300传递到所述外壳200。
在一些实施例中，外壳200包围主电路板101和子电路板102。外壳200包括顶部202及在顶部202下方的底部201。在一些实施例中，外壳200更包括支撑结构203，以使主电路板101保持与外壳200的底部201内表面一定距离。在一些实施例中，主组件2的高度小于支撑结构203的高度。在一些实施例中，紧固件400被进一步提供来固定所述主电路板101于所述外壳200。在一些实施例中，紧固件400拧设于支撑结构203上。此外，所述主电路板101可以设有能让所述紧固件400穿过的通孔。
在一些实施例中，所述外壳200的所述顶部202具有不同的高度。为了确定子电路板的设置，本提案实施例对应考虑了外壳200相对于主电路板101的高度。可以设置预定的阈值高度TH来确定位置。当主电路板101的顶面到壳体200的顶部202的内表面之间的高度H1大于阈值高度TH时，子电路板102可以放置在所述区域中。当主电路板101的顶面到外壳200的顶部202内表面之间的高度H2小于阈值高度TH时，子电路板102将无法被放置在所述区域中。
图6示出了根据本公开的一些实施例的堆叠封装的的3D示意图。所述堆叠封装包括主电路板101’以及设置在所述主电路板101’的子电路板102’。多个主组件1设置在所述主电路板101’的顶面。多个主组件1中的每一个可以具有彼此不同的功能、高度和形状。多个子组件10及20设置在子电路板102’的顶面及底面。在一些实施例中，多个子组件10具有相同的结构。在一些实施例中，多个子组件10具有相同的功能。在一些实施例中，多个子组件20具有彼此不同的结构和功能。在一些实施例中，多个子组件20与多个子组件10具有不同的结构。
在一些实施例中，在主电路板101’的中心区域附近形成有缺口(notch)轮廓。缺口的面积小于子电路板102’的平面面积。多个焊垫101-1’被布置在主电路板101’的顶面上。多个焊垫101-1’用于将子电路板102’电耦合至主电路板101’。在一些实施例中，多个焊垫101-1’以围设于所述缺口周围的方式布置。在一些实施例中，多个焊垫101-1’可以是LGA(平面网格)、BGA、PGA(插针网格)或SGA(球脚格点阵列)设计。设置在所述子电路板102’的所述底面的所述多个子组件10及20将穿透所述主电路板101的所述开口101’。
因为子电路板102’布置在主电路板101’的间隙上方，所以子电路板102’的悬垂而没有主电路板101’支撑的一侧(边缘)可以不设焊垫于其底面。在一些实施例中，子电路板102’的边缘可以从主电路板101’的侧面(边缘)侧向突出。在一些实施例中，子电路板102’在间隙上的悬挂区域可以设置有一或多个用于连接到主电路板101’之外其他设备部件(例如照相机模块)的焊垫，同时仍能保持整体硬件轮廓纤细。
在一些实施例中，包括如图1-6所示，用于主电路板和子电路的材料彼此相同。为了降低生产过程中的原材料成本，将主电路板和子电路板从同一面板上切下。由于子电路板的平面面积小于主电路板的平面面积，因此用于主电路板的面板的其余部分用于子电路板。
在一些实施例中，包括如图1-6所示，主电路板和子电路板使用的材料互不相同。在一些实施例中，所述主电路板的所述杨氏模量大于所述子电路板的所述杨氏模量。在一些实施例中，所述主电路板和所述子电路板都是硬式电路板。在一些实施例中，所述主电路板是硬式电路板，而子电路板是软式电路板或半柔性电路板。
例如，在一些实施例中，电路板(例如，主电路板101)可以包括多层结构，其中多个介电层和金属布线层彼此堆叠。在一些实施例中，主电路板包括四层堆叠结构。通常，电路板上更多的堆叠层可以实现更复杂的功能并支持更高的开关速度，但代价是成本较高。在一些实施例中，子电路板102包括与主电路板101相同数量的叠层。从实际意义上讲，这样的安排可以使制造商更好地利用原始电路板材料，因为在分割之后(例如，在形成较大的主板的切割过程中)原始电路板的较小的剩余部分可以被有效利用(例如，用于形成较小的子电路板102)。
然而，为了适合特定的实际要求(例如，封装柔性或封装轮廓减小)，在一些实施例中，主电路板和(多个)子电路板的横截面规格可能不同。在一些实施例中，主电路板的厚度大于子电路板的厚度。在一些实施例中，主电路板的导电层数与子电路板的导电层数不同。
在一些实施例中，主电路板的厚度可以为0.8mm左右，而子电路板的厚度可以小于或等于0.8mm。在一些实施例中，物理上和电气上耦合主电路板和子电路板的焊料的厚度约为0.12mm。
在一些示例性实施例中，布置在子电路板上的子组件可以包括存储芯片和基本组件，例如电阻器、电感器和电容器。存储芯片的高度可能大于基本组件的高度。在一些实施例中，存储芯片的高度可以大于或等于1mm，而基本组件的高度可以为0.8mm左右。
在一些实施例中，布置在子电路板底面上的子组件与外壳之间的距离可以约为0.7mm。因此，在一些实施例中，导热层的厚度可以为0.7mm左右。
在一些实施例中，布置在主电路板上的多个主组件的脚距可以与布置在子电路板上的多个子组件的脚距不同。因此，主电路板的脚距和导线间距可能与子电路板的脚距和导线间距不同。在一些实施例中，主电路板的脚距可能大于子电路板的脚距。在一些实施例中，主电路板的脚距可能小于子电路板的脚距。在一些实施例中，较小脚距是较大脚距的一个因素。在一些实施例中，主电路板的导线间距可能大于子电路板的导线间距。在一些实施例中，主电路板的导线间距可能小于子电路板的导线间距。在一些实施例中，较小导线间距是较大导线间距的一个因素。
在一些实施例中，布置在子电路板的顶面上的最高子组件的顶表面与布置在主电路板顶面上的最高主组件的顶表面基本共面。在一些实施例中，布置在子电路板顶面上的最高子组件的顶表面低于布置在主电路板顶面上的最高主组件的顶表面。在一些实施例中，布置在子电路板顶面上的最高子组件的顶表面高于布置在主电路板顶面上的最高主组件的顶表面。
在一些实施例中，用于形成导热层的材料可以包括导热垫、导热胶、导热胶带、导热膏、或它们的组合。图7示出了根据本公开的一些实施例的堆叠封装的剖面图。当将导热层301压在多个子组件10和外壳200之间时，可能会发生溢出至多个子组件10的侧壁。因此，导热层301的一部分突出至连接于导热层301多个子组件10的侧壁。
图8示出了根据本公开的一些实施例的堆叠封装的剖面图。在一些实施例中，与导热层302物理接触的多个子组件10及11’的高度彼此不同。在一些实施例中，子组件11’的高度大于子组件10的高度。因此，在子组件11’的顶表面和外壳200之间的导热层302的厚度小于在子组件10的顶表面和外壳200之间的导热层302的厚度。
在一些实施例中，在将子电路板粘贴到主电路板上时，焊料可能会被预先放置在子电路板的焊垫上。然后，子电路板上的焊料可重新加热并压在主电路板上的焊垫上。压力随后被施加于主电路板及子电路板，进而减小主电路板及子电路板之间的距离。图9A-9D示出了根据本公开的一些实施例的主电路板及子电路板的连接的示意图。
在图9A中，主电路板101a具有由非阻焊层所定义的焊垫101-1a；子电路板102a亦具有非阻焊层形成的焊垫102-1a。由于主电路板101a的焊垫101-1a的侧壁与阻焊层104a相距一定距离，因此焊料103a的一部分可以覆盖焊垫101-1a的侧壁。由于子电路板102a的焊垫102-1a的侧壁与阻焊层105a相距一定距离，因此焊料103a的一部分得以覆盖焊垫102-1a的侧壁。
在图9B中，主电路板101b具有阻焊层所形成的焊垫101-1b，子电路板102b具有阻焊层所定义的焊垫102-1b。由于主电路板101b的焊垫101-1b的边缘被阻焊层104b覆盖，而子电路板102b的焊垫102-1b的边缘被阻焊层105b覆盖，因此焊料103b被按压在阻焊层104b与阻焊层105b之间。
在图9C中，主电路板101c具有阻焊层限定的焊垫101-1c，子电路板102c具有非阻焊层限定的焊垫102-1c。由于子电路板102c的焊垫102-1c的侧壁与阻焊层105c相距一定距离，因此焊料103c的一部分可以覆盖焊垫102-1c的侧壁。当将具有预定焊料103c的子电路板102c的焊垫102-1c压到主电路板101c的焊垫101-1c上时，焊料103c将与焊垫101-1c物理接触，并且阻焊层104c可能会发生溢流。
在图9D中，主电路板101d具有非阻焊层限定的焊垫101-1d，而子电路板102d具有阻焊层限定的焊垫102-1d。当焊料103d预先设置在子电路板102d的焊垫102-1d上时，焊料103d可被限制在子电路板102d的阻焊层105d内。在一些实施例中，焊料103d可具有垂直凹入的轮廓(如本图所示)。当主电路板101d的焊垫101-1d的尺寸和子电路板102d的焊垫102-1d的尺寸相同时焊垫102-1d的接触面积小于焊垫101-1d的接触面积。因此，当将具有预先设置的焊料103d的子电路板102d的焊垫102-1d按压到主电路板101d的焊垫101-1d上时，焊料103d可以散布在主电路板101d的焊垫101-1d上。
有鉴于前述揭露内容，本公开的另一个方面提供了装置，其包括：主电路板具有顶面及相对于所述顶面的底面，其中所述主电路板定义开口；子电路板具有顶面及相对于所述顶面的底面，所述子电路板固定在周围所述开口的所述主电路板的边缘区域；以及多个子组件设置在所述子电路板的所述顶面及所述底面；其中所述多个子组件设置在所述子电路板的所述底面从所述主电路板的所述底面通过所述开口向外延伸。
在一些实施例中，所述子电路板的杨氏模量小于所述主电路板的杨氏模量。
在一些实施例中，所述主电路板的厚度大于所述子电路板的厚度。
在一些实施例中，所述装置更包括：外壳封入所述主电路板及所述子电路板；其中设置在所述外壳的一部分的所述子电路板的高度大于阈值高度。
在一些实施例中，所述装置更包括：多个主组件设置在所述顶面及所述主电路板的所述底面；其中设置在所述子电路板的所述底面的所述多个子组件从所述主电路板的所述底面比设置在所述主电路板的所述底面的所述多个主组件的顶表面进一步向外突出。
在一些实施例中，所述装置更包括：导热层热接触设置在所述子电路板的所述底面的所述多个子组件的顶表面；其中所述导热层从所述主电路板的所述底面伸出。
在一些实施例中，附接到所述导热层的所述多个子组件具有相同的高度。
在一些实施例中，附接到所述导热层的所述多个子组件具有不同的高度，以及所述导热层在不同部分具有不同的高(厚)度。
在一些实施例中，所述导热层的一部分突出在连接到所述导热层的所述多个子组件的侧壁。
本公开的另一个方面提供了装置，其包括：主电路板具有顶面及相对于所述顶面的底面；子电路板具有顶面及相对于所述顶面的底面，所述子电路板设置在所述主电路板的边；以及多个子组件设置在所述顶面及所述子电路板的所述底面；其中设置在所述子电路板的所述底面的所述多个子组件延伸超越所述主电路板的所述底面。
在一些实施例中，所述主电路板是硬式电路板，以及所述子电路板是软式电路板。
在一些实施例中，所述主电路板的脚距及导线间距与所述子电路板的脚距及导线间距不同。
在一些实施例中，所述主电路板及所述子电路板由相同材料制成。
在一些实施例中，所述装置更包括：多个主组件设置在所述主电路板的所述顶面及所述底面；其中设置在所述子电路板的所述底面的所述多个子组件比设置在所述主电路板的所述底面的所述多个主组件的顶表面更远离所述主电路板的所述底面。
在一些实施例中，设置在所述子电路板的所述底面的所述多个子组件从所述主电路板的所述底面突出。
在一些实施例中，设置在所述子电路板的所述底面的所述多个子组件的顶表面基本上与所述主电路板的所述底面共面。
在一些实施例中，所述装置更包括：外壳封入所述主电路板及所述子电路板；其中所述子电路板设置在高度大于阈值高度的所述外壳的一部分。
在一些实施例中，所述外壳包括：底部；顶部设置在所述底部，其中所述主电路板及所述子电路板设置在所述底部及所述顶部之间；以及支撑结构设置在所述底部，其中所述主电路板扣上所述支撑结构。
在一些实施例中，所述装置更包括：导热层设置在所述子电路板的所述底面上的所述多个子组件的顶表面；其中所述导热层从所述主电路板的所述底面突出。
在一些实施例中，热接触所述导热层的所述多个子组件具有基本相同的高度。
最后所应说明的是，以上实施例仅用以说明本发明的技术方案而非限制，尽管参照以上较佳实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或等同替换，而不脱离本发明技术方案的精神和范围。

Claims (20)

1.一装置，包括：
主电路板，其具有顶面及相对于所述顶面的底面，其中所述主电路板定义有开口；
子电路板，其具有顶面及相对于所述顶面的底面，所述子电路板固定且围设于所述主电路板的所述开口的边缘区域；以及
多个子组件，其设置在所述子电路板的所述顶面及所述底面；
其中所述多个设置在所述子电路板的所述底面的子组件从所述主电路板的所述底面通过所述开口向外延伸。
2.根据权利要求1所述的装置，其中，所述子电路板的杨氏模量小于所述主电路板的杨氏模量。
3.根据权利要求1所述的装置，其中，所述主电路板的厚度大于所述子电路板的厚度。
4.根据权利要求1所述的装置，更包括:
外壳，其内设置所述主电路板及所述子电路板；
其中，设置在所述外壳的一部分的所述子电路板的高度大于一阈值高度。
5.根据权利要求1所述的装置，更包括:
多个主组件，其设置在所述主电路板的所述顶面及所述底面；
其中，设置在所述子电路板的所述底面的所述多个子组件从所述主电路板的所述底面比设置在所述主电路板的所述底面的所述多个主组件的顶表面更加向外突出。
6.根据权利要求1所述的装置，更包括:
导热层，热接触地设置在所述子电路板的所述底面的所述多个子组件的顶表面；
其中所述导热层突出于所述主电路板的所述底面。
7.根据权利要求6所述的装置，其中，附接到所述导热层的所述多个子组件具有相同的高度。
8.根据权利要求6所述的装置，其中，附接到所述导热层的所述多个子组件具有不同的高度，以及所述导热层在不同部分具有不同的高度。
9.根据权利要求6所述的装置，其中，所述导热层的一部分突出至连接于所述导热层的所述多个子组件的侧壁。
10.一装置，包括：
主电路板具有顶面及相对于所述顶面的底面；
子电路板具有顶面及相对于所述顶面的底面，所述子电路板设置在所述主电路板的边；以及
多个子组件设置在所述顶面及所述子电路板的所述底面；
其中设置在所述子电路板的所述底面的所述多个子组件延伸超越所述主电路板的所述底面。
11.根据权利要求10所述的装置，其中，所述主电路板是硬式电路板，以及所述子电路板是软式电路板。
12.根据权利要求10所述的装置，其中，所述主电路板的脚距及导线间距与所述子电路板的脚距及导线间距不同。
13.根据权利要求10所述的装置，其中，所述主电路板及所述子电路板由相同材料制成。
14.根据权利要求10所述的装置，更包括:
多个主组件设置在所述主电路板的所述顶面及所述底面；
其中设置在所述子电路板的所述底面的所述多个子组件比设置在所述主电路板的所述底面的所述多个主组件的顶表面更远离所述主电路板的所述底面。
15.根据权利要求10所述的装置，其中，设置在所述子电路板的所述底面的所述多个子组件从所述主电路板的所述底面突出。
16.根据权利要求10所述的装置，其中，设置在所述子电路板的所述底面的所述多个子组件的顶表面基本上与所述主电路板的所述底面共面。
17.根据权利要求10所述的装置，更包括:
外壳封入所述主电路板及所述子电路板；
其中所述子电路板设置在高度大于阈值高度的所述外壳的一部分。
18.根据权利要求14所述的装置，其中，所述外壳包括:
底部；
顶部设置在所述底部,其中所述主电路板及所述子电路板设置在所述底部及所述顶部之间；以及
支撑结构设置在所述底部,其中所述主电路板扣上所述支撑结构。
19.根据权利要求10所述的装置，更包括:
导热层设置在所述多个子组件的顶表面设置在所述子电路板的所述底面；
其中所述导热层从所述主电路板的所述底面突出。
20.根据权利要求19所述的装置，其中，热接触所述导热层的所述多个子组件具有基本相同的高度。
CN202080000833.1A 2020-04-23 2020-04-23 堆叠式电路板 Pending CN114009153A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2020/086467 WO2021212426A1 (en) 2020-04-23 2020-04-23 Stacked circuit boards

Publications (1)

Publication Number Publication Date
CN114009153A true CN114009153A (zh) 2022-02-01

Family

ID=78270816

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080000833.1A Pending CN114009153A (zh) 2020-04-23 2020-04-23 堆叠式电路板

Country Status (3)

Country Link
US (1) US11596067B2 (zh)
CN (1) CN114009153A (zh)
WO (1) WO2021212426A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7447785B2 (ja) * 2020-12-25 2024-03-12 株式会社デンソー 電子装置
US20230240010A1 (en) * 2022-01-24 2023-07-27 Dell Products L.P. Systems and methods for processing printed circuit board for modular circuits

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040183193A1 (en) * 2003-03-20 2004-09-23 Fujitsu Limited Packaging method, packaging structure and package substrate for electronic parts
CN103249249A (zh) * 2012-02-08 2013-08-14 哈曼贝克自动系统股份有限公司 电路板系统
CN104335342A (zh) * 2012-03-13 2015-02-04 英特尔公司 反向微电子封装上的微电子器件附着
CN204316868U (zh) * 2014-09-30 2015-05-06 上海移远通信技术有限公司 电路板的结合结构
US20170164491A1 (en) * 2015-12-02 2017-06-08 Robert Bosch, Llc Surface Mounted Fastener
CN110139477A (zh) * 2018-02-09 2019-08-16 台达电子企业管理（上海）有限公司 应用于智能终端的电源模块及电源模块组装结构

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6580611B1 (en) * 2001-12-21 2003-06-17 Intel Corporation Dual-sided heat removal system
US8796842B2 (en) * 2010-08-20 2014-08-05 Ati Technologies Ulc Stacked semiconductor chip device with thermal management circuit board
US8472190B2 (en) * 2010-09-24 2013-06-25 Ati Technologies Ulc Stacked semiconductor chip device with thermal management
US9209106B2 (en) * 2012-06-21 2015-12-08 Ati Technologies Ulc Thermal management circuit board for stacked semiconductor chip device
US9391029B2 (en) * 2014-06-12 2016-07-12 Kabushiki Kaisha Toshiba Electronic device
US9750127B2 (en) * 2015-12-04 2017-08-29 General Electric Company Circuit card assembly including heat transfer assembly and method of manufacturing such
US10548249B2 (en) * 2017-09-27 2020-01-28 Intel Corporation Shielding in electronic assemblies

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040183193A1 (en) * 2003-03-20 2004-09-23 Fujitsu Limited Packaging method, packaging structure and package substrate for electronic parts
CN103249249A (zh) * 2012-02-08 2013-08-14 哈曼贝克自动系统股份有限公司 电路板系统
CN104335342A (zh) * 2012-03-13 2015-02-04 英特尔公司 反向微电子封装上的微电子器件附着
CN204316868U (zh) * 2014-09-30 2015-05-06 上海移远通信技术有限公司 电路板的结合结构
US20170164491A1 (en) * 2015-12-02 2017-06-08 Robert Bosch, Llc Surface Mounted Fastener
CN110139477A (zh) * 2018-02-09 2019-08-16 台达电子企业管理（上海）有限公司 应用于智能终端的电源模块及电源模块组装结构

Also Published As

Publication number Publication date
US11596067B2 (en) 2023-02-28
WO2021212426A1 (en) 2021-10-28
US20220232701A1 (en) 2022-07-21

Similar Documents

Publication Publication Date Title
US5856911A (en) Attachment assembly for integrated circuits
KR101874057B1 (ko) 패키지 적층체를 구비한 집적회로 패키지 시스템 및 그 제조 방법
US5866949A (en) Chip scale ball grid array for integrated circuit packaging
US6002169A (en) Thermally enhanced tape ball grid array package
JP4294078B1 (ja) 両面接続型コネクタ
US7394028B2 (en) Flexible circuit substrate for flip-chip-on-flex applications
KR101257143B1 (ko) Ｌｇａ 소켓들을 위한 적재 메카니즘에 대항하는 수평력을 위한 장치, 방법 및 시스템
US20150022985A1 (en) Device-embedded package substrate and semiconductor package including the same
US7388284B1 (en) Integrated circuit package and method of attaching a lid to a substrate of an integrated circuit
US10867964B2 (en) Semiconductor assemblies using edge stacking and methods of manufacturing the same
US20060138630A1 (en) Stacked ball grid array packages
US7312518B2 (en) Miniaturized multi-chip module and method for manufacturing the same
US10573614B2 (en) Process for fabricating a circuit substrate
CN114009153A (zh) 堆叠式电路板
US20070252252A1 (en) Structure of electronic package and printed circuit board thereof
US20180042100A1 (en) Printed circuit board assembly
US20060138628A1 (en) Stack chip package
JP2001244667A (ja) 電子回路装置
EP4231344A2 (en) Electronic device
CN221708689U (zh) 一种芯片封装结构、封装模组和电子设备
EP4372802A1 (en) Stiffener for a semiconductor package
KR102437245B1 (ko) 인쇄회로기판 및 그를 포함하는 반도체 패키지
KR20080104736A (ko) 적층형 패키지 및 이의 제조 방법
KR20130015465A (ko) 적층형 반도체 패키지
JPH08236656A (ja) プリント配線板、及びそのプリント配線板を用いた半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20220201