KR101257143B1

KR101257143B1 - Ｌｇａ 소켓들을 위한 적재 메카니즘에 대항하는 수평력을 위한 장치, 방법 및 시스템

Info

Publication number: KR101257143B1
Application number: KR1020097012720A
Authority: KR
Inventors: 로버트 알. 마틴슨; 유펭 리; 티에유 젱; 맨디 지. 미스타카위; 토마스 지. 루탄
Original assignee: 인텔 코오퍼레이션
Priority date: 2006-12-21
Filing date: 2007-11-27
Publication date: 2013-04-22
Also published as: KR20090082500A; US7604486B2; TWI471079B; US20080151511A1; CN101578932B; WO2008088461A1; TW200841804A; CN101578932A

Abstract

디바이스와 인쇄 회로 기판(printed circuit board) 간의 중간자(intermediary)로서 바디를 포함하는 장치에 관한 것으로서, 상기 바디는, 각각이 그를 통해 콘택트(contact)를 수용하는 복수의 개구에 의해 정의된 접촉 영역(contact area) 및 상기 접촉 영역에 인접한 얼라인먼트 피처를 포함하고, 상기 접촉 영역에 의해 정의된 평면으로부터 돌출되어 있으며, 상기 얼라인먼트 피처의 표면은 마찰 감소 재료(friction-reducing material)를 포함한다. 또한, 소켓의 얼라인먼트 피처를 마찰 감소 재료와 접촉시키는 단계를 포함하는 방법에 관한 것이다. 디바이스와 인쇄 회로 기판(printed circuit board) 간의 중간자(intermediary)로서 바디; 각각이 상기 바디의 접촉 영역을 통해 배치되고, 디바이스를 제1 방향으로 편향하도록 배향된 복수의 콘택트; 및 상기 바디에 결합되어 상이한 제2 방향으로 디바이스 상에 작동력을 가하도록 구성된 적재판을 포함하는 장치 및 시스템에 관한 것이다. 또한, 디바이스를 소켓에 삽입하는 단계를 포함하는 방법에 관한 것이다.

중간자, 콘택트, 접촉 영역, 얼라인먼트 피처, 마찰 감소 재료, 소켓

Description

ＬＧＡ 소켓들을 위한 적재 메카니즘에 대항하는 수평력을 위한 장치, 방법 및 시스템{AN APPARATUS, A METHOD AND A SYSTEM FOR LATERAL FORCE COUNTERING LOAD MECHANISM FOR LGA SOCKETS}

본 발명은 반도체 패키징에 관한 것이다.

LGA(Land Grid Array) 패키징 기술은, 디바이스 제조, 높은 I/O 밀도, 낮은 인덕턴스, 업그레이드의 용이성 및 비용 면에서 많은 이점들을 제공한다.

통상적으로, PCB(printed circuit board)에 패키지 칩 등의 LGA 디바이스를 부착하는 데에는 LGA 소켓이 사용된다. LGA 접촉 편향(contact deflection)에 필요한 통상의 적재는 접촉력 대 디바이스 마찰력에 의해 구동되는 수평의 디바이스(예컨대, 패키지) 변위를 생성한다. 패키지 수평 변위는 디바이스(예컨대, 패키지)가 소켓 측벽과 접촉하게 될 때까지 계속될 수 있다. 다음으로, 전기적인 개방 또는 패키지 손상, 예컨대, 디바이스 측벽들의 변형 또는 심지어 이들의 파괴를 초래할 수 있는, 디바이스와 소켓 측벽 간에 마찰력이 발생된다.

소켓 작용 중에 합성 마찰력 및 모멘트를 줄이는 현존하는 기술들은 많은 단점을 갖는다. 대부분의 LGA 소켓들 또는 커넥터들은 단방향으로 와이핑(wiping)하는 LGA 콘택트들을 갖는다. 이러한 구성은 콘택트들의 수가 수백개일 경우에는 가능하지만, 콘택트들의 수가 1,000을 초과하는 경우에는 합성 마찰력 및 모멘트가 중요시된다. 또 다른 기술은, 정사각 중심 공동(square central cavity)을 갖는 정사각 소켓 상의 2개의 대각 삼각 영역들(diagonal triangular areas)에 LGA 콘택트들을 배치한다. 그러나, 소켓 또는 중심 공동이 정사각형이 아니면, 일부량의 모멘트가 소켓 측벽 상에 반응력들을 초래한다. 또한, 각각의 행 내의 콘택트들의 수가 하나의 영역에서 상이할 수 있으며, 이는 제조의 복잡성을 초래한다.

실시예들을 설명하는데 사용된 이하의 상세한 설명 및 첨부 도면들을 참조함으로써 실시예들을 가장 잘 이해할 수 있다.

도 1은 소켓 및 소켓 내에 위치될 디바이스(예컨대, 패키지 및 칩)를 포함하는 어셈블리의 일 실시예의 분해된 상면도이다.

도 2는 디바이스와 소켓 간의 전기적인 접속 이전에 소켓의 접촉 영역 위에 위치된 디바이스를 포함하는 어셈블리의 개략적인 측면도를 도시한다.

도 3은 디바이스와 소켓의 전기적인 접속 후의 도 2의 어셈블리를 도시한다.

도 4는 도 1의 소켓의 일부의 확대된 도면을 도시하며, 패키지를 배치하는 측벽 피처(package-locating sidewall feature) 상의 마찰 감소 재료를 도시한다.

도 5는 도 1의 소켓의 일부의 확대된 도면을 도시하며, 그 소켓 내에 위치된 디바이스(예컨대, 패키지 및 칩)를 도시한다.

도 6은 힌지 도어(hinged door)가 부분적으로 열려 있는 상태의 힌지 소켓 및 그 소켓의 접촉 영역 상에 위치된 디바이스(예컨대, 패키지 및 칩)의 개략적인 상면도를 도시한다.

도 7은 디바이스가 소켓 내에 적재되어 힌지 도어가 닫힌 도 6의 어셈블리를 도시한다.

도 8은 인쇄 회로 기판 상에 장착된 소켓을 포함하는 컴퓨터 시스템을 도시한다.

도 1은, 예를 들어, 컴퓨팅 디바이스, 무선 통신 디바이스, 컴퓨터 관련 주변장치, 또는 엔터테인먼트 디바이스에 사용될 수 있는 집적 회로 시스템을 표현한 부분적으로 분해된 상면도를 도시한다. 본 실시예에서, 시스템(100)은 PCB(printed circuit board)(110), 디바이스(120), 및 소켓(130)을 포함한다.

PCB(110)는 처리 시스템에 사용된 회로들 및 디바이스들을 포함할 수 있는 임의의 PCB이다. PCB(110)는 에폭시 및 FR4 등의 재료들로 이루어진 다층 기판일 수 있다. 이는, 동박(copper clad), 마이크로파, 경성 및/또는 연성 라미네이트 등을 포함할 수 있다. 통상적으로, 각종 시스템들의 넓은 온도 범위 및 전기적인 요구조건들을 만족시킨다. 컴퓨터 시스템 내의 마더보드(motherboard) 또는 메인보드, 확장 슬롯에 연결된 확장 기판, 다른 기판에 직접적으로 부착된 부속 카드(daughter card), 또는 비디오, 그래픽, 네트워크 등과 같은 특수 디바이스들 또는 프로세서들을 포함하는 어댑터일 수 있다. PCB(110)는, 통상적으로, 표면 실장, BGA(ball grid array), microBGA, PGA(pin grid array), LGA(Land Grid Array), SOIC(small outline integrated circuit), QFP(quad flat pack), TSOP(Thin Small Outline Package), CC(Chip Carrier), CSP(Chip Scale Package) 등과 같은 각종 패키징 형태를 갖는 많은 디바이스들에 인기가 있다. PCB(110)는 디바이스들 또는 컴포넌트들을 함께 접속시키는 전기적인 접속을 제공하기 위해, 트레이스들, 패드들, 비아들 및 기타 소자들을 갖는다.

디바이스(120)는 소켓(130)과 호환가능한 적절한 패키지에 캡슐화된 임의의 디바이스이다. 특히, 디바이스(120)는 LGA 패키지와 패키징된다. 통상적으로, 디바이스(120)는 수백개의 핀에서 천개 이상의 핀까지의 범위의 매우 많은 핀 수를 갖는다. 도 1은 칩(125)을 포함하는 LGA 패키지인 디바이스(120)를 도시한다. 칩(125)은, 예를 들어, 마이크로프로세서, 디지털 신호 처리기, 네트워크 프로세서, 그래픽 코프로세서, 부동 소수점 코프로세서, 마이크로 콘트롤러, 집적된 콘트롤러 허브, 또는 임의의 복잡한 디바이스일 수 있다.

소켓(130)은 디바이스(120)를 단단히 고정시켜, 디바이스(120)와 PCB(110) 간의 전기적인 접촉들(디바이스(예컨대, 패키지 및 칩)와 PCB 간의 중간자)을 제공하는데 사용된다. 리플로우 땜납 처리 또는 임의의 다른 장착 기술들을 통해 PCB(110)에 장착된다(그리고, PCB(110)와의 전기적인 접촉을 제공한다). 소켓(130)은 기계적, 온도적, 전기적인 지원을 제공하여, 디바이스(120)가 PCB(110)에 부착되도록 한다. 이는 하우징(140) 및 접촉 영역(150)을 포함할 수 있다. 하우징(140)은 디바이스에 대한 기계적인 캡슐화를 제공하는 프레임이다. 접촉 영역(150)은 디바이스(120)가 소켓(130) 내에 삽입될 때, PCB(110)와 디바이스(120) 상의 패드들 간의 전기적인 접속들을 제공하기 위해 콘택트들을 포함한다. 완전히 삽입되면, 디바이스(120)는 통상적으로 하우징(140) 내의 소켓(130)의 내부 표면을 실질적으로 모두 점유한다. 소켓(130)은 LGA 디바이스와 호환가능하도록 설계된다. 그러나, 디바이스가 소켓 내에 삽입될 때, PCB와 디바이스 간의 전기적인 접속을 제공하는 다수의 콘택트가 존재하는 한, 다른 형태의 소켓들에 대한 실시예가 사용될 수도 있다.

도 2 및 도 3은 LGA 소켓 등의 소켓(130)에의 디바이스(120)의 위치지정 및 배치를 개략적으로 설명한다. 도 2는 소켓(130) 내에(즉, 하우징(140) 내에) 위치되어 접촉 영역(150)과 실질적으로 동등한 영역을 점유하는 디바이스(120)를 도시한다. 이 시점에서는 디바이스(120)와 소켓(130) 간의 전기적인 접속은 이루어져 있지 않다. 도 2는 칩(125)을 포함하는 표면에 대향하는 표면으로부터 연장하는 다수의 콘택트들(160)을 포함하는 디바이스(120)를 도시한다. 콘택트들(160)은 소켓(130)의 표면으로부터 90도보다 낮은 α로 비스듬히 연장한다. 이러한 방식으로, 디바이스(120)의 표면(도시된 바와 같이 상부 표면)에 법선(normal) 또는 수직인(perpendicular) 힘이 인가될 경우, 콘택트들이 소켓(130) 내에 배치되므로, 작동력(165)으로 도시된 바와 같이, 디바이스(120)가 수평으로 작동한다.

도 3은 소켓(130)에 전기적으로 접속된 콘택트들(160)을 도시한다. 도 3은 또한, 소켓(130)의 측벽과 디바이스(120)의 접촉(접촉점(170))을 도시한다. 소켓(130)의 측벽과 디바이스(120)의 접촉은 디바이스(120)(디바이스(120)의 패키지)와 소켓(130) 간의 마찰력을 초래한다. 마찰력(170)이 삽입력보다 높을 경우, 디바이스(120)는 소켓(130)에 배치될 수 없다. 그러나, 마찰력이 디바이스(120)의 항복강도(yield strength)보다 높으면, 디바이스(120)는 패키지 손상을 초래할 것이며, 가능하게는 칩(125)과 소켓(130) 간의 전기 신호 손실을 가져올 수 있다.

일 실시예에서, 마찰력(170)은 마찰 감소 재료를 소켓(130) 내에/상에(예컨대, 접촉 영역(150)을 정의하는 소켓(130)의 측벽들 중 하나 이상에) 통합하거나 적용함으로써 감소된다. 도 4는 소켓(130)의 하나의 모퉁이의 확대도를 도시하며, 디바이스(120)를 소켓(130) 내에 위치시키는 얼라인먼트 피처들로서 사용되며 접촉 영역(150)을 정의하는, 패키지 위치지정 측벽 피처, 즉 데이텀(datum)(180A) 및 패키지 위치지정 측벽 피처, 즉 데이텀(180B)을 도시한다. 일 실시예에서, 소켓(130)은, 낮은 마찰 재료 표면으로 이루어져 있거나 또는 마찰 감소 재료/윤활제로 코팅된, 데이텀(180A) 및 데이텀(180B)을 포함한다. 일 실시예에서, 소켓(130)을 PCB에 결합하는데 사용될 SMT(solder melt temperature)를 견딜 수 있도록, 데이텀(180A) 및 데이텀(180B)의 재료 또는 데이텀(180A) 및 데이텀(180B) 상의 재료층(예컨대, 재료층(185))이 선택된다. 한가지 적절한 재료로서, TEFLON(등록상표) 등의 폴리테트라플루오로에틸렌(polytetrafluoroethylene)이 있다. 금속 재료 또한 적절할 수도 있다. 도 4에 도시된 실시예에서, 디바이스가 측벽에 대하여 작동될 수 있는 데이텀 특징들(180)의 측벽 상에 코팅된 TEFLON(등록상표) 등의 폴리테트라플루오로에틸렌인 마찰 감소 재료/윤활제의 재료층(185)의 유입(inset)을 도시한다. 마찰 감소 재료는 마찰 감소 재료의 소켓(130)을 몰딩하는 등에 의해, 소켓(130)을 제조하는데 사용될 수 있다. 대안으로, 소켓(130)은 마찰 감소 재료 속성들을 갖지 않는 재료(예컨대, 플라스틱 재료)로 이루어질 수 있으며, 그 소켓의 데이터(data)는 마찰 감소 재료를 뿌리거나 담구는 등에 의해 코팅될 수 있다.

마찰은 마찰계수(COF) 곱하기 힘(즉, 마찰 표면에 수직인 수직 합력)으로 기재될 수 있다. 디바이스(예컨대, 칩 패키지)와 소켓 하우징 간의 통상의 COF는 0.3 내지 0.4이다. 디바이스와 폴리머가 코팅된 TEFLON 간의 통상의 COF는 0.04 내지 0.1이다. 따라서, TEFLON 등의 마찰 감소 재료를 사용함으로써, 마찰력이 70 퍼센트 내지 80 퍼센트만큼 감소될 수 있으므로, 소켓에의 디바이스의 삽입을 용이하게 하며, 디바이스(즉, 패키지)를 손상시킬 가능성을 현저히 감소시킨다.

도 5는 소켓(130) 내에 위치된 디바이스(120) 및 데이텀(180A) 및 데이텀(180B)의 인접한(접촉하는) 측벽 표면들을 도시한다. 데이텀(180A) 및 데이텀(180B)의 낮은 마찰력 재료는, 패키지 설치 및 후속하는 적재 동안, 디바이스(120)의 능력이 소켓 측벽에 대하여 체결하는 것을 금지할 것이다. 앞서 말한 체결을 금지함으로써, 전기적인 개방 및 패키지 손상 실패 메카니즘이 최소화된다.

상기 실시예는 LGA 소켓에 대하여 설명되었다. 상기 실시예는 대안의 설계들에 적용될 수 있음을 이해해야 한다. 예를 들어, 소켓/패키지 상호접속을 작동시키기 위하여 마찰력이 극복될 필요가 있는 PGA 스타일의 소켓에 적용될 수도 있다.

상술된 바와 같이, LGA 접촉 편향을 위한 통상의 적재는 접촉력 대 디바이스 마찰력에 의해 구동된 수평의 디바이스(예컨대, 패키지) 변위를 생성한다. 디바이스 수평 변위는 그 디바이스 기판(예컨대, 패키지)이 소켓 측벽과 접촉하게 될 때까지 발생한다. 다음으로, 전기적인 개방 또는 디바이스 손상(예컨대, 패키지 손 상)을 초래할 수 있는 기판과 소켓 측벽 간에 마찰력이 발생된다. 하나 이상의 패키지 데이텀에 마찰 감소 재료를 이용하면 마찰력을 최소화할 수 있다. 대안으로, 또는 부가적으로, 패키지는 디바이스 적재와 연관된 마찰력을 감소시키는 대항력 벡터가 디바이스 적재 동안 인가될 수 있도록 구성될 수 있다.

도 6은 소켓 내에 적재될 디바이스(220) 위치를 갖는 비적재 상태의 힌지-디바이스-소켓-적재 메카니즘의 일 실시예를 도시한다. 대표적으로, 소켓(230)은 LGA775 SKT DSL 등의 직접 적재 소켓 또는 SKT B ILM 등의 독립 적재 메카니즘이다. 소켓(230)은, 본 실시예에서, 디바이스(220)가 소켓(230) 내에 삽입될 경우, PCB(도시되지 않음)와 디바이스(220) 상의 패드 간의 전기적인 접속을 제공하기 위해 콘택트들(255)을 포함하는 접촉 영역(260)을 포함한다. 소켓(230)은 또한 힌지 도어(235) 및 록킹 암(locking arm)(236)을 포함한다. 디바이스(220)가 소켓(230) 내에(접촉 영역(250) 내에) 위치될 경우, 힌지 도어(235)가 하방으로(접촉 영역을 향하여 도시된 바와 같이 시계 방향으로) 회전되고, 디바이스(220)에 (화살표(270)로 표시된) 작동력을 인가하여, 소켓 내에 디바이스를 고정시키는데 사용된다. 그 후, 록킹 암(236)이 하방으로(도시된 바와 같이 시계 반대 방향으로) 회전되어, 디바이스(220) 상의 적소에 힌지 도어(235)를 고정시킨다.

일 실시예에서, 소켓(230)의 콘택트들(255)은 (예컨대, 패키지 내의 칩의) 디바이스(220)가 접촉 영역(250) 내에 배치되도록 구성되며, 디바이스(220) 상의 콘택트 패드들을 콘택트들(255)과 전기적으로 접속시키기 위한 힘이 인가되고, 접촉력은 힌지 도어(235)의 작동력(270)에 대향하는(화살표(280)로 표시된) 방향이 될 것이다. 이러한 방식으로, 디바이스(220)는 힌지 도어(235)의 힌지를 향하여 작동될 것이다. 화살표(270) 및 화살표(280)로 표시된 힘 벡터들은 서로 오프셋하므로, 접촉 마찰력을 최소화시킬 것이다. 콘택트들(255)은 통상적으로 일단 소켓이 형성되면 소켓(230) 내에 배치됨을 이해해야 한다. 따라서, 그 때, 콘택트들의 방향이 선택될 수 있다.

도 7은 디바이스(220) 상의 접촉 패드들과 소켓(230)이 부착될 수 있는 PCB 간의 전기적인 접속을 제공하는 콘택트들(255)(도시되지 않음)을 갖는 접촉 영역(250) 내에 위치된 디바이스(220)를 도시한다. 도 7은 힌지 도어(235)를 가상선으로 도시한다.

도 6 및 도 7을 참조하여 설명된 상기 실시예에서, 힌지 소켓 적재 메카니즘과 접촉 편향 방향 간에 대항력 배향이 이용된다. 이는 소켓과 적재 메카니즘을 오프셋 힘 벡터를 지원하도록 설계함으로써 직접 소켓 적재 소켓으로 달성될 수 있다. 소켓들은 하우징을 몰딩하고, 콘택트들을 삽입하고, 땜납을 적용하고, 픽 앤드 플레이스 캡(pick and place cap)을 부착함으로써 형성될 수 있다. 이어서, 적재 메카니즘이 제조되어 대항력으로 상술된 구성들을 접착하는 소켓에 부착될 수 있다. 이어서, 상기 소켓은 소켓의 접촉 영역 및 동작된 소켓 적재 메카니즘에 삽입된 칩을 포함하는 패키지 등과 같은, 인쇄 회로 기판 및 디바이스에 땜납 결합될 수 있다. 독립 적재 메카니즘에 대하여, 상기 소켓 및 적재 메카니즘은 벡터들을 오프셋하는 것을 지원하도록 설계될 수 있으며, 상기 소켓은 제조되어 PCB에 땜납 결합된다. 이어서, 적재 메카니즘은 패키지 등의 디바이스, 소켓의 접촉 영역에 삽입된 패키지, 및 동작된 소켓 적재 메카니즘 상에 부착될 수 있다.

도 8은 인쇄 배선 기판(printed wiring board) 또는 인쇄 회로 기판(PCB)에 물리적으로 전기적으로 접속되어 전자 어셈블리를 형성하는 집적 회로 패키지를 포함하는 소켓의 측면 단면도를 도시한다. 전자 어셈블리는 컴퓨터(예컨대, 데스크탑, 랩탑, 핸드헬드, 서버 등), 무선 통신 디바이스(예컨대, 셀룰러 폰, 무선 전화기, 호출기 등), 컴퓨터 관련 주변장치(예컨대, 프린터, 스캐너, 모니터 등), 엔터테인먼트 디바이스(예컨대, 텔레비전, 라디오, 스테레오, 테이프 및 콤팩트 디스크 플레이어, 비디오 카세트 레코더, MP3(motion picture experts group, audio layer 3 player 등) 등과 같은 전자 시스템의 일부일 수 있다. 도 8은 데스크탑 컴퓨터의 일부인 전자 어셈블리를 도시한다. 도 8은, 도 1 내지 도 7 및 그에 수반되는 설명을 참조하여 기술된 하나 이상의 실시예에 기술된 바와 같이 구성되어, 마더보드 또는 기타 회로 기판 등의 인쇄 회로 기판(820)에 물리적으로 및 전기적으로 접속된, 소켓(310)을 포함하는 전자 어셈블리(300)를 도시한다. 전기 접촉점들, 예컨대, 칩의 표면 상의 접촉 패드들은, 예를 들어, 도전성 범프 레이어(conductive bump layer)를 통해 패키지에 접속된다. 소켓(310)의 전기 접촉점들은 마찬가지로 인쇄 회로 기판(320)에 땜납 결합될 수 있다. 패키지는 상술된 바와 같이 콘택트들을 통해 소켓(310)에 전기적으로 접속된다.

앞서 설명한 상세한 설명에서는, 그 특정 실시예들을 참조한다. 그러나, 첨부 청구항들의 보다 넓은 사상 및 범위를 벗어나지 않고 다양한 변형들 및 변경들이 행해질 수 있음은 명백할 것이다. 따라서, 상세한 설명 및 도면은, 제한적인 의미라기보다는 예시적인 것으로 간주되어야 한다.

Claims

집적 회로(IC) 디바이스와 인쇄 회로 기판(printed circuit board) 사이에 전기적 콘택트(contact)들을 제공하는 바디 - 상기 바디는, 각각이 그를 통해 콘택트를 수용하는 복수의 개구에 의해 정의된 접촉 영역(contact area), 상기 접촉 영역을 둘러싸는 하나 이상의 측벽들, 및 상기 접촉 영역에 인접하고 상기 접촉 영역에 의해 정의된 평면으로부터 돌출되어 있는 얼라인먼트 피처(alignment feature)를 포함하고, 상기 얼라인먼트 피처는 상기 바디 내에 상기 IC 디바이스를 위치지정하기 위해 상기 바디의 모퉁이 근처에, 상기 바디의 측벽 내에 형성됨 -

를 포함하고,

상기 얼라인먼트 피처의 표면은 마찰 감소 재료(friction-reducing material)를 포함하는 장치.
제1항에 있어서,

상기 얼라인먼트 피처는 제1 재료를 포함하고, 상기 마찰 감소 재료는 상이한 제2 재료를 포함하는 장치.
제1항에 있어서,

상기 마찰 감소 재료는 상기 얼라인먼트 피처의 표면에 도포되는 장치.
제1항에 있어서,

상기 마찰 감소 재료는 상기 장치가 받게 될 수 있는 예상 처리 온도에서 안정적인 장치.
제1항에 있어서,

상기 마찰 감소 재료는 폴리테트라플루오로에틸렌(polytetrafluoroethylene)을 포함하는 장치.
제1항에 있어서,

상기 마찰 감소 재료는 금속 재료를 포함하는 장치.
패키징 방법으로서,

소켓 내에 집적 회로 디바이스를 삽입하여 상기 소켓의 얼라인먼트 피처와의 접촉을 형성하는 단계를 포함하고,

상기 얼라인먼트 피처는 측벽 내에 형성되고, 상기 얼라인먼트 피처의 표면은 상기 소켓 내에 상기 디바이스를 삽입하는 동안 마찰력을 감소시키고 상기 디바이스에 대한 파손을 회피하기 위한 마찰 감소 재료를 포함하고,

상기 소켓은 각각이 그를 통해 콘택트를 수용하는 복수의 개구에 의해 정의된 접촉 영역을 포함하고,

상기 얼라인먼트 피처는 상기 접촉 영역에 인접하고 상기 접촉 영역에 의해 정의되는 평면으로부터 돌출하는 패키징 방법.
제7항에 있어서,

상기 소켓의 접촉 영역 내에 콘택트들을 삽입하는 단계를 더 포함하는 패키징 방법.
제7항에 있어서,

상기 소켓을 마더보드(motherboard)에 부착시키는 단계를 더 포함하는 패키징 방법.
제9항에 있어서,

상기 소켓에 회로 디바이스를 삽입하는 단계를 더 포함하는 패키징 방법.
제1항에 있어서,

복수의 콘택트 개구 중 각각의 콘택트 개구들을 통해 각각 배치되고, 제1 방향으로 회로 디바이스의 콘택트를 와이핑하도록(wipe) 배향된 결합부(mating portion)를 각각 포함하는, 복수의 콘택트들; 및

상기 바디에 결합되어, 상기 제1 방향과는 상이한 제2 방향으로 회로 디바이스 상에 작동력(actuation force)을 가하도록 구성된 적재판(load plate)

을 포함하는 장치.
제11항에 있어서,

상기 제2 방향은 상기 제1 방향과 180도 상이한 장치.
제11항에 있어서,

상기 적재판은 힌지 결합(hinged coupling)을 통해 한쪽 단에서 상기 바디에 결합되고, 상기 제2 방향은 상기 힌지 결합으로부터 멀어지는 방향인 장치.
제11항에 있어서,

상기 적재판은 힌지 결합을 통해 한쪽 단에서 상기 바디에 결합되고, 회로 디바이스가 상기 장치에 적재될 경우, 상기 회로 디바이스는 상기 힌지 결합을 향하여 바이어싱되는 장치.
제7항에 있어서,

접촉 영역 및 복수의 콘택트를 포함하는 상기 소켓에 회로 디바이스를 삽입하는 단계 - 상기 복수의 콘택트 각각은 복수의 콘택트 개구 중 각각의 콘택트 개구들을 통해 배치되어 있음 -;

제1 힘을 상기 회로 디바이스에 가하여, 상기 회로 디바이스를 제1 방향으로 편향시키는 단계; 및

제2 힘을 상기 회로 디바이스 상의 적재판을 통해 상기 회로 디바이스에 가하는 단계 - 상기 제2 힘은 상기 제1 방향과는 상이한 제2 방향으로 가해짐 -

를 더 포함하는 패키징 방법.
제15항에 있어서,

상기 제2 방향은 상기 제1 방향과는 180도 상이한 패키징 방법.
제15항에 있어서,

상기 적재판은 힌지 결합을 통해 한쪽 단에서 상기 소켓에 결합되고, 상기 제2 방향은 상기 힌지 결합으로부터 멀어지는 방향인 패키징 방법.
제15항에 있어서,

상기 적재판은 힌지 결합을 통해 한쪽 단에서 상기 소켓에 결합되고, 제1 힘은 상기 힌지 결합을 향하여 상기 회로 디바이스를 바이어싱하는 패키징 방법.
인쇄 회로 기판;

회로 디바이스; 및

상기 인쇄 회로 기판 상에, 그리고 상기 회로 디바이스와 상기 인쇄 회로 기판 사이에 장착된 제11항의 장치

를 포함하는 시스템.
제19항에 있어서,

상기 바디는 마찰 감소 재료를 포함하고, 상기 마찰 감소 재료는 상기 회로 디바이스가 받게 될 수 있는 예상 처리 온도에서 안정적인 시스템.
제19항에 있어서,

상기 바디는 적재판을 포함하고, 상기 제2 방향은 상기 제1 방향과는 180도만큼 상이한 시스템.