JP5874546B2

JP5874546B2 - 半導体装置の実装構造

Info

Publication number: JP5874546B2
Application number: JP2012140257A
Authority: JP
Inventors: 真名武渡邊; 正輝小出; 福園　健治; 健治福園; 菅田　隆; 隆菅田
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 2012-06-21
Filing date: 2012-06-21
Publication date: 2016-03-02
Anticipated expiration: 2032-06-21
Also published as: US20130341767A1; US20140193953A1; US8866270B2; US8716839B2; JP2014007207A

Description

本発明は、半導体装置とシステムボードとの実装構造に関する。

近年、情報機器のより一層の高機能化に伴い、情報機器に搭載される半導体装置もより高密度化、高性能化が求められる。こうした要求に対応するための半導体装置の実装技術の一つとして、ビルドアップ基板を用いた実装構造が挙げられる。

ビルドアップ基板を用いた半導体装置の実装構造において、例えば、ビルドアップ基板は、ガラスエポキシ樹脂等のコア層の上下両面に配線層が形成されたリジッド基板である。上側配線層と、下側配線層とは、コア層を貫通するビアによって電気的に接続されている。ビルドアップ基板上には、ＣＰＵ、メモリ素子等の複数の半導体素子が実装され１つの半導体装置を構成している。半導体装置は、ビルドアップ基板の背面に形成された複数の実装端子によって、サーバー、スーパーコンピュータ等の情報機器に内蔵されたシステムボード上に実装される。

このとき、半導体装置が発生する高周波ノイズを増加させる要因であるインダクタンス成分を小さくするため、高周波ノイズを除去するためのコンデンサ等のチップ部品を、例えば半導体装置の直下のシステムボードの裏面に複数個配置する実装構造が挙げられる。また、さらに高周波ノイズを除去するために、チップ部品を半導体装置のなるべく近傍に配置するのが効果的であることから、例えばシステムボードの半導体装置を実装する位置に開口部を設け、開口部内において、半導体装置のビルドアップ基板の裏面に、コンデンサ等のチップ部品を複数個配置する実装構造が挙げられる。

特開２００８−２２７３１０号公報

今後、情報機器に搭載される半導体装置の更なる高密度化、高性能化が求められる。そうなると、上述の実装構造でも、例えばコア層を貫通するめっきスルーホールのインダクタンス成分がノイズを増加させる要因となりうる。

本技術は、上記に鑑み、基板上に配設された半導体素子を含む半導体装置において、インダクタンス成分を低減して高周波ノイズを効果的に除去できる半導体装置の実装構造を提供することを目的とする。

開示の半導体装置の実装構造によれば、開口が設けられた実装基板と、前記開口の淵部に設けられ前記淵部に収納される枠部と、前記枠部から突出する突出部からなる枠状部材と、前記実装基板上に配設され、前記枠状部材の突出部で支持されたコアレス基板と、前記コアレス基板上に配設された半導体素子とを含む半導体装置の実装構造が提供される。

開示の半導体装置によれば、コアレス基板の裏面にチップ部品を配置できるため、高周波ノイズを増加させる要因であるインダクタンス成分を減らし、高周波ノイズを効果的に除去することができるという効果を奏する。

本実施形態の半導体装置を搭載した電子装置の例を示す図である。ビルドアップ基板を用いた半導体装置の実装構造の図である。コアレス基板を用いた半導体装置の実装構造の問題点について説明する図である。本実施形態の半導体装置の実装構造を示す図である。本実施形態の枠状部材の効果について説明する図である。本実施形態の半導体装置の実装構造の製造方法について説明する図である。本実施形態の半導体装置の実装構造の製造方法について説明する図である。本実施形態の半導体装置の実装構造の製造方法について説明する図である。本実施形態の枠状部材の変形例について説明する図である。

以下に、本件の開示する半導体装置の実装構造の実施形態を、図面を参照しながら説明する。

まず始めに、図１に、本実施形態の半導体装置を搭載したサーバー（電子装置）２００の例を示す。サーバー２００は、一対の取り付け部２０２によって図示しないラックにネジ止めされ、半導体装置を実装したシステムボードを筐体２１０内に搭載している。

半導体装置を搭載した電子装置として、例示的に、ラックマウント型のサーバーを例示したが、スーパーコンピュータ、ＰＣ、ＰＤＡ（パーソナル・デジタル・アシスタンツ）、携帯電話、デジタルカメラ、テスター、その他の電子装置であってもよい。

次いで、比較例として、図２（Ａ）を用いてビルドアップ基板を用いた半導体装置１００の実装構造の例について説明する。ビルドアップ基板１０は、ガラスエポキシ樹脂等のコア層の上下両面に配線層が形成されたリジッド基板である。上側配線層と、下側配線層とは、コア層を貫通するビアによって電気的に接続されている。

ビルドアップ基板１０上には、ＣＰＵ２０、メモリ素子等の周辺素子２２等の複数の半導体素子が実装され１つの半導体装置１００を構成している。

半導体装置１００は、ビルドアップ基板１０の背面に形成された複数の実装端子４０によって、情報機器に内蔵されたシステムボード８０上に実装され、その接続部は樹脂等の接着剤９０で固着される。

半導体装置１００が実装されたシステムボード８０の裏面には、システムボード８０内を通過する電気信号に発生する高周波ノイズを除去するためのコンデンサ等のチップ部品３０が複数個配置されている。これらのチップ部品３０は、半導体装置１００が発生する高周波ノイズを増加させる要因であるインダクタンス成分を小さくするため、半導体装置１００のなるべく近傍に配置するのが効果的であるため、半導体装置１００の周囲ではなく、直下のシステムボード８０の裏面に設けられている。しかしながら、半導体装置の高密度化、高性能化が進むにつれ、図２（Ａ）に示す実装構造では、半導体装置１００が発生する高周波ノイズを効果的に除去できない恐れがある。

次に、比較例として、図２（Ｂ）を用いて、さらに高周波ノイズを除去するためのビルドアップ基板を用いた半導体装置の実装構造の例について説明する。図２（Ｂ）に示す半導体装置の実装構造においては、システムボード８２には、半導体装置１１０を実装する位置に開口部８４が設けられている。そして、前記開口部８４内において、半導体装置１１０のビルドアップ基板１０の裏面に、コンデンサ等のチップ部品３０が複数個配置されている。この様にすることで、図２（Ａ）の実装構造に比べて、半導体装置１１０の近傍にチップ部品３０が配置されるため、高周波ノイズを増加させる要因であるインダクタンス成分がさらに低減できる。

しかしながら、今後、更に情報機器に搭載される半導体装置の更なる高密度化、高性能化が求められると、上述のビルドアップ基板を用いた実装構造でも、例えばコア層を貫通するめっきスルーホールのインダクタンス成分がノイズを増加させる要因となりうる。

そこで、発明者は、上記図２（Ｂ）の実装構造で用いられているビルドアップ基板１０のコア層を貫通するめっきスルーホールのインダクタンス成分を減らすため、ビルドアップ基板１０の代わりに、コア層の無いコアレス基板を用いることを検討した。コアレス基板は、文字通りと芯となるコア層が無く、複数の絶縁層と複数の配線層とが積層された柔軟性を有する薄型の配線基板である。

図３は、コアレス基板を用いた半導体装置の実装構造の製造工程について説明する図である。

まず、図３（Ａ）を参照して、システムボード８２には、半導体装置１２０を実装する位置に予め開口部８４が設けられている。開口部８４の周囲には、半導体装置１２０を実装するための例えば１００μｍの厚さの接着シート９２が貼り付けられる。接着シート９２中には、複数の貫通孔が形成され、その貫通孔内には、半導体装置１２０の接続電極となる導電性インク４２が充填される。予め裏面に複数のチップ部品３０が形成されたコアレス基板１４は、位置合わせして、接着シート９２の上に搭載される。

次いで、図３（Ｂ）を参照して、コアレス基板１４を搭載した状態で、システムボード８２が圧接装置のステージ５０に設置される。コアレス基板１４周辺のシステムボード８２上には、コアレス基板１４とシステムボード８２との間隔を調整するためのスペーサ５４が配置される。

次いで、図３（Ｃ）を参照して、圧接装置のステージ５０を加熱した状態で、加熱した圧接装置の上金型５２によって、コアレス基板１４の上面を押圧して、コアレス基板１４がシステムボード８２に圧着される。その際に、熱で膨張したコアレス基板１４は、開口部８４内において、重力で下方に撓み、その結果、開口部８４淵部周辺の溶融した接着シート９２が開口部８４内に流れだしてしまう。この状態で、常温に戻し、接着シート９２を固化させると、コアレス基板１４は、開口部８４内において、下方に反ったままの状態で固定されてしまう。コアレス基板１４とシステムボード８２との電気的接続をする導電性インク４２も、コアレス基板１４の外周部と開口部８４近傍とでは、その高さが大きく異なってしまう。コアレス基板１４の反り量は、開口部８４内の中心で最大１１８μｍにもなり、コアレス基板１４の平坦性が大きく失われてしまう。反り量によっては、反ったコアレス基板１４の上に、ＣＰＵ２０、メモリ素子等の周辺素子２２等の複数の半導体素子を実装するのは、困難となる場合がある。

図３（Ｄ）は、コアレス基板１４を用いた半導体装置１２０をシステムボード８２に実装した最終形態を示す。コアレス基板１４上には、ＣＰＵ２０、メモリ素子等の周辺素子２２等の複数の半導体素子が実装され、さらに、ＣＰＵ２０と周辺素子２２は、熱接合部材７０によって覆われる。その状態で、半導体装置１２０とシステムボード８２とは、システムボード８２の裏面に設けられたボルスタープレート７２と、熱接合部材３６の上面に設けられたヒートスプレッダー７０によって挟みこまれる。そして、ヒートスプレッダー７０は、スプリングナット７４と打ち込みネジ７６によって、システムボード８２を押さえつけた状態で固定される。コアレス基板１４が反った状態のまま、ＣＰＵ２０はコアレス基板１４に実装されているので、ＣＰＵ２０と熱接合部材３６との密着性は良くない。

この状態で、システムを稼働させると、ＣＰＵ２０の熱が、ヒートスプレッダーによって放出されにくいので、ＣＰＵ２０の温度が定格値以上に上昇してしまう。よって、コアレス基板１４が、熱膨張によりさらに反ってしまうことになる。システムがＯＮの時と、ＯＦＦの時の熱挙動の差は、例えば５８．７μｍにもなる。また、ＣＰＵ２０の温度が定格値以上に上昇してしまい、ＣＰＵ２０の動作や寿命の問題が発生する虞がある。

このように、ビルドアップ基板を単純にコアレス基板に置き換えるのは、難しいことがわかった。

そこで、発明者は、上記コアレス基板１４の反りを減らし、熱放出性が良く、信頼性の高い以下の実施の形態を考案した。

以下に図面を参照して、本開示の技術にかかる実施の形態を詳細に説明する。

図４は、開示の技術を適用した実施形態の半導体装置の実装構造を示す図である。

図４（Ａ）に、コアレス基板を用いた半導体装置の実装構造の断面図、図４（Ｂ）は
枠状部材の構造を説明する図である。

本実施形態によれば、システムボード８２の半導体装置１２０を実装する位置にある開口部８４の淵部に、枠状部材６０が嵌め込まれている。

図４（Ｂ）を参照して、枠状部材６０は、ベースとなる枠部６２と枠部６２の上部から突出した突起部６４の一体構成からなる。断面はＬ字形状または左右逆のＬ字形状となる。枠部６２は、システムボード８２の開口部８４の開口部淵部に設けられた溝部８６に嵌め込まれ、突起部６４は、枠部６２上部において、開口部８４の内側に設けられ、システムボード８２表面から突出した形状を有する。

次いで、図５を用いて、枠状部材の効果について説明する。図５（Ａ）は、図４（Ａ）の破線で囲った部分の拡大図で、ベースとなる枠部６２と枠部６２の上部から突出した突起部６４の一体構成からなる枠状部材６０とした例で、図５（Ｂ）は、突起部のない枠部だけの枠状部材６５とした例を示す。

図５（Ａ）の例では、枠状部材６０は、その突起部６４によってコアレス基板１４を下方から支持してコアレス基板１４の反りを減らす働きと、製造過程において、溶融した接着シート９２が開口部８４内に流れだすのを防ぐ働きを有する。

図５（Ｂ）の例においても、枠状部材６５は、その上端面によってコアレス基板１４を下方から支持してコアレス基板１４の反りを減らす働きと、製造過程において、溶融した接着シート９２が開口部８４内に流れだすのを防ぐ働きを有する。しかしながら、枠状部材６５の上端面とコアレス基板１４との間は、単に接触しているだけで、接着剤などで固定されてはいない。よって、実装構造の製造過程で、コアレス基板１４が熱で撓んでしまうと、図示したＢ点から、開口部８４方向へ撓んでしまうことになり、撓み量が大きくなってしまう。枠状部材６５は、接着シート９２の厚み分に相当するＬ２面でしか固定されないことになり、枠状部材６５はコアレス基板１４とは、全く接続されていないことになる。

図５（Ａ）の例では、枠状部材６０の突起部６４の上端面とコアレス基板１４との間は、単に接触しているだけで、接着剤などで固定されてはいない。しかしながら、図示したＡ点からすぐ左側は、コアレス基板１４は、接着シート９２で固定されている。よって、実装構造の製造過程で、コアレス基板１４が熱で撓んでも、図示したＡ点からしか開口部８４方向へ撓まないことになる。よって、図５（Ｂ）の例の様に、Ｂ点から撓むのに比べて、撓み量を小さくすることができる。枠状部材６０は、接着シート９２の厚み分に相当するＬ２面と、接着シート９２を挟んで対向するＬ１面とＬ３面とで、枠コアレス基板１４と接続されることになる。

次いで、図６〜図８を用いて、本実施形態の半導体装置の実装構造の製造方法について説明する。

まず、図６（Ａ）を参照して、例えば、２０ｍｍ〜３０ｍｍ四方の開口部８４を有するシステムボード８２と、枠状部材６０を準備する。

次いで、図６（Ｂ）を参照して、開口部８４の表面淵部に形成された溝部８６内に、枠状部材６０が設置される。この状態で、枠状部材６０の突起部６４だけが、システムボード８２の表面より突出した形となる。

次いで、図６（Ｃ）を参照して、複数の貫通孔９４が形成された接着シート９２が、突起部６４外周の半導体装置１２０の搭載位置のシステムボード８２の上に張り付けられる。接着シート９２の厚さは、例えば１００μｍとする。次いで、接着シート９２の上に、樹脂などからなるＰＥＴフィルム９６を貼り付ける。ＰＥＴフィルム９６には、接着シート９２の貫通孔９４の位置に合わせて貫通孔を形成しておく。ＰＥＴフィルム９６は、開口部８４、枠状部材６０の突起部６４をも覆う様に配置される。

次いで、図６（Ｄ）を参照して、ＰＥＴフィルム９６の上に、接着シート９２の貫通孔９４の位置に合わせて貫通孔が形成されたメタルマスク９８が配置される。

次いで、図７（Ａ）を参照して、メタルマスク９８の上から、貫通孔内に導電性のインクを流しこみ、接着シート９２の貫通孔９４内に上に、接続端子となる導電性インク４２が形成される。

次いで、図７（Ｂ）を参照して、メタルマスク９８が除去され、ＰＥＴフィルム９６が剥離される。接着シート９２の貫通孔９４内に上に、接続端子となる導電性インク４２が形成された接続部が完成する。

次いで、図７（Ｃ）を参照して、予め裏面に複数のチップ部品３０が形成されたコアレス基板１４が、位置合わせされて接着シート９２の上に搭載される。次いで、コアレス基板１４周辺のシステムボード８２上に、コアレス基板１４とシステムボード８２との間隔を調整するためのスペーサ５４が配置される。

次いで、図８（Ａ）を参照して、コアレス基板１４を搭載した状態で、システムボード８２が圧接装置のステージ５０に設置される。次いで、圧接装置のステージ５０を加熱した状態で、加熱した圧接装置の上金型５２によって、コアレス基板１４の上面を例えば荷重３０〜５０Ｋｇ／ｃｍで押圧して、コアレス基板１４がシステムボード８２に圧着される。その際に、熱で膨張したコアレス基板１４は、開口部８４内において、重力で下方に撓んだとしても、開口部８４周辺部は、枠状部材６０によって支持されているので、コアレス基板１４の撓みを大幅に少なくすることができる。

次いで、図８（Ｂ）を参照して、常温に戻し、接着シート９２を固化させても、コアレス基板１４の反り量は、開口部８４内の中心で最大でもせいぜい２６μｍ程度にまで抑えることができる。また、開口部８４淵部周辺の溶融した接着シート９２が開口部８４内に流れだすことはないので、コアレス基板１４とシステムボード８２との電気的接続をする導電性インク４２の高さを、コアレス基板１４の外周部から開口部８４近傍にかけて一定に保つことができる。

次いで、図８（Ｃ）を参照して、コアレス基板１４上に、ＣＰＵ２０、メモリ素子等の周辺素子２２等の複数の半導体素子がアンダーフィル材を介して実装される。コアレス基板１４上の反りがほとんど無いので、ＣＰＵ２０、周辺素子２２の表面を水平に保つことができ、平坦性の良い半導体装置１３０が得られる。

この、半導体装置１３０をシステムボード８２に実装した形態において、システムを稼働させると、ＣＰＵ２０の熱が、ヒートスプレッダーによって放出されやすいので、ＣＰＵ２０の温度上昇を低く抑えることができる。そのため、コアレス基板１４の、熱膨張による反りも少なくすることができ、システムがＯＮの時と、ＯＦＦの時の熱挙動の差は、例えば４２．８μｍにまで下げることが可能となる。

最後に、図９を用いて、本実施形態で用いた枠状部材６０の変形例について説明する。

図９（Ａ）は、本実施形態で用いた枠状部材６０の平面図と、平面図のＡ−Ａ’面での断面図を示す。図９（Ａ）に示す、本実施形態で用いた枠状部材６０では、大きく開いた開口部８４が設けられ、枠状部材６０の枠部６２が、コアレス基板４０の底面のチップ部品３０と接触しないような構造となっている。

図９（Ｂ）に示す、第１の変形例では、枠状部材６６には、複数の小さい開口部８７が設けられている。この開口部８７は、コアレス基板４０の底面のチップ部品３０の位置毎に設けられているため、チップ部品３０と接触しないような構造となっている。

図９（Ｃ）に示す、第２の変形例では、枠状部材６８には、例えば４個のやや大きめの開口部８８が設けられている。この開口部８８は、コアレス基板４０の底面にエリア毎に設けられたチップ部品３０の位置に設けられているため、チップ部品３０と接触しないような構造となっている。

本実施形態によれば、コアレス基板の裏面にチップ部品を配置できるため、高周波ノイズを増加させる要因であるインダクタンス成分を減らし、高周波ノイズを効果的に除去することができるという効果を奏する。また、製造過程で、コアレス基板の反りが少なく、信頼性の高い半導体装置の実装構造を提供することができる。

以上、実施形態について詳述したが、本発明の態様は係る特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。

以上の実施形態に関し、以下の付記を開示する。
（付記１）
開口が設けられた実装基板と、
前記開口周囲の溝部に設けられ前記溝部に収納される枠部と、前記枠部から突出する突出部からなる枠状部材と、
前記実装基板上に配設され、前記枠状部材の突出部で支持されたコアレス基板と、
前記コアレス基板上に配設された半導体素子と
を含む
ことを特徴とする半導体装置の実装構造。
（付記２）
前記枠部の上面は、前記実装基板の表面と同一面にあり、
前記突出部は、前記実装基板の表面より突出している
ことを特徴とする付記１に記載の半導体装置の実装構造。
（付記３）
前記突出部は、前記枠部の開口内側に設けられ、枠状形状をしている
ことを特徴とする付記２に記載の半導体装置の実装構造。
（付記４）
さらに、前記実装基板と前記コアレス基板との間に接着部材が配設されていることを特徴とする付記１に記載の半導体装置の実装構造。
（付記５）
さらに、前記実装基板の開口内の前記コアレス基板の表面には、チップ部品が配設されていることを特徴とする付記１に記載の半導体装置の実装構造。
（付記６）
開口が設けられた実装基板と、
前記開口の淵部に設けられ前記淵部に収納される枠部と、前記枠部から突出する突出部からなる枠状部材と、
前記実装基板上に配設され、前記枠状部材の突出部で支持されたコアレス基板と、
前記コアレス基板上に配設された半導体素子と
を含む
ことを特徴とする電子装置。
（付記７）
実装基板に開口を設ける工程と、
前記開口周囲に溝部を設ける工程と、
枠部と、前記枠部から突出する突出部からなる枠状部材を、前記淵部に配設する工程と、
前記実装基板上で、前記枠状部材が配設された周囲に接着シートを張り付ける工程と、
前記接着シートに形成された貫通孔内に導電性インクを充填する工程と、
前記接着シート上にコアレス基板を配設する工程と、
前記コアレス基板上に半導体素子を配設する工程と
を含む
ことを特徴とする半導体装置の実装構造の製造方法。

１０ビルドアップ基板
１４コアレス基板
２０ＣＰＵ
２２周辺素子
３０チップ部品
４０実装端子
４２導電性インク
５０圧接装置のステージ
５２圧接装置の上金型
５４スペーサ
６０、６５、６６、６８枠状部材
６２枠部
６４突起部
８０、８２システムボード
８４、８７、８８開口部
８６溝部
９０接着剤
９２接着シート
９４貫通孔
９６ＰＥＴフィルム
９８メタルマスク
１００、１１０、１２０、１３０半導体装置
２００電子装置

Claims

開口が設けられた実装基板と、
前記開口周囲の溝部に設けられ前記溝部に収納される枠部と、前記枠部から突出する突出部からなる枠状部材と、
前記実装基板上に配設され、前記枠状部材の突出部で支持されたコアレス基板と、
前記コアレス基板上に配設された半導体素子と
を含む
ことを特徴とする半導体装置の実装構造。
前記枠部の上面は、前記実装基板の表面と同一面にあり、
前記突出部は、前記実装基板の表面より突出している
ことを特徴とする請求項１に記載の半導体装置の実装構造。
前記突出部は、前記枠部の開口内側に設けられ、枠状形状をしている
ことを特徴とする請求項２に記載の半導体装置の実装構造。
さらに、前記実装基板と前記コアレス基板との間に接着部材が配設されている
ことを特徴とする請求項１に記載の半導体装置の実装構造。
さらに、前記実装基板の開口内の前記コアレス基板の表面には、チップ部品が配設されている
ことを特徴とする請求項１に記載の半導体装置の実装構造。