JP3910852B2 - プリント配線基板の加工方法及びプリント配線基板 - Google Patents

プリント配線基板の加工方法及びプリント配線基板 Download PDF

Info

Publication number
JP3910852B2
JP3910852B2 JP2002007733A JP2002007733A JP3910852B2 JP 3910852 B2 JP3910852 B2 JP 3910852B2 JP 2002007733 A JP2002007733 A JP 2002007733A JP 2002007733 A JP2002007733 A JP 2002007733A JP 3910852 B2 JP3910852 B2 JP 3910852B2
Authority
JP
Japan
Prior art keywords
wiring board
printed wiring
adhesive film
film layer
processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002007733A
Other languages
English (en)
Other versions
JP2003209336A (ja
Inventor
賢 今西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujikura Ltd
Original Assignee
Fujikura Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujikura Ltd filed Critical Fujikura Ltd
Priority to JP2002007733A priority Critical patent/JP3910852B2/ja
Publication of JP2003209336A publication Critical patent/JP2003209336A/ja
Application granted granted Critical
Publication of JP3910852B2 publication Critical patent/JP3910852B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Combinations Of Printed Boards (AREA)

Description

【0001】
【発明の属する技術分野】
この発明は、加熱硬化型の接着フィルムが貼り合わされたプリント配線基板の加工方法及びプリント配線基板に関し、特に、開口部等の加工部分への接着剤のはみ出しを抑えることにより、加工部分の加工精度を向上するプリント配線基板の加工方法及びプリント配線基板に係わる。
【0002】
【従来の技術】
一般に、電子部品を備える電子部品基板を接着するための加熱硬化型の接着フィルムが表面上に貼り合わされたプリント配線基板の加工処理は金型を用いて行われる。
【0003】
【発明が解決しようとする課題】
ところで、接着フィルムは、加熱接着の際の流動性増加に伴い、加工部からはみ出し、加工部の加工精度を悪化させることが知られている。すなわち、従来では、図2(a)に示す様に、80〜100℃に加熱されたステージ10上に基板層2,パッド部3,および接着フィルム11からなるプリント配線基板を載置し、撮像素子等の電子部品7を備える電子部品基板8を200℃〜250℃で加熱してバンプ部9を介して上記プリント配線基板上に加熱圧着するわけであるが、この時、図2(b)に示す様に、上記接着フィルム11は、加熱により流動性を増し、加工部へのはみ出し11a(状況により加工端から0.2mm程度)が生じてしまうものであった。
【0004】
しかしながら、上記のような金型加工によるプリント配線基板の加工方法では、このような接着剤のはみ出しによる加工精度の悪化の問題に対処することができない。
【0005】
本発明は、上記のような課題を解決するためになされたものであり、その目的は、接着剤の加工部へのはみ出しを抑えることにより、加工部の加工精度を向上するプリント配線基板の加工方法及びプリント配線基板を提供することにある。
【0006】
【課題を解決するための手段】
本発明に係るプリント配線基板の加工方法は、電子部品を備える半導体基板を接着するための加熱硬化型の接着フィルム層が表面上に形成されたプリント配線基板の加工方法であって、電子部品を内包する開口部を形成する領域のプリント配線基板を接着フィルム層と共に一括除去する除去工程を有し、除去工程は、接着フィルム層を加熱して半導体基板とプリント配線基板とを接着する際に接着剤の開口部への流入を防ぐダム構造を形成する工程を含むことを特徴とする。
【0007】
また、本発明に係るプリント配線基板は、電子部品を備える半導体基板を接着するための加熱硬化型の接着フィルム層が表面上に形成されたプリント配線基板であって、プリント配線基板を前記接着フィルム層と共に一括除去することにより形成された、電子部品を内包する開口部を備え、開口部の周部の接着フィルム層は熱硬化していることを特徴とする。
【0008】
すなわち、本発明の特徴は、電子部品が内包される開口部周部の接着フィルム層は熱硬化していることにある。このような構成によれば、接着フィルム層を加熱してプリント配線基板と半導体基板とを接着する際に、硬化した接着フィルムが接着剤が開口部に流入することを防ぐので、開口部の加工精度を向上することができる。また、この結果、実装する電子部品がCCD等のような撮像素子である場合には、開口面積に匹敵する撮像エリアを確保し、撮像素子の性能を低下させることがない。
【0009】
【発明の実施の形態】
以下、図1を参照して、本発明の実施の形態となるプリント配線基板の加工方法について説明する。なお、ここでは、図1(a)に示すような構成を有するプリント配線基板1に開口部を形成する処理を例として、本発明の実施の形態となるプリント配線基板の加工方法について具体的に説明する。
【0010】
図1(a)に示すプリント配線基板1は、10〜50μm程度の膜厚を有する基板層2と、この基板層2表面に形成された4〜18μm程度の膜厚を有する銅箔のパッド部3、基板層2とパッド部3とをラミネートする接着フィルム層4とを備える。基板層2は、耐熱性を有し、比較的誘電率の低い例えばポリイミド樹脂等の樹脂材料により形成される。また、接着フィルム層4は、液状で粘度が低い熱硬化型の材料から成る。なお、この接着フィルム層4内に金属を混入させて、異方性導電膜となるように構成しても良い。
【0011】
本発明の実施の形態となるプリント配線基板の加工方法においては、この図1(a)に示すプリント配線基板1に開口部を形成する際、図1(b)に示すように、開口部を形成するプリント配線基板領域に炭酸ガスレーザ等のレーザ光線5を数秒照射することにより、接着フィルム層4ごと一括してプリント配線基板1に加工処理を施す。このような加工処理によれば、加工処理時の局所的な加熱により、加工部の端部付近の接着フィルム層4のみが熱硬化し、加工部端部に接着フィルム層4の硬化層6を形成することができる。
【0012】
その後は、図1(c)に示すように、加熱されたステージ10上にプリント配線基板1を載置して接着フィルム層4を加熱すると共に、上記加工処理により形成された開口部の中心に例えば撮像素子等の電子部品7を備える電子部品基板8をバンプ部9を介して加熱圧着してフリップチップ実装するのであるが、この時、加熱圧着処理により接着フィルム層4の流動性が増加しても、上記硬化層6が開口部への接着剤のはみ出しを抑えるので、開口部の加工精度を維持することができる。
【0013】
〔実施の形態の効果〕
以上の説明から明らかなように、この実施形態のプリント配線基板1においては、加工部の端部に接着フィルム層4が熱硬化した硬化層6が形成されているので、接着フィルム層4を加熱してプリント配線基板1と電子部品基板8とを圧着する際に、硬化層6が接着剤が加工部に流入することを防ぎ、加工部の加工精度を向上することができる。
【0014】
また、この実施形態のプリント配線基板1においては、加工部から接着剤がはみ出し、はみ出した接着剤が撮像素子に入射される光を遮るようなことがないので、CCD等のような撮像素子を実装する場合であっても、加工面積に匹敵する撮像エリアを確保し、撮像素子の性能の低下させることがない。
【0015】
〔その他の実施の形態〕
最後に、以上、本発明者らによってなされた発明を適用した実施形態について説明したが、この実施形態による本発明の開示の一部をなす論述及び図面により本発明は限定されることはない。
【0016】
例えば、上記実施の形態においては、レーザ光線5により接着フィルム層4の加工端を硬化させるようにしたが、金型を加熱し、金型加工の際には、加熱された金型から開口部周部の接着フィルム層4に熱が加わるようにすることにより、接着フィルム層4の加工端を硬化させ硬化層6を形成するようにしても良い。
【0017】
このように、この実施形態に基づいて当業者等によりなされる他の実施の形態、実施例及び運用技術等は全て本発明の範疇に含まれることは勿論であることを付け加えておく。
【0018】
【発明の効果】
本発明によれば、接着剤が加工部にはみ出すことを防止することができるので、加工部の加工精度を向上することができる。
【図面の簡単な説明】
【図1】本発明の一実施形態となるプリント配線基板の加工方法を説明するための断面工程図である。
【図2】従来のプリント配線基板の加工方法を説明するための断面図である。
【符号の説明】
1…プリント配線基板、2…基板層、3…パッド部、4…接着フィルム層、5…レーザ光線、6…硬化層、7…電子部品、8…電子部品基板、9…バンプ部

Claims (6)

  1. 電子部品を備える半導体基板を接着するための加熱硬化型の接着フィルム層が表面上に形成されたプリント配線基板の加工方法であって、
    前記電子部品を内包する開口部を形成する領域のプリント配線基板を前記接着フィルム層と共に一括除去する除去工程を有し、
    前記除去工程は、前記接着フィルム層を加熱して前記半導体基板と前記プリント配線基板とを接着する際に接着剤の前記開口部への流入を防ぐダム構造を形成する工程を含むこと
    を特徴とするプリント配線基板の加工方法。
  2. 請求項1に記載のプリント配線基板の加工方法であって、
    前記ダム構造は接着フィルム層が熱硬化することにより開口部周部に形成された硬化層であること
    を特徴とするプリント配線基板の加工方法。
  3. 請求項1又は請求項2に記載のプリント配線基板の加工方法であって、
    前記除去工程はレーザ光線を利用して行うこと
    を特徴とするプリント配線基板の加工方法。
  4. 請求項1又は請求項2に記載のプリント配線基板の加工方法であって、
    前記除去工程は加熱した金型を利用して行うこと
    を特徴とするプリント配線基板の加工方法。
  5. 電子部品を備える半導体基板を接着するための加熱硬化型の接着フィルム層が表面上に形成されたプリント配線基板であって、
    前記プリント配線基板を前記接着フィルム層と共に一括除去することにより形成された、前記電子部品を内包する開口部を備え、
    前記開口部の周部の接着フィルム層は熱硬化されたダム構造となっていること
    を特徴とするプリント配線基板。
  6. 加熱硬化型の接着フィルム層が表面上に形成され、電子部品を備える半導体基板が接着されたプリント配線基板であって、
    前記プリント配線基板を前記接着フィルム層と共に一括除去することにより形成された、前記電子部品を内包する開口部を備え、
    前記接着フィルムの内で、前記開口部の周部の接着フィルム層は少なくとも先に熱硬化されていることを特徴とするプリント配線基板。
JP2002007733A 2002-01-16 2002-01-16 プリント配線基板の加工方法及びプリント配線基板 Expired - Fee Related JP3910852B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002007733A JP3910852B2 (ja) 2002-01-16 2002-01-16 プリント配線基板の加工方法及びプリント配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002007733A JP3910852B2 (ja) 2002-01-16 2002-01-16 プリント配線基板の加工方法及びプリント配線基板

Publications (2)

Publication Number Publication Date
JP2003209336A JP2003209336A (ja) 2003-07-25
JP3910852B2 true JP3910852B2 (ja) 2007-04-25

Family

ID=27646174

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002007733A Expired - Fee Related JP3910852B2 (ja) 2002-01-16 2002-01-16 プリント配線基板の加工方法及びプリント配線基板

Country Status (1)

Country Link
JP (1) JP3910852B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5874546B2 (ja) 2012-06-21 2016-03-02 富士通株式会社 半導体装置の実装構造
KR102104859B1 (ko) * 2019-05-14 2020-04-27 (주)와이에스티 연성회로기판의 마이크 홀 레이저 가공방법

Also Published As

Publication number Publication date
JP2003209336A (ja) 2003-07-25

Similar Documents

Publication Publication Date Title
KR101011882B1 (ko) 회로 장치 및 회로 장치의 제조 방법
JP2000058709A (ja) 突起電極構造および突起電極形成方法
JP4179312B2 (ja) 半導体装置の実装方法、半導体装置
US8334174B2 (en) Chip scale package and fabrication method thereof
TW200527625A (en) Wafer-level chip scale package and method for fabricating and using the same
US5848466A (en) Method for forming a microelectronic assembly
JP3608536B2 (ja) 電子部品実装方法
JP3725300B2 (ja) Acf接合構造
JP3910852B2 (ja) プリント配線基板の加工方法及びプリント配線基板
JP2003209332A (ja) プリント配線基板、プリント配線基板の製造方法、及び実装基板
JP2012004603A (ja) 半導体装置の実装構造、半導体装置の実装方法及び基板
JP2731383B2 (ja) 部品実装構造及び部品実装方法
JP2005019815A (ja) 半導体装置およびその製造方法、回路基板ならびに電子機器
JP4973837B2 (ja) 半導体装置の製造方法
JP3668686B2 (ja) チップ部品の実装構造
JP6623056B2 (ja) 配線基板、半導体装置
JPH03177034A (ja) 電子部品の接続方法
JP2008243879A (ja) 電子装置およびその製造方法
JP2008244459A (ja) 部品内蔵基板及びその製造方法
JPH05315395A (ja) 部品実装方法
JPH113899A (ja) 半導体素子の固着方法
JP3277830B2 (ja) 電子部品の組立て方法
JPH0513120A (ja) 異方性導電テープコネクタと光硬化性樹脂を用いた電子部品実装構造
JP5454090B2 (ja) 半導体装置の製造方法
JP2007227609A (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041208

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070116

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070125

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100202

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110202

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120202

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120202

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130202

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees