JP5454090B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP5454090B2
JP5454090B2 JP2009257924A JP2009257924A JP5454090B2 JP 5454090 B2 JP5454090 B2 JP 5454090B2 JP 2009257924 A JP2009257924 A JP 2009257924A JP 2009257924 A JP2009257924 A JP 2009257924A JP 5454090 B2 JP5454090 B2 JP 5454090B2
Authority
JP
Japan
Prior art keywords
powder
conductor pattern
semiconductor device
metal
protruding electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009257924A
Other languages
English (en)
Other versions
JP2011103383A (ja
Inventor
延弘 今泉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2009257924A priority Critical patent/JP5454090B2/ja
Publication of JP2011103383A publication Critical patent/JP2011103383A/ja
Application granted granted Critical
Publication of JP5454090B2 publication Critical patent/JP5454090B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector

Landscapes

  • Wire Bonding (AREA)

Description

本発明は、半導体装置の製造方法に関する。
コンピュータシステム等の電子機器においては、回路基板に半導体素子を実装する形態としてフリップチップ実装が用いられている。フリップチップ実装は、金バンプを用いて回路基板と半導体素子とを電気的かつ機械的に接続するものであって、実装面積が小さく配線の引き回し距離も短いので、電子機器の高速化や大集積化に有利である。
図1は、フリップチップ実装に使用される回路基板の拡大平面図である。
この回路基板1は、樹脂基材2の上に銅からなる複数の導体パターン4を備え、ソルダレジスト層3の窓3aからこれらの導体パターン4が露出する。
そして、導体パターン4には、後述のはんだ溜を形成するための幅広部4aが設けられる。
図2(a)、(b)は、この回路基板1を使用したフリップチップ実装について説明するための断面図である。
実装に際しては、まず、図2(a)に示すように、導体パターン4の表面にはんだペーストを印刷することによりはんだ層7を形成する。
次いで、そのはんだ層7をリフローして溶融すると、溶融したはんだが自身の表面張力によって導体パターン4の幅広部4aに凝集し、当該幅広部4aにはんだ溜7aが形成される。
次に、図2(b)に示すように、不図示のボンディング加熱ヘッドにより半導体素子8を加熱しながら、半導体素子8の金バンプ9をはんだ溜7aに当接させる。これにより、金バンプ9を介してはんだ層7が加熱されて溶融し、はんだ溜7aにある十分な量のはんだが金バンプ9の側面に這い上がる。
その後、はんだ層7が冷却して凝固すると、はんだ層7を介して半導体素子8と回路基板1とが電気的かつ機械的に接続され、金バンプ9を用いたフリップチップ実装構造が得られる。
これによれば、金バンプ9の熱によりはんだ層7を溶融して軟化させるので、実装時に金バンプ7に加える荷重を少なくできる。そのため、導体パターン4の表面上を金バンプ7が横滑りする危険性を低減でき、導体パターン4と金バンプ7とを良好な精度で位置合わせすることができる。
更に、はんだ溜7aを形成したことで、金バンプ9の側面に十分な量のはんだが集まり、金バンプ9と導体パターン4との接続信頼性を高めることができる。
但し、はんだ溜7aを形成するには、図1に示したように導体パターン4に幅広部4aを形成する必要があり、その幅広部4aによって隣接する導体パターン4同士の間隔Wが狭まってしまうので、この方法は導体パターン4の狭ピッチ化には不向きである。
なお、幅広部4aを形成せずに、導体パターン4上に多量のはんだを供給することにより、はんだ層7を厚くして導体パターン4と金バンプ9との接続信頼性を高めることも考えられる。しかし、これでは、溶融したはんだ層7が樹脂基材2上を濡れ広がり、隣接する導体パターン4同士がはんだによって電気的にショートするという別の問題を引き起こしてしまう。
特開2000−077471号公報 特開2006−320943号公報 特開平4−192596号公報
半導体装置の製造方法において、導体パターンの狭ピッチ化を図ることを目的とする。
以下の開示の一観点によれば、回路基板の導体パターンと半導体素子の突起電極の少なくとも一方に、第1の金属の粉体を付着させる工程と、前記体を付着させる工程の後、前記粉体の少なくとも一部を、めっきにより前記第1の金属よりも融点の低い第2の金属に置換する工程と、前記置換の後、加熱により前記粉体を溶融して接続媒体にし、該接続媒体により前記導体パターンと前記突起電極とを接続する工程とを有する半導体装置の製造方法が提供される。
以下の開示によれば、粉体の少なくとも一部を第1の金属よりも融点の低い第2の金属に置換して、置換後の粉体を接続媒体にし、その接続媒体によって導体パターンと突起電極とを接続する。粉体ははんだ溜のように機能するので、はんだ溜を形成するための幅広部を導体パターンに形成する必要がなく、導体パターンの狭ピッチ化を図ることが可能となる。
また、このように第1の金属よりも融点が低い第2の金属に置換することで、置換後の粉体を加熱により容易に溶融することができ、粉体を溶融してなる接続媒体によって突起電極31と導体パターンとを簡単に接続することができる。
図1は、従来例に係るフリップチップ実装に使用される回路基板の拡大平面図である。 図2(a)、(b)は、従来例に係るフリップチップ実装について説明するための断面図である。 図3(a)は、第1実施形態に係る半導体装置の製造途中の斜視図(その1)であり、図3(b)はその断面図(その1)である。 図4(a)は、第1実施形態に係る半導体装置の製造途中の斜視図(その2)であり、図4(b)はその断面図(その2)である。 図5(a)は、第1実施形態に係る半導体装置の製造途中の斜視図(その3)であり、図5(b)はその断面図(その3)である。 図6(a)は、第1実施形態に係る半導体装置の製造途中の斜視図(その4)であり、図6(b)はその断面図(その4)である。 図7(a)は、第1実施形態に係る半導体装置の製造途中の斜視図(その5)であり、図7(b)はその断面図(その4)である。 図8(a)は、第1実施形態に係る半導体装置の製造途中の斜視図(その6)であり、図8(b)はその断面図(その5)である。 図9(a)は、第1実施形態に係る半導体装置の製造途中の斜視図(その7)であり、9(b)はその断面図(その6)である。 図10(a)は、第1実施形態に係る半導体装置の製造途中の斜視図(その8)であり、図10(b)はその断面図(その7)である。 図11は、第1実施形態において、導体パターンの長手方向に沿った半導体装置の断面図である。 図12は、第1実施形態に係る半導体装置の断面写真を基にして描いた図である。 図13(a)は、第2実施形態に係る半導体装置の製造途中の斜視図(その1)であり、図13(b)はその断面図(その1)である。 図14(a)は、第2実施形態に係る半導体装置の製造途中の斜視図(その2)であり、図14(b)はその断面図(その2)である。 図15(a)は、第2実施形態に係る半導体装置の製造途中の斜視図(その3)であり、図15(b)はその断面図(その3)である。 図16(a)は、第2実施形態に係る半導体装置の製造途中の斜視図(その4)であり、図16(b)はその断面図(その4)である。 図17(a)は、第2実施形態に係る半導体装置の製造途中の斜視図(その5)であり、図17(b)はその断面図(その5)である。 図18(a)は、第2実施形態に係る半導体装置の製造途中の斜視図(その6)であり、図18(b)はその断面図(その6)である。 図19(a)は、第2実施形態に係る半導体装置の製造途中の斜視図(その7)であり、図19(b)はその断面図(その7)である。 図20(a)は、第2実施形態に係る半導体装置の製造途中の斜視図(その8)であり、図20(b)はその断面図(その8)である。 図21(a)は、第2実施形態に係る半導体装置の製造途中の斜視図(その9)であり、図21(b)はその断面図(その9)である。 図22は、第2実施形態に係る半導体装置の断面写真を基にして描いた図である。
以下に、本実施形態について添付図面を参照しながら詳細に説明する。
(第1実施形態)
図3〜図10は、本実施形態に係る半導体装置の製造途中の斜視図と断面図である。
この半導体装置を製造するには、まず、図3(a)、(b)に示すような回路基板20を用意する。
この回路基板20は、その表面に銅膜等をパターニングしてなる複数の導体パターン22を備え、ソルダレジスト層21の窓21aからこれらの導体パターン22が露出する。
各導体パターン22の間隔は特に限定されないが、本実施形態では50μmとする。また、導体パターン22の総本数は例えば400個である。
更に、回路基板20の厚さは約0.35mmであって、その材料としてはBTレジンを使用し得る。
なお、図3(b)に示す断面図は、図3(a)の斜視図のI−I線を通る断面のうち、隣接する二つの導体パターン22の拡大断面図である。これについては、後述の各断面図でも同様である。
次いで、図4(a)、(b)に示すように、半導体素子の搭載エリアである窓21a内に粉体23として平均粒径が7μmの銅粉を塗す。粉体23は、球状、異形形状、麟片状等の任意の立体形状とし得る。
更に、粉体23は銅粉に限定されない。粉体23の金属材料としては、銅、銅合金、インジウム、ニッケル、鉄、マンガン、ジルコニウム、チタン、アルミニウム、クロム、及び亜鉛のいずれかを採用し得る。
続いて、図5(a)、(b)に示すように、粉体23に超音波ヘッド25を押し当てる。そして、回路基板20の主面に平行な方向Dを振動方向とする超音波を発生させ、その超音波をヘッド25に印加する。その超音波の周波数は約100kHzであり、超音波の印加時間は約0.5秒である。
これにより、粉体23が各導体パターン22に擦接し、ヘッド25の当接面に相当する一部領域Rにおいては、粉体23と各導体パターン22の表面の酸化皮膜が破れてこれらが金属接合するようになる。
このとき、良好な金属接合を得るには、粉体23の金属材料として、各導体パターン22が含有する金属と同じ材料を採用するのが好ましい。例えば、導体パターン22が銅を含むときは、粉体23の金属材料として銅を採用するのが好ましい。
また、超音波の振動の方向Dを回路基板20の主面に平行にすることで、粉体23が導体パターン22の表面上を擦るように振動し、粉体23と導体パターン22とを金属接合させ易くすることができるようになる。
なお、導体パターン22が形成されていない部分の回路基板20の表面は、導体パターン22の表面との間で高低差があるので、粉体23が強く付着することはない。
その後、図6(a)、(b)に示すように、IPA(イソプロピルアルコール)等の有機溶剤を用いて、回路基板20の不要な部分に付着した粉体23を除去する。これにより、各導体パターン22との間で金属接合が形成された粉体23のみが当該導体パターン22上にのみ残るようになり、各導体パターン22の一部領域Rにのみ選択的に粉体23を付着させることが可能となる。
このように、本実施形態では、回路基板20と導体パターン22の高低差を利用することで、超音波ヘッド25の当接面の下方の一部領域にのみ粉体23を残すことができ、微細化が困難な印刷法等により粉体23を印刷する必要がない。
次に、図7(a)、(b)に示すように、置換型無電解錫めっき用のめっき液内に回路基板20を浸すことにより、粉体23中の銅をそれよりも低融点の錫に置換する。
このめっきの条件は特に限定されないが、めっき液としては例えば石原薬品製の580MJが使用され、液温は約60℃、処理時間は約30分とされる。この条件を採用することで、一個の粉体23の全ての部分を錫に置換することができる。
但し、このように粉体23を完全に錫に置換する必要はなく、粉体23の中心付近に錫に置換されない銅が残存していてもよい。
また、このめっきにおいては、一部領域Rの外側の導体パターン22もめっき液に曝されるので、導体パターン22の表層の銅も錫に置換され、錫を含む金属層27が形成される。
更に、置換後の金属も単体の錫に限定されず、錫に銀又はビスマスを添加してなるはんだに粉体23を置換してもよい。
次に、図8(a)、(b)に示すように、回路形成面に複数の金バンプ等の突起電極31を備えた半導体素子30を用意し、不図示のフリップチップボンダでこの半導体素子30を把持しながら、各突起電極31と各導体パターン22との位置合わせを行う。半導体素子30の外形は、例えば、一辺の長さが約8.5mmの正方形である。
また、各突起電極31の形成方法としては、例えば、不図示のボールボンダのステージ温度を200℃に維持しながら、半導体素子30の回路形成面に金ワイヤの端部を接合し、その金ワイヤを引きちぎる方法がある。半導体素子30には、このような突起電極31が導体パターン22の本数に合わせて400個形成される。
次いで、図9(a)、(b)に示すように、フリップチップボンダの熱を利用して、突起電極31を介して粉体23を加熱して溶融し、溶融した粉体23からなる接続媒体35により各突起電極31と各導体パターン22とを接続する。このときの加熱温度は約300℃であり、加熱時間は約3秒である。また、フリップチップボンダによる押圧力は、一つの突起電極31あたり約3gである。
このとき、各導体パターン22上に予め選択的に付着した粉体23がはんだ溜のように機能するので、突起電極31の側面に、粉体23を溶融してなる十分な量の接続媒体35が這い上がる。そのため、冷却により接続媒体35が凝固すると、接続媒体35により導体パターン22と突起電極31とが確実に接続されることになる。
また、図7(a)、(b)の工程において、粉体23だけでなく一部領域Rの横の導体パターン22の表層も錫に置換して金属層27を形成したので、錫を含む溶融した接続媒体35が導体パターン22全体に無駄に濡れ広がるのを防止できる。これにより、接続媒体35の大部分を突起電極31の側面に這い上がらすことができ、厚い接続媒体35により導体パターン22と突起電極31との接続を確実に行うことが可能となる。
更に、溶融した錫は、濡れ性のよい導体パターン22上にのみ留まり、隣接する導体パターン22間に広がらないので、各導体パターン22同士が接続媒体35によって電気的にショートする危険性を低減できる。
その後、図10(a)、(b)に示すように、回路基板20と半導体素子30との間に熱硬化性のアンダーフィル樹脂37を充填した後、温度が約150℃に維持された不図示の恒温槽内でそのアンダーフィル樹脂37を約2時間加熱して熱硬化させる。
以上により、本実施形態に係る半導体装置の基本構造が完成した。
図11は、導体パターン22の長手方向に沿った半導体装置の断面図である。
図11に示されるように、この半導体装置では、一部領域Rにおける導体パターン22の厚さT1が、一部領域Rの外側における厚さT2よりも厚くなる。
これは、図7(a)に示したように、一部領域Rにおいては、導体パターン22に粉体23が選択的に付着されており、置換型無電解めっき時にその粉体23がマスクとなって導体パターン22中の銅が錫に置換され難くなり、未置換の銅が残り易いためである。
上記した本実施形態によれば、図7(a)、(b)を参照して説明したように、置換型無電解錫めっきを利用して、導体パターン22の一部領域Rに選択的に付着した粉体23を、それよりも融点が低い錫に置換した。
置換後の粉体23は、導体パターン22と突起電極31との接続信頼性を高めるはんだ溜のように機能するので、導体パターン22にはんだ溜を形成するための幅広部を形成する必要がなく、幅広部によって導体パターン22の狭ピッチ化が阻害されることがない。
これにより、突起電極31と導体パターン22との接続強度を確保しながら、突起電極31の多ピン化や狭ピッチ化に合わせて、導体パターン22の狭ピッチ化を図ることが可能となる。
また、粉体23中の銅よりも融点が低い錫に当該粉体23を置換するので、置換後の粉体23を加熱により容易に溶融することができ、粉体23を溶融してなる接続媒体35によって突起電極31と導体パターン22とを簡単に接続することができる。
なお、粉体23と導体パターン22に対して置換型無電解錫めっきを行わず、粉体23として当初から錫粉を使用することも考えられる。しかし、これでは、粉体23を溶融してなる接続媒体35(図9(a)、(b)参照)が、表面に銅が露出した導体パターン22上に濡れ広がるので、突起電極31を覆う接続媒体35が薄くなり、突起電極31と導体パターン22との接続信頼性が低下する恐れがある。
よって、接続信頼性の向上という観点からすると、本実施形態のように粉体23として銅粉を使用し、その粉体23と導体パターン22に対して電解錫めっきを行うのが好ましい。
更に、本実施形態では、従来例とは異なり、はんだ溜を形成するに際して溶融したはんだの表面張力を利用しないので、任意の平面形状の導体パターン22に粉体23を付着することができる。
しかも、導体パターン22に粉体23を付着させる工程(図6(a)、(b))や、その粉体23を錫に置換する工程(図7(a)、(b))では、回路基板20を加熱する必要がない。そのため、従来例のようにはんだをリフローしてはんだ溜を形成する場合のように回路基板20が熱によって反るのを防止でき、反りが原因で導体パターン22と突起電極31とが位置ずれするのを防止できる。
図12は、本実施形態に係る半導体装置の断面写真を基にして描いた図である。
図12に示されるように、この半導体装置では、突起電極31の側面が十分な量の接続媒体35で覆われている。そして、接続媒体35にはクラックが発生しておらず、突起電極31と導体パターン22とが接続媒体35によって確実に接続されている。このことから、粉体23を利用することで、突起電極31と導体パターン22との接続信頼性が向上することが確かめられた。
(第2実施形態)
第1実施形態では、図6(a)、(b)を参照して説明したように、粉体23を導体パターン22に付着させた。
これに対し、本実施形態では、以下のようにして粉体23を半導体素子の突起電極に付着させる。
図13〜図21は、本実施形態に係る半導体装置の製造途中の斜視図と断面図である。
なお、これらの図において、第1実施形態で説明したのと同じ要素には第1実施形態と同じ符号を付し、以下ではその説明を省略する。
この半導体装置を製造するには、まず、図13(a)、(b)に示すように、エポキシ樹脂、フェノール樹脂、ポリエステル、及びポリカーボネイト等のエンジニアリングプラスチックよりなる板40の上に粉体23として銅粉を塗すと共に、板40の上方に第1実施形態で説明した半導体素子30を用意する。
粉体23の金属材料は銅に限定されず、銅、銅合金、インジウム、ニッケル、鉄、マンガン、ジルコニウム、チタン、アルミニウム、クロム、及び亜鉛のいずれかを粉体23の材料として採用し得る。
次いで、図14(a)、(b)に示すように、不図示のフリップチップボンダで半導体素子30を板40に向けて下ろし、粉体23に突起電極31を当接させる。
そして、この状態でフリップチップボンダから突起電極31に超音波を印加することにより、超音波により粉体23を突起電極31に擦接させる。これにより、粉体23と突起電極31のそれぞれの表面の酸化皮膜が破れ、粉体23と突起電極31とが金属接合するようになる。
その超音波の印加条件は特に限定されないが、本実施形態では超音波の周波数を約100kHzとし、印加時間を約0.5秒とする。
ここで、超音波の振動方向が半導体素子30の主面に垂直な方向だと、超音波によって突起電極31が半導体素子30の回路形成面を強く刺激し、回路を破壊してしまうおそれがある。そのため、半導体素子30の主面に平行な方向に超音波の振動方向Dを採り、半導体素子30内の回路が超音波によりダメージを受け難くするようにするのが好ましい。
この後に、板40から半導体素子30を離すと、図15(a)、(b)に示すように、突起電極31にのみ選択的に粉体23を付着させることができる。
続いて、図16(a)、(b)に示すように、置換型無電解錫めっき用のめっき液内に半導体素子30を浸すことにより、粉体23中の銅をそれよりも低融点の錫に置換する。
このときのめっき液としては、例えば、石原薬品製の580MJが使用される。また、めっき条件としては、液温約60℃、処理時間約30分が採用される。この条件により、粉体23中の全ての部分が錫に置換される。
但し、第1実施形態でも説明したように、粉体23を完全に錫に置換せずに、粉体23の中心付近に錫に置換されない銅が残存していてもよい。
また、置換後の金属も単体の錫に限定されず、錫に銀又はビスマスを添加してなるはんだに粉体23を置換してもよい。
なお、本工程では、粉体23のみが錫に選択的に置換され、金を含む突起電極31は錫に置換されない。これは、置換型無電解錫めっきにおいては、錫の標準電極電位である−0.136Vよりも低い標準電極電位を有する金属のみが錫に置換され、標準電極電位が1.50Vである金は錫に置換されないからである。
次に、図17(a)、(b)に示すように、第1実施形態で説明したのと同じ回路基板20を用意する。その回路基板20はソルダレジスト層21を備えており、ソルダレジスト層21の窓21aから複数の導体パターン22が露出する。
続いて、図18(a)、(b)に示すように、置換型無電解錫めっき用のめっき液内に回路基板20を浸して、窓21aから露出する導体パターン22の表層を錫に置換することにより、錫を含む金属層27を形成する。
このときのめっき条件としては、図16(a)、(b)の工程で粉体23を錫に置換したときにおけるのと同様の条件を採用することができ、石原薬品製の580MJをめっき液に使用することができる。また、液温は約60℃、処理時間は約30分とされる。
なお、このような置換型無電解めっきに代えて、電解錫めっきによって金属層27を形成するようにしてもよい。
次に、図19(a)、(b)に示すように、不図示のフリップチップボンダにより半導体素子30を把持し、各突起電極31と各導体パターン22との位置合わせを行う。その後、回路基板20に向けて半導体素子30を下ろし、導体パターン22の表層の金属層27に粉体23を当接させる。
そして、図20(a)、(b)に示すように、フリップチップボンダの熱を利用して、突起電極31を介して粉体23を加熱して溶融し、溶融した粉体23からなる接続媒体35により各突起電極31と各導体パターン22とを接続する。このときの加熱温度は約300℃であり、加熱時間は約3秒である。また、フリップチップボンダによる押圧力は、一つの突起電極31あたり約3gである。
本工程では、各突起電極31に予め付着しておいた粉体23がはんだ溜のように機能し、粉体23を溶融してなる十分な量の接続媒体35によって突起電極31を覆うことができる。そのため、冷却により接続媒体35が凝固すると、接続媒体35により導体パターン22と突起電極31とを確実に接続することが可能となる。
更に、図18(a)、(b)に示したように、予め導体パターン22の表層に錫を含む金属層27を形成しておいたので、錫を含む溶融した接続媒体35が導体パターン22上に無駄に濡れ広がるのを防止できる。その結果、十分な量の接続媒体35によって導体パターン22と突起電極31とを接続することができ、これらの接続信頼性を向上させることができるようになる。
その後、図21に示すように、回路基板20と半導体素子30との間に熱硬化性のアンダーフィル樹脂37を充填した後、温度が約150℃に維持された不図示の恒温槽内でそのアンダーフィル樹脂37を約2時間加熱して熱硬化させる。
以上により、本実施形態に係る半導体装置の基本構造が完成した。
上記した本実施形態によれば、図16(a)、(b)を参照して説明したように、無電解錫めっきを利用して、突起電極31に付着した粉体23を錫に置換した。
置換後の粉体23ははんだ溜のように機能するので、導体パターン22にはんだ溜を形成するための幅広部を形成する必要がなく、幅広部によって導体パターン23の微細化と高集積化が阻害されることがない。これにより、導体パターン23の微細化と高集積化とを通じて半導体装置の小型化を促すことができるようになる。
更に、粉体23中の銅よりも融点が低い錫に当該粉体23を置換するので、置換後の粉体23を加熱により容易に溶融することができ、粉体23を溶融してなる接続媒体35によって突起電極31と導体パターン22とを簡単に接続することができる。
図22は、本実施形態に係る半導体装置の断面写真を基にして描いた図である。
図22に示されるように、この半導体装置においても、第1実施形態と同様に突起電極31の側面が十分な量の接続媒体35で覆われており、その接続媒体35にはクラックが発生していない。よって、本実施形態においても、粉体23によって突起電極31と導体パターン22との接続信頼性が向上することが確かめられた。
以上説明した各実施形態に関し、更に以下の付記を開示する。
(付記1) 回路基板の導体パターンと半導体素子の突起電極の少なくとも一方に、第1の金属の粉体を付着させる工程と、
前記粉体の少なくとも一部を、前記第1の金属よりも融点の低い第2の金属に置換する工程と、
前記置換の後、加熱により前記粉体を溶融して接続媒体にし、該接続媒体により前記導体パターンと前記突起電極とを接続する工程と、
を有することを特徴とする半導体装置の製造方法。
(付記2) 前記粉体を付着させる工程は、前記導体パターンの一部領域に選択的に前記粉体を付着させることにより行われることを特徴とする付記1に記載の半導体装置の製造方法。
(付記3) 前記粉体を付着させる工程は、前記導体パターンに前記粉体を塗し、前記一部領域上の前記粉体に超音波を印加することにより行われることを特徴とする付記2に記載の半導体装置の製造方法。
(付記4) 前記第1の金属として、前記導体パターンが含有する金属を採用することを特徴とする付記3に記載の半導体装置の製造方法。
(付記5) 前記粉体を前記第2の金属に置換する工程において、前記一部領域の外側の前記導体パターンの表層も前記第2の金属に置換することを特徴とする付記2に記載の半導体装置の製造方法。
(付記6) 前記粉体を付着させる工程は、超音波により前記粉体を前記突起電極に擦接させることにより行われることを特徴とする付記1に記載の半導体装置の製造方法。
(付記7) 前記導体パターンと前記突起電極とを接続する前に、前記導体パターンの表層に、前記第2の金属を含む金属層を形成することを特徴とする付記6に記載の半導体装置の製造方法。
(付記8) 前記粉体を前記第2の金属に置換する工程は、置換型無電解めっきにより行われることを特徴とする付記1〜7のいずれかに記載の半導体装置の製造方法。
(付記9) 前記第1の金属として、銅、銅合金、インジウム、ニッケル、鉄、マンガン、ジルコニウム、チタン、アルミニウム、クロム、及び亜鉛のいずれかを使用し、
前記第2の金属として錫又ははんだを使用することを特徴とする付記1〜8のいずれかに記載の半導体装置の製造方法。
(付記10) 表面に導体パターンが形成された回路基板と、
前記導体パターンの一部領域の上方に突起電極を備えた半導体素子と、
前記導体パターン上に形成され、前記突起電極と前記導体パターンとを接続する接続媒体とを有し、
前記一部領域における前記導体パターンの厚さが、該一部領域の外側における該導体パターンの厚さよりも厚いことを特徴とする半導体装置。
1、20…回路基板、2…樹脂基材、3、21…ソルダレジスト、4、22…導体パターン、4a…幅広部、7…はんだ層、7a…はんだ溜、8、30…半導体素子、9…金バンプ、21a…窓、23…粉体、25…超音波ヘッド、27…金属層、31…突起電極、35…接続媒体、37…アンダーフィル樹脂。

Claims (5)

  1. 回路基板の導体パターンと半導体素子の突起電極の少なくとも一方に、第1の金属の粉体を付着させる工程と、
    前記体を付着させる工程の後、前記粉体の少なくとも一部を、めっきにより前記第1の金属よりも融点の低い第2の金属に置換する工程と、
    前記置換の後、加熱により前記粉体を溶融して接続媒体にし、該接続媒体により前記導体パターンと前記突起電極とを接続する工程と、
    を有することを特徴とする半導体装置の製造方法。
  2. 前記粉体を付着させる工程は、前記導体パターンの一部領域に選択的に前記粉体を付着させることにより行われることを特徴とする請求項1に記載の半導体装置の製造方法。
  3. 前記粉体を付着させる工程は、前記導体パターンに前記粉体を塗し、前記一部領域上の前記粉体に超音波を印加することにより行われることを特徴とする請求項2に記載の半導体装置の製造方法。
  4. 前記粉体を前記第2の金属に置換する工程において、前記一部領域の外側の前記導体パターンの表層も前記第2の金属に置換することを特徴とする請求項2に記載の半導体装置の製造方法。
  5. 前記粉体を付着させる工程は、超音波により前記粉体を前記突起電極に擦接させることにより行われることを特徴とする請求項1に記載の半導体装置の製造方法。
JP2009257924A 2009-11-11 2009-11-11 半導体装置の製造方法 Expired - Fee Related JP5454090B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009257924A JP5454090B2 (ja) 2009-11-11 2009-11-11 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009257924A JP5454090B2 (ja) 2009-11-11 2009-11-11 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2011103383A JP2011103383A (ja) 2011-05-26
JP5454090B2 true JP5454090B2 (ja) 2014-03-26

Family

ID=44193608

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009257924A Expired - Fee Related JP5454090B2 (ja) 2009-11-11 2009-11-11 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP5454090B2 (ja)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3218957B2 (ja) * 1995-12-25 2001-10-15 松下電器産業株式会社 半導体装置及びその製造方法
JP3827569B2 (ja) * 2001-12-06 2006-09-27 旭化成エレクトロニクス株式会社 微細パターン接続用回路部品およびその形成方法

Also Published As

Publication number Publication date
JP2011103383A (ja) 2011-05-26

Similar Documents

Publication Publication Date Title
JP4401386B2 (ja) ハンダバンプ形成方法および半導体素子の実装方法
JP4729963B2 (ja) 電子部品接続用突起電極とそれを用いた電子部品実装体およびそれらの製造方法
JP5085932B2 (ja) 実装体及びその製造方法
KR101655926B1 (ko) 반도체장치 및 반도체장치의 제조방법
JP4105409B2 (ja) マルチチップモジュールの製造方法
JP4401411B2 (ja) 半導体チップを備えた実装体およびその製造方法
JP4305430B2 (ja) 部品実装方法および部品実装体
JP4263725B2 (ja) プリップチップ方法
JP2015115419A (ja) 半導体パッケージ及びその製造方法
JP5407269B2 (ja) 半導体装置
TWI502666B (zh) Electronic parts mounting body, electronic parts, substrate
US20110079896A1 (en) Semiconductor device and semiconductor device fabrication method
JP2010267741A (ja) 半導体装置の製造方法
JP5454090B2 (ja) 半導体装置の製造方法
JP7196936B2 (ja) 半導体装置用配線基板の製造方法、及び半導体装置用配線基板
JP4172238B2 (ja) 電子部品の実装構造
JP5685807B2 (ja) 電子装置
JP2005259848A (ja) 半導体装置及びその製造方法
JP2005026364A (ja) 混成集積回路
JP5333220B2 (ja) 半導体装置の実装構造及び半導体装置の実装方法
JP2006147620A (ja) フリップチップ実装半導体装置の製造方法及びフリップチップ実装半導体装置
JPH1079403A (ja) 半導体装置及びその製造方法
US10109580B2 (en) Wiring board and semiconductor device
JP2005079379A (ja) 端子電極、半導体装置、半導体モジュール、電子機器、端子電極の製造方法および半導体モジュールの製造方法
JP4388352B2 (ja) 半導体素子の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120720

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130312

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130510

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131112

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131122

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131210

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131223

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees