JP4263725B2 - プリップチップ方法 - Google Patents

プリップチップ方法 Download PDF

Info

Publication number
JP4263725B2
JP4263725B2 JP2006027785A JP2006027785A JP4263725B2 JP 4263725 B2 JP4263725 B2 JP 4263725B2 JP 2006027785 A JP2006027785 A JP 2006027785A JP 2006027785 A JP2006027785 A JP 2006027785A JP 4263725 B2 JP4263725 B2 JP 4263725B2
Authority
JP
Japan
Prior art keywords
solder
substrate
pad
chip
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006027785A
Other languages
English (en)
Other versions
JP2006303442A (ja
Inventor
ヨン−ジャエ キム
スーン−ヨン キム
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2006303442A publication Critical patent/JP2006303442A/ja
Application granted granted Critical
Publication of JP4263725B2 publication Critical patent/JP4263725B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3485—Applying solder paste, slurry or powder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4867—Applying pastes or inks, e.g. screen printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13021—Disposition the bump connector being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29344—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/8121—Applying energy for connecting using a reflow oven
    • H01L2224/81211—Applying energy for connecting using a reflow oven with a graded temperature profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/90—Methods for connecting semiconductor or solid state bodies using means for bonding not being attached to, or not being formed on, the body surface to be connected, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/90—Methods for connecting semiconductor or solid state bodies using means for bonding not being attached to, or not being formed on, the body surface to be connected, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/013—Inkjet printing, e.g. for printing insulating material or resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Description

本発明は、プリップチップ方法に関し、さらに詳しく説明すると、インクジェット印刷によってプリンティングされたソルダーインクを利用して、半導体チップに形成された金バンプを基板のパッドに接合するプリップチップ方法に関する。
チップ（die）を基板（substrate）に装着するとか物理的に連結することをポンディング（bonding）というが、ポンディングには、ダイボンディング（die bonding）、ワイヤポンディング（wire bonding）及びプリップチップポンディング（flipchip bonding）などがある。ここで、プリップチップポンディングは、チップの接続パッドに突起（bump）を作ってＰＣＢ基板に直接接続する方式であって、先接続の過程がなく、軽薄短小であるだけでなく集積度や性能面で優れて、極小型化になっている電子製品に広く脚光を浴びている技術である。
今日、プリップチップ方法は、インターネットバックボーンスイッチングアプリケーションを含めて多様なアプリケーションに利用されている。プリップチップ方法を使うことでスイッチングシステムの電気的、熱的性能を進めることができるし、配線長さは勿論、基板とシステム全体の小型化が可能になる。今日、プリップチップ方法は、サイズと重量及び最小配線幅の要求にしたがってコンピューター及びモバイル用携帯電話機などに使われている。
従来のプリップチップ方法は、図１ないし図３に示しているように、ソルダーバンプを利用する方法、ソルダーバンプを再配置する方法、金バンプ及び接着剤を利用する方法などがある。
図１は、従来のソルダーバンプ１３を利用するプリップチップ方法を示す断面図であって、ソルダーバンプ１３を基板パッド１９と接触させた状態で溶融させて半導体チップ１１と基板パッド１９を連結する方式である。基板１７上に形成された多数の基板パッド１９にはソルダーバンプ１３との接合のためクリムソルダー１５が塗布されている。クリムソルダー１５はメタルマスクを利用してスクリーン印刷によって上記基板パッド１９に塗布される。そして、基板パッド１９の間には、溶融されたソルダーバンプ１３の流れによる基板パッド間のショートを防止するためのソルダーレジスト２１が形成されている。
しかし、最近半導体チップの高集積化及び小型化に伴って電気的に基板パッドと繋がれるチップパッドの数が増加するだけでなく、チップパッドのピッチ（間隔）も小さくなっていて、これにより基板パッドの大きさ及びピッチも微細化されている。したがって、上記基板パッド１９にソルダークリムを印刷するメタルマスクのオープン領域もまた微細化されるが、これはメタルマスクのオープン領域を通過するソルダークリムの通過性を悪くする。そして、基板の設計においてもソルダーレジスト２１を考慮しなければならないので微細ピッチを有する基板パッドの設計に制限が発生する。
このような問題点を解決するために、ソルダーバンプ１３を再配置した従来のプリップチップ方法が図２に示されている。このような方法は、図２に示された半導体チップ１１の元々のチップパッド２５からまたパターン２７を連結してパッドを再配置しその上にソルダーバンプ１３を形成する方法である。しかし、このような方法は、パッドの再配置によって工程時間及び工程費用を増加させる問題点が発生する。
図３は、金バンプ１４及び接着剤を利用した従来のプリップチップ方法を示す断面図である。図３に示されているように、半導体チップ１１には金バンプ１４（gold bump）が基板パッド１９に対応して形成されている。基板１７の一面には異方性伝導フィルム（Anisotropy Conductive Film、ＡＣＦ）または非伝導性ペースト（Non Conductive Paste、ＮＣＰ）のような接着剤（adhesive）が塗布されている。金バンプ１４は基板パッド１９と熱圧着によって結合される。
このように、金バンプ及び接着剤を利用した従来のプリップチップ方法は、異方性伝導フィルム（ＡＣＦ）または、非伝導性ペースト（ＮＣＰ）のような接着剤（adhesive）の価格が高価であるだけでなく、プリップチップボンドを用いる熱圧着のようなポンディング方法を利用するので工程時間が長くて工程費用の増加する問題点がある。
本発明は、上記のような従来技術の問題点を解決するために導出されたもので、本発明の目的は、工程費用と工程時間を減らすことだけではなく、微細なピッチを有する半導体チップを基板に実装することができるプリップチップ方法を提供することである。
本発明の別の目的は、基板の設計において、ソルダーレジストを形成する必要がないので基板パッド間のピッチを減らすことができるプリップチップ方法を提供することである。
本発明は、上記のような目的を果たすために次のような実施例によって具現される。
本発明の一実施例によるプリップチップ方法は、半導体チップに金バンプを形成する段階と、基板の第１パッドにインクジェット印刷を利用してソルダーインクをプリンティングする段階と、金バンプと第１パッドとの接触のために半導体チップを基板に実装する段階と、基板をリフローする段階を含む。
本発明のプリップチップ方法は、基板の第２パッドにスクリーン印刷を通じてクリムソルダーをプリンティングする段階と、第２パッドに一般部品を実装する段階を追加に含むこともできる。また、本発明の一実施例によるプリップチップ方法は基板をアンダーフィルする段階を追加に含むこともできる。
金バンプはメッキによって形成され、半導体チップと一般部品をチップマウンターを利用して基板に実装することで工程速度を早くすることが望ましい。
上記のような構成によって、本発明は、次のような效果を有する。本発明は、工程費用と工程時間を減らすことだけではなく、微細なピッチを有する半導体チップを基板に実装することができる效果を図ることができる。
また、本発明は基板の設計において、ソルダーレジストを形成する必要がないから基板パッド間のピッチを減らすことができる效果を有する。
以下では、本発明の望ましい一実施例に対して添付された図面を参照して説明する事にする。
図４は、本発明の望ましい一実施例によるプリップチップ方法を示すフローチャートである。図４に示しているように、本発明のプリップチップ方法は半導体チップに金バンプを形成する段階（Ｓ１１）と、基板の第２パッドにスクリーン印刷を通じてクリムソルダーをプリンティングする段階（Ｓ１３）と、基板の第１パッドにインクジェット印刷を利用してソルダーインクをプリンティングする段階（Ｓ１５）と、半導体チップ及び一般部品を実装する段階（Ｓ１７）と、リフロー段階（Ｓ１９）及びアンダーフィルする段階（
Ｓ２１）を含む。
図５Ａ及び図５Ｂは、半導体チップ３１に金バンプ３３の形成段階（Ｓ１１）を示す断面図及び平面図である。金（Ａｕ）は、軟性及び電気伝導度が優秀なことだけでなく熱的信頼性（thermal reliability）及び見掛け信頼性の優秀な長所がある。上記金バンプ３３は、上記半導体チップ３１上にメッキによって形成される。そして上記金バンプ３３の幅及び高さ、そして金バンプ３３間のピッチは基板のパッド（未図示）によって変わることができる。上記半導体チップ３１が基板に実装される場合、上記金バンプ３３は第１パッドに印刷されたソルダーインクによって第１パッドと結合する。
図６は、メタルマスク４８を利用して基板４３の第２パッド３９'にクリムソルダー３７を塗布する段階（Ｓ１３）を示す平面図である。図６に示されているように、上記基板４３上には、微細なピッチで半導体チップが実装される第１パッド３９と、上記第１パッド３９に比べて相対的に大きいピッチで一般部品（抵抗、キャパシタ、インダクター、ＯＰアンプなど）が実装される第２パッド３９'が形成されている。上記第２パッド３９'は上記第１パッド３９に比べてパッド自体の大きさ及びパッド間のピッチ（間隔）が大きくてクリムソルダーの通過性が優秀であるから、メタルマスク４８を利用してクリムソルダー３７を第２パッド３９'上に容易く塗布することができる。メタルマスク４８には上記第２パッド３９'と同一形象を有する穴４８ａが多数形成されている。上記第２パッド３９'の間にはソルダーレジスト４１（図面で灰色に表示）が塗布されている。
図７は、インクジェット印刷を利用して上記基板４３の第１パッド３９にソルダーインクをプリンティングする段階（Ｓ１５）を示す平面図であり、図８は、基板４３の第１パッド３９にインクジェット印刷によって形成されたソルダーインクを示す断面図である。
図７によれば、半導体チップ（未図示）が実装される第１パッド３９は微細なピッチを有するから、上記のようにクリムソルダーとメタルマスクを利用するスクリーン印刷を用いるのが困難である。したがって、微細なパターンの印刷が可能なだけでなく作業時間を縮めることができるインクジェットプリンタを利用して上記第１パッド３９上にソルダーインク３５（solder ink）をプリンティングする。図８に示されているように、上記ソルダーインク３５の厚さは上記金バンプ３３の厚さに比べて薄くプリンティングする。上記ソルダーインク３５の厚さは上記金バンプ３３の大きさ及びピッチ間隔によって変わることができる。
上記基板４３の第１パッド３９部分にはソルダーレジスト４１が塗布されていない。これは、上記第１パッド３９に接合する上記金バンプ３３が従来のソルダーバンプのように溶融されて他のパッドに流れないからである。そして、上記ソルダーインク３５もとても薄くプリンティングされるので溶融によって他のパッドに流れないからである。したがって、本発明の一実施例による上記第１パッド３９は、ソルダーレジストを具備する必要がないからパッド間の間隔を微細に具現することができる。そして、微細なピッチを有する半導体チップの実装も可能になる。
上記ソルダーインク３５はメタルナノ粒子を含む微細液滴のインクである。上記ソルダーインク３５に含まれた金属は、錫（Ｓｎ）６３重量％及び、鉛（Ｐｂ）３７重量％である。そして、鉛の伝導性を高めるために、銀（Ａｇ）を含んで、錫（Ｓｎ）６２重量％、鉛（Ｐｂ）３６重量％及び、銀（Ａｇ）２重量％を使うこともできる。また、人体に有害な鉛を含まないで、錫（Ｓｎ）、銀（Ａｇ）及び銅（Ｃｕ）を含むＰｂ−ｆｒｅｅソルダーインク３５を使うこともできる。上記ソルダーインク３５は、上記リフロー段階（Ｓ１９）で溶融されて上記金バンプ３３と上記第１パッド３９との間の金属間化合物（intermetallic compound、ＩＭＣ）を形成する。金属間化合物は非常に安定した物質なので接合に対する信頼性が優秀である。そして、上記ソルダーインク３５は、図３に示されている従来の接着剤（ＮＣＰ、ＡＣＦ）のような役目をするから、本発明のプリップチップ方法は、高価の接着剤を具備する必要がなくて工程費用を節減することができる。
図９は、本発明の一実施例による半導体チップ３１及び一般部品４５をチップマウンター４７（chip mounter）を利用して実装する段階（Ｓ１７）を示す概略図である。
図９に示されているように、上記チップマウンター４７は、上記第１パッド３９に半導体チップ３１を実装して、上記第２パッド３９'に抵抗、キャパシタ、インダクター、ＯＰアンプなどのような一般部品４５を実装する。上記半導体チップ３１及び上記一般部品４５は、一般的なチップマウンター４７によって高速に実装されるし、プリップチップボンドを使う工程がないから、本発明のプリップチップ方法は工程時間を減らすことができる。
上記チップマウンター４７は、クリムソルダー３７またはソルダーインク３５が形成された基板のパッドに半導体チップまたは一般部品を高速に実装する装置である。上記チップマウンター４７は２１２５、３２１６及びＴＡＮＴＡＬのような小型チップだけでなく、ＣＯＮＮＥＣＴＯＲ類、ＳＯＰ（Small Outline Package、Leadが両方向の外に向けるＩＣ）、ＳＯＪ（Small Outline Junction、Leadが両方向の中に向けるＩＣ）、ＱＦＰ（Quad Flat Package、Leadが外に向ける四角形態の平たいＩＣ）、ＰＬＣＣ（Plastic Leadless Carry Package、Leadが中に向けるＩＣ）、ＢＧＡ（Ball Grid Arrgy、格子形態でパッケージの底にソルダーボルが付いているリードがない部品）、ＣＳＰ（Chip Size Package）などのようなＩＣを高速に実装することができる。
図１０は、本発明の一実施例によるリフロー段階（Ｓ１９）によって上記ソルダーインク３５が溶融して、上記金バンプ３３と上記第１パッド３９の間に金属間化合物（ＩＭＣ）の形成された状態を示す断面図である。リフロー（reflow）とは、半導体チップ３１及び一般部品４５の実装された基板４３を一定の温度で加熱して、クリムソルダー３７及びソルダーインク３５を溶融させる過程を言う。リフロー温度は、使うクリムソルダー３７及びソルダーインク３５によって変わるが、一般的にソルダーのとける２００℃内外である。リフロー時間も基板の大きさ、チップの数または種類によって変わる。一般的にリフローをする場合には、クリムソルダーの滲み及びクラックの発生を防止するため温度をゆっくりあげてゆっくり下げるのが望ましい。
上記ソルダーインク３５による金属間化合物（ＩＭＣ）を通じて、上記金バンプ３３と上記第１パッド３９が接合されるが、上記ソルダーインク３５の厚さは３０μｍ以下で非常に薄いので溶融によっても流れることはない。
上記アンダーフィル段階（Ｓ２１）は、半導体チップ３１または一般部品４５の下を絶縁樹脂で完全に埋める段階である。アンダーフィルをすれば、落下衝撃や基板の変位衝撃のような物理的な衝撃に対して耐衝撃性を有することができる。そして、使用温度の変化による熱衝撃、ほこりや湿気による電気的マイグレイション（migration）または鉛によってα-rayからの誤動作を予防することができる。アンダーフィルに使われる樹脂は、物理的、化学的に安定するだけでなく高温で侵透性の早い樹脂が望ましい。また、syringe内に気泡が発生してはいけない。アンダーフィル装置としては、樹脂の定量塗布が可能であり樹脂を早く充填することができる装置が望ましい。アンダーフィル装置によって樹脂を充填した後、硬化装置によって樹脂を硬化させる。
本発明の技術思想が上述した実施例によって具体的に記述されたが、上述した実施例はその説明のためであって、その制限のためではないし、本発明の技術分野の通常の専門家であれば、本発明の技術思想の範囲内で多様な実施例が可能であることは理解できるだろう。
従来のソルダーバンプを利用するプリップチップ方法を示す断面図である。 従来のソルダーバンプの再配置を利用するプリップチップ方法を示す概略図である。 従来の金バンプ及び接着剤を利用するプリップチップ方法を示す断面図である。 本発明の一実施例によるプリップチップ方法を示すフローチャートである。 金バンプが半導体チップに形成された状態を示す断面図である。 金バンプが半導体チップに形成された状態を示す平面図である。 メタルマスクを利用するスクリーンプリンティングによって一般部品が実装される第２パッドにクリムソルダーを塗布した状態を示す平面図である。 インクジェット印刷を利用して、ソルダーインクを基板の第１パッドに印刷した状態を示す平面図である。 基板の第１パッド上にインクジェット印刷によって形成されたソルダーインクを示す断面図である。 チップマウンターを利用して半導体チップ及び一般部品を基板に実装する状態を示す概略図である。 ソルダーインクが溶解され金バンプと基板の第１パッドが結合された状態を示す断面図である。
符号の説明
１１ 半導体チップ
１４ 金バンプ
３１ 半導体チップ
３３ 金バンプ
３５ ソルダーインク
３９ 第１パッド
３９' 第２パッド

Claims (4)

  1. 半導体チップに金バンプを形成する段階と、
    基板の第１パッドにインクジェット印刷を利用してソルダーインクをプリンティングする段階と、
    上記金バンプと上記第１パッドの接触のため上記半導体チップを上記基板に実装する段階と、
    上記基板の第２パッドにスクリーン印刷を通じてクリムソルダーをプリンティングする段階と、
    上記クリムソルダーが印刷された第２パッドに一般部品を実装する段階と、
    上記基板をリフローする段階を含むプリップチップ方法。
  2. アンダーフィル（underfill）する段階を追加に含む
    請求項１に記載のプリップチップ方法。
  3. 上記金バンプはメッキによって形成される
    請求項１に記載のプリップチップ方法。
  4. 上記半導体チップと上記一般部品は、チップマウンターによって実装される
    請求項１に記載のプリップチップ方法。
JP2006027785A 2005-04-19 2006-02-03 プリップチップ方法 Expired - Fee Related JP4263725B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050032155A KR100610273B1 (ko) 2005-04-19 2005-04-19 플립칩 방법

Publications (2)

Publication Number Publication Date
JP2006303442A JP2006303442A (ja) 2006-11-02
JP4263725B2 true JP4263725B2 (ja) 2009-05-13

Family

ID=37185159

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006027785A Expired - Fee Related JP4263725B2 (ja) 2005-04-19 2006-02-03 プリップチップ方法

Country Status (4)

Country Link
US (1) US20060246695A1 (ja)
JP (1) JP4263725B2 (ja)
KR (1) KR100610273B1 (ja)
CN (1) CN1855405A (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI455672B (zh) * 2007-07-06 2014-10-01 Murata Manufacturing Co A method for forming a hole for connecting a conductor for a layer, a method for manufacturing a resin substrate and a component-mounted substrate, and a method of manufacturing a resin substrate and a component
US20090127644A1 (en) * 2007-11-16 2009-05-21 Anton Petrus M. VAN ARENDONK Semiconductor device comprising an image sensor, apparatus comprising such a semiconductor device and method of manufacturing such a semiconductor device
US9609760B2 (en) * 2011-06-02 2017-03-28 Panasonic Intellectual Property Management Co., Ltd. Electronic component mounting method
CN102915933A (zh) * 2012-09-11 2013-02-06 厦门锐迅达电子有限公司 一种祼晶的表面贴装焊接工艺
DE102013107693B4 (de) * 2013-07-18 2021-05-06 Pictiva Displays International Limited Verfahren zum Ausbilden einer Leiterbahnstruktur auf einer Elektrodenfläche eines elektronischen Bauelementes
CN104952824B (zh) * 2015-05-07 2018-10-12 嘉兴斯达半导体股份有限公司 一种用激光阻焊的功率模块
US10544040B2 (en) * 2017-05-05 2020-01-28 Dunan Microstaq, Inc. Method and structure for preventing solder flow into a MEMS pressure port during MEMS die attachment
CN110739228B (zh) * 2019-10-25 2021-03-26 扬州万方电子技术有限责任公司 一种快速贴装bga芯片的方法
CN113764286A (zh) * 2020-06-01 2021-12-07 天芯互联科技有限公司 芯片组装方法及组件

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6605491B1 (en) * 2002-05-21 2003-08-12 Industrial Technology Research Institute Method for bonding IC chips to substrates with non-conductive adhesive
JP2004172612A (ja) 2002-11-06 2004-06-17 Ricoh Co Ltd 微小径バンプを有する半導体素子、インクジェット方式によるバンプ形成およびそれに用いるインク組成物
JP4290510B2 (ja) 2003-08-22 2009-07-08 太陽インキ製造株式会社 インクジェット用光硬化性・熱硬化性組成物とそれを用いたプリント配線板
JP2005183904A (ja) * 2003-12-22 2005-07-07 Rohm & Haas Electronic Materials Llc 電子部品にはんだ領域を形成する方法及びはんだ領域を有する電子部品

Also Published As

Publication number Publication date
KR100610273B1 (ko) 2006-08-09
JP2006303442A (ja) 2006-11-02
US20060246695A1 (en) 2006-11-02
CN1855405A (zh) 2006-11-01

Similar Documents

Publication Publication Date Title
JP4263725B2 (ja) プリップチップ方法
US7122897B2 (en) Semiconductor device and method of manufacturing the semiconductor device
JP5510795B2 (ja) 電子部品の実装構造、電子部品の実装方法、並びに電子部品実装用基板
US8072770B2 (en) Semiconductor package with a mold material encapsulating a chip and a portion of a lead frame
CN101960586B (zh) 使用焊料和膜粘合剂将倒装片封装的散热片/加强片接地的方法
JP4105409B2 (ja) マルチチップモジュールの製造方法
US20110128713A1 (en) Semiconductor device and method of manufacturing the same
KR20030078854A (ko) 반도체 장치
JP7206198B2 (ja) 表面が粗化された粒子を有するパッケージングされた半導体デバイス
JP4305430B2 (ja) 部品実装方法および部品実装体
US7554039B2 (en) Electronic device
US7554197B2 (en) High frequency IC package and method for fabricating the same
US20090127706A1 (en) Chip structure, substrate structure, chip package structure and process thereof
US7642639B2 (en) COB type IC package to enhanced bondibility of bumps embedded in substrate and method for fabricating the same
JP3847602B2 (ja) 積層型半導体装置及びその製造方法並びに半導体装置搭載マザーボード及び半導体装置搭載マザーボードの製造方法
KR20090098076A (ko) 플립 칩 패키지
US11862544B2 (en) Electronic assembly
JP2000151086A (ja) プリント回路ユニット及びその製造方法
JP5182008B2 (ja) 半導体装置の製造方法
KR100310037B1 (ko) 복수개의집적회로칩을연성인쇄회로기판상에실장히기위한방법
KR20030010955A (ko) 반도체 플립칩 패키지 제조방법
JP4963890B2 (ja) 樹脂封止回路装置
KR100818095B1 (ko) 플립 칩 패키지 및 그의 형성방법
KR20030033706A (ko) 플립칩 패키지
KR19990059039A (ko) 칩싸이즈반도체패키지의 구조 및 그 제조 방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081021

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081028

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081218

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090127

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090212

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120220

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120220

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130220

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees