CN113764286A - 芯片组装方法及组件 - Google Patents

芯片组装方法及组件 Download PDF

Info

Publication number
CN113764286A
CN113764286A CN202010485931.0A CN202010485931A CN113764286A CN 113764286 A CN113764286 A CN 113764286A CN 202010485931 A CN202010485931 A CN 202010485931A CN 113764286 A CN113764286 A CN 113764286A
Authority
CN
China
Prior art keywords
chip
plate
assembled
carrier plate
chips
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010485931.0A
Other languages
English (en)
Inventor
周进群
张强波
柳仁辉
熊艳春
江京
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sky Chip Interconnection Technology Co Ltd
Original Assignee
Sky Chip Interconnection Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sky Chip Interconnection Technology Co Ltd filed Critical Sky Chip Interconnection Technology Co Ltd
Priority to CN202010485931.0A priority Critical patent/CN113764286A/zh
Publication of CN113764286A publication Critical patent/CN113764286A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67121—Apparatus for making assemblies not otherwise provided for, e.g. package constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

本发明提供了一种芯片组装方法及组件通过吸取装置吸取芯片并识别吸附载板上的多个标识点，将多个芯片分别放置在标识点对应的真空孔上，使用抽真空装置抽真空使芯片吸附在吸附载板上，然后将待组装板材上设置和芯片对应的焊盘对准芯片，加热使其连接，最后将吸附载板的真空孔释放真空，使芯片和吸附载板分离，完成芯片的组装。该技术方案组装的芯片共面性好，生产效率高。

Description

芯片组装方法及组件
技术领域
本发明涉及芯片封装技术领域，具体是涉及一种芯片组装方法及组件。
背景技术
随着科技快速发展，集成芯片设备的需求量逐渐增多。集成芯片设备主要包括：多个芯片、控制芯片、电子元件等等构成。在医疗设备的CT机中，矩阵排列的芯片接收透过该层面的X线，转变为可见光后，由光电转换器转变为电信号，再经模拟/数字转换器(analog/digital converter)转为数字信号，输入计算机处理。经数字/模拟转换器(digital/anolog converter)把数字矩阵中的每个数字转为由黑到白不等灰度的小方块，即像素(pixel)，并按矩阵排列，即构成CT图像。如需获得清晰的CT图像，取决于芯片组装较好的共面性。如何解决现有技术中多芯片组装造成共面性差的问题，是业内目前重点研究的课题。
发明内容
本发明需要解决的现有的技术问题是如何解决现有技术中多芯片组装造成共面性差的问题。
为了解决上述技术问题本发明提供一种芯片组装方法，包括：识别吸附载板上的多个标识点，将多个芯片分别放置在标识点对应的真空孔上，进行抽真空使芯片吸附在吸附载板上；获取待组装板材，并在待组装板材上和芯片对应的焊盘处涂布粘黏剂；移动待组装板材，使其通过粘黏剂与芯片粘结；将吸附载板的真空孔释放真空，使芯片和吸附载板分离。
进一步地，识别吸附载板上的多个标识点，将多个芯片分别放置在标识点对应的真空孔上，进行抽真空使芯片吸附在吸附载板上的步骤包括：使用吸取装置吸取芯片，影像识别吸附载板上的标识点，将芯片放置在标识点对应的真空孔上，抽真空将芯片吸附在吸附载板上。
进一步地，获取待组装板材，并在待组装板材上和芯片对应的焊盘处涂布粘黏剂的步骤包括：使用涂布装置在待组装板材上的焊盘和芯片连结之前，在待组装板材上和芯片对应的焊盘处涂布粘黏剂，粘黏剂包括焊料或者导电胶水。
进一步地，移动待组装板材，使其通过粘黏剂与芯片粘结的步骤包括:在吸附载板下方设置加热装置，加热装置加热芯片和待组装板材上的焊盘之间的粘黏剂，使芯片固定在待组装板材上。
进一步地，吸附载板为表面平整光滑的玻璃载板，待组装板材包括PCB板、封装基板和QFN板。
还提供了一种芯片组装组件，包括：吸附载板，吸附载板形成有多组真空孔与多个标识点，每组真空孔对应有至少一个标识点；移动单元，移动单元与吸附载板对应设置，移动单元用于获取待组装板材，并移动待组装板材，使其与芯片粘结；抽真空装置，抽真空装置对吸附载板上的多组真空孔抽真空，多个芯片通过抽真空装置抽真空吸附在吸附载板上的真空孔上，并在待组装板材和芯片连接后释放真空使芯片和吸附载板分离。
进一步地，还包括吸取装置，吸取装置吸取芯片，影像识别吸附载板上的标识点，将芯片放置在标识点对应的真空孔上。
进一步地，芯片组装组件还包括涂布装置，涂布装置在待组装板材上的焊盘和芯片连接之前，在待组装板材上和芯片对应的焊盘处涂布粘黏剂，粘黏剂包括焊料或者导电胶水。
进一步地，还包括加热装置，加热装置设置在吸附载板下方，加热装置用于加热芯片和待组装板材上的焊盘之间的粘黏剂，使芯片固定在待组装板材上。
进一步地，吸附载板为表面平整光滑的玻璃载板，待组装板材包括PCB板、封装基板和QFN板。
本发明通过首先识别吸附载板上的多个标识点，将多个芯片分别放置在标识点对应的真空孔上，进行抽真空使芯片吸附在吸附载板上，然后将待组装板材上设置和芯片对应的焊盘对准芯片，加热使其连接，最后将吸附载板的真空孔释放真空，使芯片和吸附载板分离，完成芯片的组装。该技术方案组装的芯片共面性好，生产效率高。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明芯片组装组件的结构示意图；
图2是本发明芯片组装组件的吸附载板的结构示意图；
图3是本发明芯片组装组件的待组装板材的结构示意图；
图4是本发明芯片组装方法的流程示意图；
图5是本发明芯片组装组件的吸附载板吸附芯片的结构示意图；
图6是本发明芯片组装组件的待组装板材连接芯片的结构示意图。
具体实施方式
下面结合附图和实施例，对本发明作进一步的详细描述。特别指出的是，以下实施例仅用于说明本发明，但不对本发明的范围进行限定。同样的，以下实施例仅为本发明的部分实施例而非全部实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
本发明中的术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”、“第三”的特征可以明示或者隐含地包括至少一个该特征。本发明的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。本发明实施例中所有方向性指示(诸如上、下、左、右、前、后……)仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。本申请实施例中的术语“包括”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元，而是可选地还包括没有列出的步骤或单元，或可选地还包括对于这些过程、方法、产品或设备固有的其它步骤或组件。
在本文中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本发明的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本文所描述的实施例可以与其它实施例相结合。
请参阅图1，是本发明芯片组装组件的结构示意图。请参阅图2，是本发明芯片组装组件的吸附载板的结构示意图。请参阅图3，是本发明芯片组装组件的待组装板材的结构示意图。
本发明提供的芯片组装组件包括了吸附载板3、移动单元、抽真空装置、涂布装置、吸取装置和加热装置8。吸附载板3形成有多组真空孔7与多个标识点9，且每组真空孔7对应有至少一个标识点9，在其他实施例中也可以每组真空孔7对应有两个或者三个标识点9。吸附载板3设置在加热装置8上连接抽真空装置。移动单元对应吸附载板设置，移动单元用于获取待组装板材，并移动待组装板材，在本实施例中移动单元可以为设置有吸盘的机械臂或者其他可移动装置。移动单元将待组装板材4移动在吸附载板3上方，待组装板材4靠近吸附载板3的一面上设置有和芯片1的芯片焊盘2对应的焊盘5，焊盘5用于和芯片1连接。使用时，将多个芯片1分别通过吸取装置吸取，然后影像识别吸附载板3上的标识点9，将多个芯片1分别放置在标识点9对应的真空孔7上，开启抽真空装置，使多个芯片1吸附在吸附载板3上的真空孔7上，此时的多个芯片1被吸附在吸附载板3上，多个芯片1保持在同一水平面上。移动单元将待组装板材4移动到吸附载板3的上方，涂布装置在待组装板材4上的焊盘5和芯片1连接之前，在待组装板材4上和芯片1对应的焊盘5处涂布粘黏剂6，移动单元然后将待组装板材4的焊盘5和芯片1对应连接，由于焊盘5表面涂覆有粘黏剂6(焊料或者导电胶水)，打开加热装置后粘黏剂6慢慢凝固，使得芯片1和待组装板材4固定连接。关闭抽真空装置后可以使得芯片1和吸附载板3分离，完成芯片1的组装。由于多个芯片1是被放置在同一吸附载板3上，而且吸附载板3上的真空孔7在抽真空后可以吸附多个芯片1，所以多个芯片1可以保持良好的共面性。
请继续参阅图2，是本发明芯片组装组件的吸附载板的结构示意图。
在本实施例中吸附载板3为平整光滑的载板，吸附载板3的材料可以为玻璃或者其他无机材料。吸附载板3形成有矩阵排列的真空孔7组，每一组真空孔7可以包括有多个真空孔7，且每个真空孔7孔径大小一样，整齐排列在吸附载板3上，这样设置的目的在于进行抽真空时，每一组的真空孔7可以对芯片形成均匀大小的吸附力，使得芯片吸附在吸附载板3上。每一组真空孔7对应设置有一个或者多个标识点9。在本实施例中，每一组真空孔7对应一个标识点9，且标识点9设置在该组真空孔7的左上侧。吸附芯片时，吸取装置吸取芯片，通过摄像装置影像识别该芯片对应的标识点9，将该芯片放置在该标识点9对应的真空孔7组上。多次吸取芯片重复以上步骤，可以使多个芯片放置在对应的真空孔7组上，然后开启抽真空装置，各个芯片在大气压强的作用下被吸附在吸附载板3上，保持了多个芯片保持同一水平面的状态，使得待组装板材连接芯片后可以使得多个芯片保持良好的共面性。
请继续参阅图3，是本发明芯片组装组件的待组装板材的结构示意图。
在本实施例中待组装板材4为PCB板，在其他实施例中待组装板材4可以为PCB板或者封装基板或者QFN板。待组装板材4是芯片最终的载体，最终将芯片连同待组装板材4一起安装在设备上进行使用。待组装板材4通过移动单元移动到吸附载板上方，待组装板材4上的一面设置有焊盘5，焊盘5和芯片对应设置。连接芯片时，涂布装置在焊盘5表面涂覆一层粘黏剂6，可以为焊料或者导电胶水，移动单元将待组装板材4移动在吸附载板上方，将焊盘5和芯片对应连接，开启加热装置，粘黏剂6凝固，芯片可以牢牢的固定在待组装板材4上。
本实施例通过吸取装置吸取芯片并识别吸附载板上的多个标识点，将多个芯片分别放置在标识点对应的真空孔上，使用抽真空装置抽真空使芯片吸附在吸附载板上，然后将待组装板材上设置和芯片对应的焊盘对准芯片，加热使其连接，最后将吸附载板的真空孔释放真空，使芯片和吸附载板分离。该技术方案组装的芯片共面性好，生产效率高。
请参阅图4，是本发明芯片组装方法的流程示意图。
步骤S01，识别吸附载板上的多个标识点，将多个芯片分别放置在标识点对应的真空孔上，进行抽真空使芯片吸附在吸附载板上。
在进行放置芯片之前，首先需要制备吸附载板，吸附载板的材料可以为玻璃或者其他无机材料，经过加工之后吸附载板的表面平整光滑。请参阅图5，是本发明芯片组装组件的吸附载板吸附芯片的结构示意图。吸附载板3形成有矩阵排列的真空孔7组，每一组真空孔7可以包括有多个真空孔7，且多个真空孔7孔径大小一样，整齐排列在吸附载板3上，这样设置的目的在于进行抽真空时，每一组的真空孔7可以对芯片1形成均匀大小的吸附力，使得芯片1稳定吸附在吸附载板3上。
将吸附载板3设置在加热装置上，且连接抽真空装置，多个芯片1分别通过吸取装置吸取，然后影像识别吸附载板3上的标识点9，将多个芯片1分别放置在标识点9对应的真空孔7组上，开启抽真空装置，使多个芯片1吸附在吸附载板3上的真空孔7上，此时的多个芯片1被吸附在吸附载板3上，多个芯片1保持在同一水平面上。
步骤S02，获取待组装板材，并在待组装板材上和芯片对应的焊盘处涂布粘黏剂。
将芯片吸附在吸附载板之后，机械手臂将待组装板材移动在吸附载板上方，待组装板材上靠近吸附载板的一面设置有焊盘，且焊盘和芯片对应设置。连接芯片之前，在焊盘表面涂覆一层粘黏剂，可以为焊料或者导电胶水。
步骤S03，移动待组装板材，使其通过粘黏剂与芯片粘结。
机械手臂将待组装板材的焊盘和芯片对应连接，开启加热装置加热5-10分钟，粘黏剂凝固，芯片可以牢牢的固定在待组装板材上。
步骤S04，将吸附载板的真空孔释放真空，使芯片和吸附载板分离。
将芯片和待组装板材固定牢固后，关闭抽真空装置，原来芯片在大气压强的作用下吸附在吸附载板上，关闭抽真空装置后真空孔内的真空状态消失，芯片和吸附载板之间的大气压力消失，拿开待组装板材获得组装完成的芯片和待组装板材，待组装板材是芯片最终的载体，最终将芯片连同待组装板材一起安装在设备上进行使用。请参阅图6，是本发明芯片组装组件的待组装板材连接芯片的结构示意图。此时待组装板材4在芯片1的下方，已经是芯片1组装的完成品，芯片1和待组装板材4之间有芯片焊盘2、加热凝固后的粘黏剂6和焊盘5，各个芯片1保持同一水平面。
本实施例通过首先识别吸附载板上的多个标识点，将多个芯片分别放置在标识点对应的真空孔上，进行抽真空使芯片吸附在吸附载板上，然后将待组装板材上设置和芯片对应的焊盘对准芯片，加热使其连接，最后将吸附载板的真空孔释放真空，使芯片和吸附载板分离。该技术方案组装的芯片共面性好，生产效率高。
以上所述仅为本发明的部分实施例，并非因此限制本发明的保护范围，凡是利用本发明说明书及附图内容所作的等效装置或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (10)

1.一种芯片组装方法，其特征在于，包括：
识别吸附载板上的多个标识点，将多个所述芯片分别放置在所述标识点对应的真空孔上，进行抽真空使所述芯片吸附在所述吸附载板上；
获取待组装板材，并在所述待组装板材上和所述芯片对应的焊盘处涂布粘黏剂；
移动所述待组装板材，使其通过所述粘黏剂与所述芯片粘结；
将所述吸附载板的真空孔释放真空，使所述芯片和所述吸附载板分离。
2.根据权利要求1所述的芯片组装方法，其特征在于，所述识别吸附载板上的多个标识点，将多个所述芯片分别放置在所述标识点对应的真空孔上，进行抽真空使所述芯片吸附在所述吸附载板上的步骤包括：
使用吸取装置吸取所述芯片，影像识别所述吸附载板上的所述标识点，将所述芯片放置在所述标识点对应的所述真空孔上，抽真空将所述芯片吸附在吸附载板上。
3.根据权利要求1所述的芯片组装方法，其特征在于，所述获取待组装板材，并在所述待组装板材上和所述芯片对应的焊盘处涂布粘黏剂的步骤包括：使用涂布装置在所述待组装板材上的焊盘和所述芯片连接之前，在所述待组装板材上和所述芯片对应的焊盘处涂布粘黏剂，所述粘黏剂包括焊料或者导电胶水。
4.根据权利要求3所述的芯片组装方法，其特征在于，所述移动所述待组装板材，使其通过所述粘黏剂与所述芯片粘结的步骤包括:
在所述吸附载板下方设置加热装置，所述加热装置加热所述芯片和所述待组装板材上的焊盘之间的粘黏剂，使所述芯片固定在所述待组装板材上。
5.根据权利要求1所述的芯片组装方法，其特征在于，所述吸附载板为表面平整光滑的玻璃载板，所述待组装板材包括PCB板、封装基板和QFN板。
6.一种芯片组装组件，其特征在于，包括：
吸附载板，所述吸附载板形成有多组真空孔与多个标识点，每组真空孔对应有至少一个标识点；
移动单元，所述移动单元与所述吸附载板对应设置，所述移动单元用于获取待组装板材，并移动所述待组装板材，使其与所述芯片粘结；
抽真空装置，所述抽真空装置对所述吸附载板上的多组所述真空孔抽真空，多个所述芯片通过所述抽真空装置抽真空吸附在所述吸附载板上的真空孔上，并在所述待组装板材和所述芯片连接后释放真空使所述芯片和所述吸附载板分离。
7.根据权利要求6所述的芯片组装组件，其特征在于，还包括吸取装置，所述吸取装置吸取所述芯片，影像识别所述吸附载板上的所述标识点，将所述芯片放置在所述标识点对应的所述真空孔上。
8.根据权利要求6所述的芯片组装组件，其特征在于，所述芯片组装组件还包括涂布装置，所述涂布装置在所述待组装板材上的焊盘和所述芯片连接之前，在所述待组装板材上和所述芯片对应的所述焊盘处涂布粘黏剂，所述粘黏剂包括焊料或者导电胶水。
9.根据权利要求8所述的芯片组装组件，其特征在于，还包括加热装置，所述加热装置设置在所述吸附载板下方，所述加热装置用于加热所述芯片和所述待组装板材上的所述焊盘之间的粘黏剂，使所述芯片固定在所述待组装板材上。
10.根据权利要求6所述的芯片组装组件，其特征在于，所述吸附载板为表面平整光滑的玻璃载板，所述待组装板材包括PCB板、封装基板和QFN板。
CN202010485931.0A 2020-06-01 2020-06-01 芯片组装方法及组件 Pending CN113764286A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010485931.0A CN113764286A (zh) 2020-06-01 2020-06-01 芯片组装方法及组件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010485931.0A CN113764286A (zh) 2020-06-01 2020-06-01 芯片组装方法及组件

Publications (1)

Publication Number Publication Date
CN113764286A true CN113764286A (zh) 2021-12-07

Family

ID=78782578

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010485931.0A Pending CN113764286A (zh) 2020-06-01 2020-06-01 芯片组装方法及组件

Country Status (1)

Country Link
CN (1) CN113764286A (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1855405A (zh) * 2005-04-19 2006-11-01 三星电机株式会社 一种倒装芯片方法
CN102687258A (zh) * 2009-12-28 2012-09-19 东京毅力科创株式会社 安装方法和安装装置
CN103137596A (zh) * 2011-11-29 2013-06-05 台湾积体电路制造股份有限公司 用于多芯片封装的凸块结构
CN207976505U (zh) * 2018-03-28 2018-10-16 硅科锐达信息技术成都有限公司 用于芯片批量自动化测试的夹具
CN208385384U (zh) * 2018-05-25 2019-01-15 江苏亿可得电子科技有限公司 一种用于芯片金线检测的真空吸附固定装置
CN109449112A (zh) * 2018-09-27 2019-03-08 华进半导体封装先导技术研发中心有限公司 芯片组装方法及芯片组装器件
WO2019163275A1 (ja) * 2018-02-23 2019-08-29 東京エレクトロン株式会社 コンタクト精度保証方法、コンタクト精度保証機構、および検査装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1855405A (zh) * 2005-04-19 2006-11-01 三星电机株式会社 一种倒装芯片方法
CN102687258A (zh) * 2009-12-28 2012-09-19 东京毅力科创株式会社 安装方法和安装装置
CN103137596A (zh) * 2011-11-29 2013-06-05 台湾积体电路制造股份有限公司 用于多芯片封装的凸块结构
WO2019163275A1 (ja) * 2018-02-23 2019-08-29 東京エレクトロン株式会社 コンタクト精度保証方法、コンタクト精度保証機構、および検査装置
CN207976505U (zh) * 2018-03-28 2018-10-16 硅科锐达信息技术成都有限公司 用于芯片批量自动化测试的夹具
CN208385384U (zh) * 2018-05-25 2019-01-15 江苏亿可得电子科技有限公司 一种用于芯片金线检测的真空吸附固定装置
CN109449112A (zh) * 2018-09-27 2019-03-08 华进半导体封装先导技术研发中心有限公司 芯片组装方法及芯片组装器件

Similar Documents

Publication Publication Date Title
US20210005570A1 (en) Bonding apparatus and bonding method
JP5602439B2 (ja) 加熱装置および実装体の製造方法
KR20010082698A (ko) 범프 부품 실장체의 제조방법 및 그 제조장치
US9099450B2 (en) Package structure and method for manufacturing same
JP2018167459A (ja) 成形型、樹脂成形装置、樹脂成形方法、及び樹脂成形品の製造方法
JP2016197723A (ja) 基板構造を製造する方法、基板構造、電子部品を基板構造と結合する方法、および電子部品
CN109196657A (zh) 光学模块、模块及其制造方法
KR20110119495A (ko) 회로 기판 구조, 패키징 구조 및 이들의 제조 방법
CN113764286A (zh) 芯片组装方法及组件
US11049899B2 (en) Encapsulation structure of image sensing chip, and encapsulation method therefor
JPH088354A (ja) 半導体装置およびその製法
CN111712906B (zh) 聚四氟乙烯片以及晶粒封装方法
US7417313B2 (en) Method for manufacturing an adhesive substrate with a die-cavity sidewall
JP3669782B2 (ja) Ｉｃパッケージ接着用シート及びｉｃパッケージ
US9894771B2 (en) Occam process for components having variations in part dimensions
JP3489442B2 (ja) Ｉｃカードの製造方法
CN108630579A (zh) 半导体封装体配置装置、制造装置、配置方法及其应用
JP2001308510A (ja) バンプ部品実装体の製造方法及びその製造装置
JP3100949B2 (ja) 配線基板の製造方法
KR100771279B1 (ko) 마스크를 이용한 솔더 페이스트 인쇄 방법 및 그에사용되는 지그
KR102493462B1 (ko) 반도체 칩 적층을 위한 장치
JPH10214925A (ja) 半導体素子封止用封止ラベル
JP2020032687A (ja) 樹脂成形装置、離型フィルムの剥離方法、樹脂成形品の製造方法
JP2013157435A (ja) 実装用接着シート、これを用いた実装用接着シート付配線基板ならびに積層体および半導体装置の製造方法
CN219733849U (zh) 一种触摸屏贴合治具

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20211207